JP2002323519A - 電圧監視回路 - Google Patents
電圧監視回路Info
- Publication number
- JP2002323519A JP2002323519A JP2001128050A JP2001128050A JP2002323519A JP 2002323519 A JP2002323519 A JP 2002323519A JP 2001128050 A JP2001128050 A JP 2001128050A JP 2001128050 A JP2001128050 A JP 2001128050A JP 2002323519 A JP2002323519 A JP 2002323519A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- monitoring circuit
- comparison result
- comparing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 電源電圧等の電圧を基準電圧と比較すること
によって電源電圧等の電圧値を監視する電圧監視回路に
おいて、低い電源電圧においても動作が可能であり、電
源投入後の過渡状態において誤動作しないようにする。 【解決手段】 半導体のバンドギャップに基づいて第１
の基準電圧ＶREF１を発生する第１の基準電圧発生回路
１０と、分圧電圧Ｖ１を第１の基準電圧と比較して第１
の比較結果信号ＶCOM１を出力する第１の比較手段２０
と、第１の基準電圧よりも定常的に絶対値が小さい第２
の基準電圧ＶREF２を発生する第２の基準電圧発生回路
３０と、分圧電圧Ｖ２を第２の基準電圧と比較して第２
の比較結果信号ＶCOM２を出力する第２の比較手段４０
と、分圧電圧Ｖ２の絶対値が第２の基準電圧の絶対値よ
りも大きいことを第２の比較結果信号が示すときに、第
１の比較結果信号を電圧監視回路の出力信号ＶOUTとし
て選択する制御手段５０とを具備する。
によって電源電圧等の電圧値を監視する電圧監視回路に
おいて、低い電源電圧においても動作が可能であり、電
源投入後の過渡状態において誤動作しないようにする。 【解決手段】 半導体のバンドギャップに基づいて第１
の基準電圧ＶREF１を発生する第１の基準電圧発生回路
１０と、分圧電圧Ｖ１を第１の基準電圧と比較して第１
の比較結果信号ＶCOM１を出力する第１の比較手段２０
と、第１の基準電圧よりも定常的に絶対値が小さい第２
の基準電圧ＶREF２を発生する第２の基準電圧発生回路
３０と、分圧電圧Ｖ２を第２の基準電圧と比較して第２
の比較結果信号ＶCOM２を出力する第２の比較手段４０
と、分圧電圧Ｖ２の絶対値が第２の基準電圧の絶対値よ
りも大きいことを第２の比較結果信号が示すときに、第
１の比較結果信号を電圧監視回路の出力信号ＶOUTとし
て選択する制御手段５０とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、電源電圧等の電圧
を基準電圧と比較することによって電源電圧等の電圧値
を監視する電圧監視回路に関する。
を基準電圧と比較することによって電源電圧等の電圧値
を監視する電圧監視回路に関する。
【０００２】
【従来の技術】従来の電圧監視回路の一般的な構成を図
６に示す。この電圧監視回路は、抵抗Ｒ１とＲ２によっ
て電源電圧ＶDDを分圧して得られる電圧Ｖ１を、バンド
ギャップ基準電圧発生回路１０が発生する基準電圧Ｖ
REFと比較する。コンパレータ２０の出力信号ＶOUTは、
電圧Ｖ１が基準電圧ＶREFよりも低いときにローレベル
となり、電圧Ｖ１が基準電圧ＶREFよりも高いときにハ
イレベルとなる。
６に示す。この電圧監視回路は、抵抗Ｒ１とＲ２によっ
て電源電圧ＶDDを分圧して得られる電圧Ｖ１を、バンド
ギャップ基準電圧発生回路１０が発生する基準電圧Ｖ
REFと比較する。コンパレータ２０の出力信号ＶOUTは、
電圧Ｖ１が基準電圧ＶREFよりも低いときにローレベル
となり、電圧Ｖ１が基準電圧ＶREFよりも高いときにハ
イレベルとなる。
【０００３】バンドギャップ基準電圧発生回路１０は、
ＰＮＰバイポーラトランジスタＱ１１と、これと同じ値
の電流が供給されるＮ個のＰＮＰバイポーラトランジス
タ（図６においては３個のトランジスタＱ２１〜Ｑ２３
を示している）とを含んでいる。トランジスタＱ１１と
Ｑ２１のベース・エミッタ間電圧の差ΔＶBEは、次式で
表される。 ΔＶBE＝ＶTｌｎＮ ここで、ＶT＝ｋＴ／ｑであり、ｋはボルツマン定数、
Ｔは接合部温度、ｑは電子の電荷である。
ＰＮＰバイポーラトランジスタＱ１１と、これと同じ値
の電流が供給されるＮ個のＰＮＰバイポーラトランジス
タ（図６においては３個のトランジスタＱ２１〜Ｑ２３
を示している）とを含んでいる。トランジスタＱ１１と
Ｑ２１のベース・エミッタ間電圧の差ΔＶBEは、次式で
表される。 ΔＶBE＝ＶTｌｎＮ ここで、ＶT＝ｋＴ／ｑであり、ｋはボルツマン定数、
Ｔは接合部温度、ｑは電子の電荷である。
【０００４】このように、トランジスタＱ１１とＱ２１
のベース・エミッタ間電圧の差ΔＶ BEは、接合部温度だ
けで定まる値となる。さらに、ＰチャネルＭＯＳトラン
ジスタＱＰ１とＮチャネルＭＯＳトランジスタＱＮ１、
及び、ＰチャネルＭＯＳトランジスタＱＰ２とＮチャネ
ルＭＯＳトランジスタＱＮ２のドレイン電流はΔＶBE／
Ｒ３で与えられ、ＰチャネルＭＯＳトランジスタＱＰ３
にも同様のドレイン電流が流れる。従って、バンドギャ
ップ基準電圧発生回路１０が発生する基準電圧Ｖ
REFは、次式で表される。 ＶREF＝ΔＶBE・Ｒ４／Ｒ３
のベース・エミッタ間電圧の差ΔＶ BEは、接合部温度だ
けで定まる値となる。さらに、ＰチャネルＭＯＳトラン
ジスタＱＰ１とＮチャネルＭＯＳトランジスタＱＮ１、
及び、ＰチャネルＭＯＳトランジスタＱＰ２とＮチャネ
ルＭＯＳトランジスタＱＮ２のドレイン電流はΔＶBE／
Ｒ３で与えられ、ＰチャネルＭＯＳトランジスタＱＰ３
にも同様のドレイン電流が流れる。従って、バンドギャ
ップ基準電圧発生回路１０が発生する基準電圧Ｖ
REFは、次式で表される。 ＶREF＝ΔＶBE・Ｒ４／Ｒ３
【０００５】基準電圧ＶREFとしては、例えば１．２Ｖ
のように低い電圧を選ぶこともできる。バンドギャップ
基準電圧発生回路１０は、広範囲において正確な基準電
圧を発生することができるが、多くのトランジスタを含
む複雑な構成を有することから、電源投入後の電源電圧
ＶDDが低いときには動作が安定せず、所望の立ち上がり
特性が得られないことがある。
のように低い電圧を選ぶこともできる。バンドギャップ
基準電圧発生回路１０は、広範囲において正確な基準電
圧を発生することができるが、多くのトランジスタを含
む複雑な構成を有することから、電源投入後の電源電圧
ＶDDが低いときには動作が安定せず、所望の立ち上がり
特性が得られないことがある。
【０００６】図７に、従来の電圧監視回路における電源
投入後の各部の電圧の変化を示す。電源投入直後におい
ては、電源電圧が立ち上っていないため、コンパレータ
の出力信号ＶOUTはローレベルとなっている。一方、定
常状態においては、電圧Ｖ１が、バンドギャップ基準電
圧発生回路が発生する基準電圧ＶREFよりも高くなり、
コンパレータの出力信号ＶOUTがハイレベルとなる。し
かしながら、その間の過渡状態において、基準電圧Ｖ
REFの立ち上がりが遅いために、コンパレータの出力信
号ＶOUTがハイレベルとなってしまう期間が存在する。
このような出力信号ＶOUTを受け取った他の回路は、電
源電圧が十分に立ち上がったと誤認して誤動作をしてし
まうという問題があった。
投入後の各部の電圧の変化を示す。電源投入直後におい
ては、電源電圧が立ち上っていないため、コンパレータ
の出力信号ＶOUTはローレベルとなっている。一方、定
常状態においては、電圧Ｖ１が、バンドギャップ基準電
圧発生回路が発生する基準電圧ＶREFよりも高くなり、
コンパレータの出力信号ＶOUTがハイレベルとなる。し
かしながら、その間の過渡状態において、基準電圧Ｖ
REFの立ち上がりが遅いために、コンパレータの出力信
号ＶOUTがハイレベルとなってしまう期間が存在する。
このような出力信号ＶOUTを受け取った他の回路は、電
源電圧が十分に立ち上がったと誤認して誤動作をしてし
まうという問題があった。
【０００７】ところで、日本国特許出願公開（特開）平
９−２５７８４１号公報には、２次電池の保護動作の解
除を、電池ユニットの電子機器に対する抜き差しではな
く、電子機器の電源の再投入または電子機器のリセット
によって再度使用可能にする過電流検出回路が掲載され
ている。この過電流検出回路に含まれているコンパレー
タは、ツェナーダイオードから発生された基準電圧と、
入力抵抗を介して入力した放電制御スイッチの低抵抗に
よる電圧降下とを比較して、比較結果信号を出力する。
しかしながら、ツェナーダイオードは、５Ｖ程度以上の
基準電圧しか発生することができないので、低い電源電
圧で動作する基準電圧発生回路においては用いることが
できない。
９−２５７８４１号公報には、２次電池の保護動作の解
除を、電池ユニットの電子機器に対する抜き差しではな
く、電子機器の電源の再投入または電子機器のリセット
によって再度使用可能にする過電流検出回路が掲載され
ている。この過電流検出回路に含まれているコンパレー
タは、ツェナーダイオードから発生された基準電圧と、
入力抵抗を介して入力した放電制御スイッチの低抵抗に
よる電圧降下とを比較して、比較結果信号を出力する。
しかしながら、ツェナーダイオードは、５Ｖ程度以上の
基準電圧しか発生することができないので、低い電源電
圧で動作する基準電圧発生回路においては用いることが
できない。
【０００８】
【発明が解決しようとする課題】そこで、上記の点に鑑
み、本発明の目的は、電源電圧等の電圧を基準電圧と比
較することによって電源電圧等の電圧値を監視する電圧
監視回路において、低い電源電圧においても動作が可能
であり、電源投入後の過渡状態において誤動作しないよ
うにすることである。
み、本発明の目的は、電源電圧等の電圧を基準電圧と比
較することによって電源電圧等の電圧値を監視する電圧
監視回路において、低い電源電圧においても動作が可能
であり、電源投入後の過渡状態において誤動作しないよ
うにすることである。
【０００９】
【課題を解決するための手段】以上の課題を解決するた
め、本発明の第１の観点に係る電圧監視回路は、印加さ
れる電圧を基準電圧と比較することにより監視する電圧
監視回路であって、半導体のバンドギャップに基づいて
第１の基準電圧を発生する第１の基準電圧発生回路と、
印加される電圧に基づいて得られる第１の電圧を第１の
基準電圧と比較して、その比較結果に応じた第１の比較
結果信号を出力する第１の比較手段と、第１の基準電圧
よりも定常的に絶対値が小さい第２の基準電圧を発生す
る第２の基準電圧発生回路と、印加される電圧に基づい
て得られる第２の電圧を第２の基準電圧と比較して、そ
の比較結果に応じた第２の比較結果信号を出力する第２
の比較手段と、第２の電圧の絶対値が第２の基準電圧の
絶対値よりも大きいことを第２の比較結果信号が示すと
きに、第１の比較結果信号を電圧監視回路の出力信号と
して出力する制御手段とを具備する。
め、本発明の第１の観点に係る電圧監視回路は、印加さ
れる電圧を基準電圧と比較することにより監視する電圧
監視回路であって、半導体のバンドギャップに基づいて
第１の基準電圧を発生する第１の基準電圧発生回路と、
印加される電圧に基づいて得られる第１の電圧を第１の
基準電圧と比較して、その比較結果に応じた第１の比較
結果信号を出力する第１の比較手段と、第１の基準電圧
よりも定常的に絶対値が小さい第２の基準電圧を発生す
る第２の基準電圧発生回路と、印加される電圧に基づい
て得られる第２の電圧を第２の基準電圧と比較して、そ
の比較結果に応じた第２の比較結果信号を出力する第２
の比較手段と、第２の電圧の絶対値が第２の基準電圧の
絶対値よりも大きいことを第２の比較結果信号が示すと
きに、第１の比較結果信号を電圧監視回路の出力信号と
して出力する制御手段とを具備する。
【００１０】ここで、第１の比較手段が、印加される電
圧を第１の分圧比で分圧することにより得られる第１の
電圧を第１の基準電圧と比較し、第２の比較手段が、印
加される電圧を第２の分圧比で分圧することにより得ら
れる第２の電圧を第２の基準電圧と比較するようにして
も良い。あるいは、第１の比較手段が、印加される電圧
を第１の基準電圧と比較し、第２の比較手段が、印加さ
れる電圧を第２の基準電圧と比較するようにしても良
い。
圧を第１の分圧比で分圧することにより得られる第１の
電圧を第１の基準電圧と比較し、第２の比較手段が、印
加される電圧を第２の分圧比で分圧することにより得ら
れる第２の電圧を第２の基準電圧と比較するようにして
も良い。あるいは、第１の比較手段が、印加される電圧
を第１の基準電圧と比較し、第２の比較手段が、印加さ
れる電圧を第２の基準電圧と比較するようにしても良
い。
【００１１】さらに、制御手段が、第２の電圧の絶対値
が第２の基準電圧の絶対値よりも小さいことを第２の比
較結果信号が示すときに、電圧監視回路の出力信号を不
活性化することが望ましい。
が第２の基準電圧の絶対値よりも小さいことを第２の比
較結果信号が示すときに、電圧監視回路の出力信号を不
活性化することが望ましい。
【００１２】また、本発明の第２の観点に係る電圧監視
回路は、印加される電圧を基準電圧と比較することによ
り監視する電圧監視回路であって、半導体のバンドギャ
ップに基づいて第１の基準電圧を発生する第１の基準電
圧発生回路と、第１の基準電圧よりも定常的に絶対値が
小さい第２の基準電圧を発生する第２の基準電圧発生回
路と、第２の基準電圧が所定の電圧値よりも大きいとき
に、印加される電圧に基づいて得られた電圧を第１の基
準電圧と比較して、その比較結果に応じた出力信号を出
力する比較手段とを具備する。
回路は、印加される電圧を基準電圧と比較することによ
り監視する電圧監視回路であって、半導体のバンドギャ
ップに基づいて第１の基準電圧を発生する第１の基準電
圧発生回路と、第１の基準電圧よりも定常的に絶対値が
小さい第２の基準電圧を発生する第２の基準電圧発生回
路と、第２の基準電圧が所定の電圧値よりも大きいとき
に、印加される電圧に基づいて得られた電圧を第１の基
準電圧と比較して、その比較結果に応じた出力信号を出
力する比較手段とを具備する。
【００１３】以上において、第２の基準電圧発生回路
が、印加される電圧によって電流が供給される飽和接続
されたＭＯＳトランジスタを含むか、又は、印加される
電圧によって電流が供給される飽和接続されたバイポー
ラジャンクショントランジスタを含むか、又は、印加さ
れる電圧によって電流が供給されるＰＮジャンクション
ダイオードを含むようにしても良い。
が、印加される電圧によって電流が供給される飽和接続
されたＭＯＳトランジスタを含むか、又は、印加される
電圧によって電流が供給される飽和接続されたバイポー
ラジャンクショントランジスタを含むか、又は、印加さ
れる電圧によって電流が供給されるＰＮジャンクション
ダイオードを含むようにしても良い。
【００１４】上記構成によれば、半導体のバンドギャッ
プに基づいて第１の基準電圧を発生する第１の基準電圧
発生回路の他に、第１の基準電圧よりも低い第２の基準
電圧を発生する第２の基準電圧発生回路を備えることに
より、第１の基準電圧発生回路が正常に動作できない電
源投入後の過渡状態を経過した後に第１の基準電圧を用
いた比較結果を出力するので、電源投入後における誤動
作を防止することができ、また、低い電源電圧において
も動作が可能である。
プに基づいて第１の基準電圧を発生する第１の基準電圧
発生回路の他に、第１の基準電圧よりも低い第２の基準
電圧を発生する第２の基準電圧発生回路を備えることに
より、第１の基準電圧発生回路が正常に動作できない電
源投入後の過渡状態を経過した後に第１の基準電圧を用
いた比較結果を出力するので、電源投入後における誤動
作を防止することができ、また、低い電源電圧において
も動作が可能である。
【００１５】
【発明の実施の形態】以下、図面に基づいて、本発明の
実施の形態について説明する。尚、同一の要素には同一
の番号を付して、説明を省略する。図１に、本発明の第
１の実施形態に係る電圧監視回路の構成を示す。この電
圧監視回路は、印加される電圧を基準電圧と比較するこ
とにより監視する。
実施の形態について説明する。尚、同一の要素には同一
の番号を付して、説明を省略する。図１に、本発明の第
１の実施形態に係る電圧監視回路の構成を示す。この電
圧監視回路は、印加される電圧を基準電圧と比較するこ
とにより監視する。
【００１６】電圧監視回路１は、半導体のバンドギャッ
プに基づいて基準電圧ＶREF１を発生するバンドギャッ
プ基準電圧発生回路１０を含んでいる。バンドギャップ
基準電圧発生回路１０は、カレントミラーを構成するＰ
チャネルＭＯＳトランジスタＱＰ１及びＱＰ２と、トラ
ンジスタＱＰ１及びＱＰ２にそれぞれ直列に接続された
ＮチャネルＭＯＳトランジスタＱＮ１及びＱＮ２とを含
んでいる。さらに、電圧発生回路１０は、トランジスタ
ＱＮ１に直列に接続されたＰＮＰバイポーラトランジス
タＱ１１と、トランジスタＱＮ２にそれぞれ直列に接続
されたＮ個のＰＮＰバイポーラトランジスタとを含んで
いる。図１においては、Ｎ＝３として、トランジスタＱ
２１〜Ｑ２３を示している。
プに基づいて基準電圧ＶREF１を発生するバンドギャッ
プ基準電圧発生回路１０を含んでいる。バンドギャップ
基準電圧発生回路１０は、カレントミラーを構成するＰ
チャネルＭＯＳトランジスタＱＰ１及びＱＰ２と、トラ
ンジスタＱＰ１及びＱＰ２にそれぞれ直列に接続された
ＮチャネルＭＯＳトランジスタＱＮ１及びＱＮ２とを含
んでいる。さらに、電圧発生回路１０は、トランジスタ
ＱＮ１に直列に接続されたＰＮＰバイポーラトランジス
タＱ１１と、トランジスタＱＮ２にそれぞれ直列に接続
されたＮ個のＰＮＰバイポーラトランジスタとを含んで
いる。図１においては、Ｎ＝３として、トランジスタＱ
２１〜Ｑ２３を示している。
【００１７】トランジスタＱ１１に流れるエミッタ電流
ＩQ11と、トランジスタＱ２１に流れるエミッタ電流Ｉ
Q21は、次式で表される。 ＩQ11＝ＩSｅｘｐ（ＶBE11／ＶT） ＩQ21＝ＩSｅｘｐ（ＶBE21／ＶT） ここで、ＶT＝ｋＴ／ｑであり、ｋはボルツマン定数、
Ｔは接合部温度、ｑは電子の電荷、ＩSは飽和電流であ
る。
ＩQ11と、トランジスタＱ２１に流れるエミッタ電流Ｉ
Q21は、次式で表される。 ＩQ11＝ＩSｅｘｐ（ＶBE11／ＶT） ＩQ21＝ＩSｅｘｐ（ＶBE21／ＶT） ここで、ＶT＝ｋＴ／ｑであり、ｋはボルツマン定数、
Ｔは接合部温度、ｑは電子の電荷、ＩSは飽和電流であ
る。
【００１８】従って、トランジスタＱ１１のベース・エ
ミッタ間電圧ＶBE11と、トランジスタＱ２１のベース・
エミッタ間電圧ＶBE21は、次式で表される。 ＶBE11＝ＶTｌｎ（ＩQ11／ＩS） ＶBE21＝ＶTｌｎ（ＩQ21／ＩS）
ミッタ間電圧ＶBE11と、トランジスタＱ２１のベース・
エミッタ間電圧ＶBE21は、次式で表される。 ＶBE11＝ＶTｌｎ（ＩQ11／ＩS） ＶBE21＝ＶTｌｎ（ＩQ21／ＩS）
【００１９】トランジスタＱＰ１及びＱＰ２がカレント
ミラーを構成していることから、１つのトランジスタＱ
１１に流れるエミッタ電流とＮ個のトランジスタＱ２１
〜Ｑ２３に流れるエミッタ電流とは等しくなる。トラン
ジスタＱ２１に流れるエミッタ電流は、Ｎ個のトランジ
スタＱ２１〜Ｑ２３に流れるエミッタ電流の１／Ｎであ
るから、トランジスタＱ１１とＱ２１のベース・エミッ
タ間電圧の差ΔＶBEは、次式で表される。 ΔＶBE＝ＶBE11−ＶBE21 ＝ＶTｌｎＮ
ミラーを構成していることから、１つのトランジスタＱ
１１に流れるエミッタ電流とＮ個のトランジスタＱ２１
〜Ｑ２３に流れるエミッタ電流とは等しくなる。トラン
ジスタＱ２１に流れるエミッタ電流は、Ｎ個のトランジ
スタＱ２１〜Ｑ２３に流れるエミッタ電流の１／Ｎであ
るから、トランジスタＱ１１とＱ２１のベース・エミッ
タ間電圧の差ΔＶBEは、次式で表される。 ΔＶBE＝ＶBE11−ＶBE21 ＝ＶTｌｎＮ
【００２０】このように、トランジスタＱ１１とＱ２１
のベース・エミッタ間電圧の差ΔＶ BEは、接合部温度だ
けで定まる値となる。トランジスタＱＰ２とＱＮ２のド
レイン電流はΔＶBE／Ｒ３で与えられ、トランジスタＱ
Ｐ３にも同様のドレイン電流が流れる。従って、バンド
ギャップ基準電圧発生回路１０が発生する基準電圧Ｖ
REF１は、次式で表される。 ＶREF１＝ΔＶBE・Ｒ４／Ｒ３
のベース・エミッタ間電圧の差ΔＶ BEは、接合部温度だ
けで定まる値となる。トランジスタＱＰ２とＱＮ２のド
レイン電流はΔＶBE／Ｒ３で与えられ、トランジスタＱ
Ｐ３にも同様のドレイン電流が流れる。従って、バンド
ギャップ基準電圧発生回路１０が発生する基準電圧Ｖ
REF１は、次式で表される。 ＶREF１＝ΔＶBE・Ｒ４／Ｒ３
【００２１】先に述べたように、基準電圧ＶREF１とし
ては、例えば１．２Ｖのように低い電圧を選ぶこともで
きる。バンドギャップ基準電圧発生回路１０は、広範囲
において正確な基準電圧を発生することができるが、多
くのトランジスタを含む複雑な構成を有することから、
電源投入後の電源電圧ＶDDが低いときには動作が安定せ
ず、所望の立ち上がり特性が得られないことがある。
ては、例えば１．２Ｖのように低い電圧を選ぶこともで
きる。バンドギャップ基準電圧発生回路１０は、広範囲
において正確な基準電圧を発生することができるが、多
くのトランジスタを含む複雑な構成を有することから、
電源投入後の電源電圧ＶDDが低いときには動作が安定せ
ず、所望の立ち上がり特性が得られないことがある。
【００２２】電圧監視回路１は、抵抗Ｒ１とＲ２によっ
て電源電圧ＶDDを分圧して得られる電圧Ｖ１をバンドギ
ャップ基準電圧発生回路１０が発生する基準電圧ＶREF
１と比較して、その比較結果に応じた比較結果信号Ｖ
COM１を出力するコンパレータ２０を含んでいる。コン
パレータ２０から出力される比較結果信号ＶCOM１は、
電圧Ｖ１が基準電圧ＶREF１よりも低いときにローレベ
ルとなり、電圧Ｖ１が基準電圧ＶREF１よりも高いとき
にハイレベルとなる。コンパレータ２０の出力は、セレ
クタ５０の一方の入力端子に供給される。セレクタ５０
の他方の入力端子は接地されている。
て電源電圧ＶDDを分圧して得られる電圧Ｖ１をバンドギ
ャップ基準電圧発生回路１０が発生する基準電圧ＶREF
１と比較して、その比較結果に応じた比較結果信号Ｖ
COM１を出力するコンパレータ２０を含んでいる。コン
パレータ２０から出力される比較結果信号ＶCOM１は、
電圧Ｖ１が基準電圧ＶREF１よりも低いときにローレベ
ルとなり、電圧Ｖ１が基準電圧ＶREF１よりも高いとき
にハイレベルとなる。コンパレータ２０の出力は、セレ
クタ５０の一方の入力端子に供給される。セレクタ５０
の他方の入力端子は接地されている。
【００２３】一方、電圧監視回路１は、定常状態におい
て基準電圧ＶREF１よりも絶対値が小さい基準電圧ＶREF
２を発生する基準電圧発生回路３０を含んでいる。基準
電圧発生回路３０は、例えば、電源電位と接地電位との
間に接続された抵抗Ｒ７と、飽和接続されたＮチャネル
ＭＯＳトランジスタＱＮ３とによって構成される。基準
電圧発生回路３０が発生する基準電圧ＶREF２は、バン
ドギャップ基準電圧発生回路１０が発生する基準電圧Ｖ
REF１よりも絶対値として小さいが、立ち上がりが極め
て早い点に特徴がある。
て基準電圧ＶREF１よりも絶対値が小さい基準電圧ＶREF
２を発生する基準電圧発生回路３０を含んでいる。基準
電圧発生回路３０は、例えば、電源電位と接地電位との
間に接続された抵抗Ｒ７と、飽和接続されたＮチャネル
ＭＯＳトランジスタＱＮ３とによって構成される。基準
電圧発生回路３０が発生する基準電圧ＶREF２は、バン
ドギャップ基準電圧発生回路１０が発生する基準電圧Ｖ
REF１よりも絶対値として小さいが、立ち上がりが極め
て早い点に特徴がある。
【００２４】電圧監視回路１は、抵抗Ｒ５とＲ６によっ
て電源電圧ＶDDを分圧して得られる電圧Ｖ２を基準電圧
ＶREF２と比較して、その比較結果に応じた比較結果信
号ＶC OM２を出力するコンパレータ４０を含んでいる。
コンパレータ４０から出力される比較結果信号ＶCOM２
は、電圧Ｖ２が基準電圧ＶREF２よりも低いときにロー
レベルとなり、電圧Ｖ２が基準電圧ＶREF２よりも高い
ときにハイレベルとなる。コンパレータ４０の出力は、
セレクタ５０の制御端子に供給される。
て電源電圧ＶDDを分圧して得られる電圧Ｖ２を基準電圧
ＶREF２と比較して、その比較結果に応じた比較結果信
号ＶC OM２を出力するコンパレータ４０を含んでいる。
コンパレータ４０から出力される比較結果信号ＶCOM２
は、電圧Ｖ２が基準電圧ＶREF２よりも低いときにロー
レベルとなり、電圧Ｖ２が基準電圧ＶREF２よりも高い
ときにハイレベルとなる。コンパレータ４０の出力は、
セレクタ５０の制御端子に供給される。
【００２５】セレクタ５０は、電圧Ｖ２の絶対値が基準
電圧ＶREF２の絶対値よりも小さいことを比較結果信号
ＶCOM２が示すときに、接地電位ＧＮＤを選択して電圧
監視回路１の出力信号ＶOUTとして出力する。一方、セ
レクタ５０は、電圧Ｖ２の絶対値が基準電圧ＶREF２の
絶対値よりも大きいことを比較結果信号ＶCOM２が示す
ときに、コンパレータ２０から出力される比較結果信号
ＶCOM１を選択して電圧監視回路１の出力信号ＶOUTとし
て出力する。これにより、バンドギャップ基準電圧発生
回路１０が正常に動作できない電源投入後の過渡状態を
経過した後に比較結果信号ＶCOM１が出力されるので、
電源投入後における誤動作を防止することができる。ま
た、このように構成された電圧監視回路は、低い電源電
圧においても動作が可能である。
電圧ＶREF２の絶対値よりも小さいことを比較結果信号
ＶCOM２が示すときに、接地電位ＧＮＤを選択して電圧
監視回路１の出力信号ＶOUTとして出力する。一方、セ
レクタ５０は、電圧Ｖ２の絶対値が基準電圧ＶREF２の
絶対値よりも大きいことを比較結果信号ＶCOM２が示す
ときに、コンパレータ２０から出力される比較結果信号
ＶCOM１を選択して電圧監視回路１の出力信号ＶOUTとし
て出力する。これにより、バンドギャップ基準電圧発生
回路１０が正常に動作できない電源投入後の過渡状態を
経過した後に比較結果信号ＶCOM１が出力されるので、
電源投入後における誤動作を防止することができる。ま
た、このように構成された電圧監視回路は、低い電源電
圧においても動作が可能である。
【００２６】本実施形態に係る電圧監視回路の動作につ
いて、図１及び図２を参照しながら詳しく説明する。図
２は、本実施形態に係る電圧監視回路における電源投入
後の各部の電圧の変化を示すタイムチャートである。
いて、図１及び図２を参照しながら詳しく説明する。図
２は、本実施形態に係る電圧監視回路における電源投入
後の各部の電圧の変化を示すタイムチャートである。
【００２７】電源投入直後においては、電源電圧ＶDDが
立ち上がっていないため、コンパレータ２０の出力信号
ＶCOM１はローレベルとなっている。一方、定常状態に
おいては、電圧Ｖ１が、バンドギャップ基準電圧発生回
路１０が発生する基準電圧Ｖ REF１よりも高くなり、コ
ンパレータ１０の出力信号ＶCOM１がハイレベルとな
る。しかしながら、その間の過渡状態において、基準電
圧ＶREF１の立ち上がりが遅いために、コンパレータ２
０の出力信号ＶCOM１がハイレベルとなってしまう期間
が存在する。
立ち上がっていないため、コンパレータ２０の出力信号
ＶCOM１はローレベルとなっている。一方、定常状態に
おいては、電圧Ｖ１が、バンドギャップ基準電圧発生回
路１０が発生する基準電圧Ｖ REF１よりも高くなり、コ
ンパレータ１０の出力信号ＶCOM１がハイレベルとな
る。しかしながら、その間の過渡状態において、基準電
圧ＶREF１の立ち上がりが遅いために、コンパレータ２
０の出力信号ＶCOM１がハイレベルとなってしまう期間
が存在する。
【００２８】一方、基準電圧発生回路３０が発生する基
準電圧ＶREF２は、バンドギャップ基準電圧発生回路１
０が発生する基準電圧ＶREF１よりも絶対値として小さ
いが、立ち上がりが極めて早い。従って、電源投入後の
所定の期間においては、電源電圧ＶDDを分圧して得られ
る電圧Ｖ２が基準電圧ＶREF２よりも低いため、コンパ
レータ４０の出力信号ＶCOM２はローレベルとなってい
る。電圧Ｖ２が、基準電圧発生回路３０が発生する基準
電圧ＶREF２よりも絶対値として大きくなると、コンパ
レータ４０の出力信号ＶCOM２がハイレベルとなる。こ
の時点においては、バンドギャップ基準電圧発生回路１
０が発生する基準電圧ＶREF１も十分に立ち上がってお
り、コンパレータ２０の出力信号ＶCOM１を利用するこ
とが可能である。
準電圧ＶREF２は、バンドギャップ基準電圧発生回路１
０が発生する基準電圧ＶREF１よりも絶対値として小さ
いが、立ち上がりが極めて早い。従って、電源投入後の
所定の期間においては、電源電圧ＶDDを分圧して得られ
る電圧Ｖ２が基準電圧ＶREF２よりも低いため、コンパ
レータ４０の出力信号ＶCOM２はローレベルとなってい
る。電圧Ｖ２が、基準電圧発生回路３０が発生する基準
電圧ＶREF２よりも絶対値として大きくなると、コンパ
レータ４０の出力信号ＶCOM２がハイレベルとなる。こ
の時点においては、バンドギャップ基準電圧発生回路１
０が発生する基準電圧ＶREF１も十分に立ち上がってお
り、コンパレータ２０の出力信号ＶCOM１を利用するこ
とが可能である。
【００２９】コンパレータ４０の出力信号ＶCOM２がロ
ーレベルとなっている間は、電圧監視回路１の出力信号
ＶOUTは、接地電位ＧＮＤとなっている。一方、コンパ
レータ４０の出力信号ＶCOM２がハイレベルとなった
ら、電圧監視回路１の出力信号ＶOUTは、コンパレータ
２０の出力信号ＶCOM１と等しくなる。
ーレベルとなっている間は、電圧監視回路１の出力信号
ＶOUTは、接地電位ＧＮＤとなっている。一方、コンパ
レータ４０の出力信号ＶCOM２がハイレベルとなった
ら、電圧監視回路１の出力信号ＶOUTは、コンパレータ
２０の出力信号ＶCOM１と等しくなる。
【００３０】次に、本発明の第２の実施形態について説
明する。図３に、本発明の第２の実施形態に係る電圧監
視回路の構成を示す。この電圧監視回路は、印加される
電圧を基準電圧と比較することにより監視する。
明する。図３に、本発明の第２の実施形態に係る電圧監
視回路の構成を示す。この電圧監視回路は、印加される
電圧を基準電圧と比較することにより監視する。
【００３１】第２の実施形態に係る電圧監視回路は、第
１の実施形態と同様に、半導体のバンドギャップに基づ
いて基準電圧ＶREF１を発生するバンドギャップ基準電
圧発生回路１０と、定常状態において基準電圧ＶREF１
よりも絶対値が小さい基準電圧ＶREF２を発生する基準
電圧発生回路３０とを含んでいる。
１の実施形態と同様に、半導体のバンドギャップに基づ
いて基準電圧ＶREF１を発生するバンドギャップ基準電
圧発生回路１０と、定常状態において基準電圧ＶREF１
よりも絶対値が小さい基準電圧ＶREF２を発生する基準
電圧発生回路３０とを含んでいる。
【００３２】本実施形態においては、抵抗Ｒ１とＲ２に
よって電源電圧ＶDDを分圧して得られる電圧Ｖ１をバン
ドギャップ基準電圧発生回路１０が発生する基準電圧Ｖ
REF１と比較するコンパレータとして、イネーブル信号
に従って動作するコンパレータ６０を用いている。イネ
ーブル信号としては、基準電圧発生回路３０が発生する
基準電圧ＶREF２を使用する。
よって電源電圧ＶDDを分圧して得られる電圧Ｖ１をバン
ドギャップ基準電圧発生回路１０が発生する基準電圧Ｖ
REF１と比較するコンパレータとして、イネーブル信号
に従って動作するコンパレータ６０を用いている。イネ
ーブル信号としては、基準電圧発生回路３０が発生する
基準電圧ＶREF２を使用する。
【００３３】このようにすれば、基準電圧ＶREF２が所
定のしきい電圧よりも大きいときに、コンパレータ６０
が電圧Ｖ１を基準電圧ＶREF１と比較して、その比較結
果に応じた出力信号ＶOUTを出力する。一方、基準電圧
ＶREF２が所定のしきい電圧よりも小さいときには、コ
ンパレータ６０は出力信号ＶOUTを不活性化する。これ
により、バンドギャップ基準電圧発生回路１０が正常に
動作できない電源投入後の過渡状態を経過した後に出力
信号ＶOUTが出力されるので、電源投入後における誤動
作を防止することができる。また、このように構成され
た電圧監視回路は、低い電源電圧においても動作が可能
である。
定のしきい電圧よりも大きいときに、コンパレータ６０
が電圧Ｖ１を基準電圧ＶREF１と比較して、その比較結
果に応じた出力信号ＶOUTを出力する。一方、基準電圧
ＶREF２が所定のしきい電圧よりも小さいときには、コ
ンパレータ６０は出力信号ＶOUTを不活性化する。これ
により、バンドギャップ基準電圧発生回路１０が正常に
動作できない電源投入後の過渡状態を経過した後に出力
信号ＶOUTが出力されるので、電源投入後における誤動
作を防止することができる。また、このように構成され
た電圧監視回路は、低い電源電圧においても動作が可能
である。
【００３４】次に、本発明の他の実施形態について、図
４を参照しながら説明する。図４の（ａ）は、本発明の
第３の実施形態に係る電圧監視回路に含まれる基準電圧
発生回路の構成を示しており、図４の（ｂ）は、本発明
の第４の実施形態に係る電圧監視回路に含まれる基準電
圧発生回路の構成を示している。
４を参照しながら説明する。図４の（ａ）は、本発明の
第３の実施形態に係る電圧監視回路に含まれる基準電圧
発生回路の構成を示しており、図４の（ｂ）は、本発明
の第４の実施形態に係る電圧監視回路に含まれる基準電
圧発生回路の構成を示している。
【００３５】図４の（ａ）に示すように、本発明の第３
の実施形態に係る電圧監視回路に含まれる基準電圧発生
回路３１は、電源電位と接地電位との間に接続された抵
抗Ｒ７と、飽和接続されたＰＮＰバイポーラジャンクシ
ョントランジスタＱ１とを含んでいる。基準電圧ＶREF
２は、抵抗Ｒ７とトランジスタＱ１のエミッタとの接続
点から取り出される。
の実施形態に係る電圧監視回路に含まれる基準電圧発生
回路３１は、電源電位と接地電位との間に接続された抵
抗Ｒ７と、飽和接続されたＰＮＰバイポーラジャンクシ
ョントランジスタＱ１とを含んでいる。基準電圧ＶREF
２は、抵抗Ｒ７とトランジスタＱ１のエミッタとの接続
点から取り出される。
【００３６】また、図４の（ｂ）に示すように、本発明
の第４の実施形態に係る電圧監視回路に含まれる基準電
圧発生回路３２は、電源電位と接地電位との間に接続さ
れた抵抗Ｒ７と、飽和接続されたＰＮジャンクションダ
イオードＤ１とを含んでいる。基準電圧ＶREF２は、抵
抗Ｒ７とダイオードＤ１のアノードとの接続点から取り
出される。
の第４の実施形態に係る電圧監視回路に含まれる基準電
圧発生回路３２は、電源電位と接地電位との間に接続さ
れた抵抗Ｒ７と、飽和接続されたＰＮジャンクションダ
イオードＤ１とを含んでいる。基準電圧ＶREF２は、抵
抗Ｒ７とダイオードＤ１のアノードとの接続点から取り
出される。
【００３７】なお、以上の実施形態においては、電圧監
視回路がプラス電源の電圧を監視するものとしたが、マ
イナス電源の電圧や、それ以外の電圧を監視するように
しても良い。また、監視すべき電圧の値によっては、抵
抗等による分圧回路を設けずに、直接コンパレータに入
力するようにしても良い。
視回路がプラス電源の電圧を監視するものとしたが、マ
イナス電源の電圧や、それ以外の電圧を監視するように
しても良い。また、監視すべき電圧の値によっては、抵
抗等による分圧回路を設けずに、直接コンパレータに入
力するようにしても良い。
【００３８】次に、本発明に係る電圧監視回路を含む機
器について、図５を参照しながら説明する。本発明は、
パーソナルコンピュータやその周辺機器等に適用でき
る。図５において、本発明に係る電圧監視回路１は、電
源回路２からＣＰＵ３に供給される電源電圧ＶDDを監視
し、電源電圧ＶDDが立ち上がったことを検出すると出力
信号ＶOUTを活性化させる。これに応答して、ＣＰＵ３
は、他の回路４にリセット信号を供給する等の、電源立
上げ時に必要な動作を行う。
器について、図５を参照しながら説明する。本発明は、
パーソナルコンピュータやその周辺機器等に適用でき
る。図５において、本発明に係る電圧監視回路１は、電
源回路２からＣＰＵ３に供給される電源電圧ＶDDを監視
し、電源電圧ＶDDが立ち上がったことを検出すると出力
信号ＶOUTを活性化させる。これに応答して、ＣＰＵ３
は、他の回路４にリセット信号を供給する等の、電源立
上げ時に必要な動作を行う。
【００３９】
【発明の効果】以上述べた様に、本発明によれば、電源
電圧等の電圧を基準電圧と比較することによって電源電
圧等の電圧値を監視する電圧監視回路において、電源投
入後における誤動作を防止することができ、また、低い
電源電圧においても動作が可能である。
電圧等の電圧を基準電圧と比較することによって電源電
圧等の電圧値を監視する電圧監視回路において、電源投
入後における誤動作を防止することができ、また、低い
電源電圧においても動作が可能である。
【図１】本発明の第１の実施形態に係る電圧監視回路の
構成を示す図である。
構成を示す図である。
【図２】本発明の第１の実施形態に係る電圧監視回路に
おける電源投入後の各部の電圧の変化を示すタイミング
チャートである。
おける電源投入後の各部の電圧の変化を示すタイミング
チャートである。
【図３】本発明の第２の実施形態に係る電圧監視回路の
構成を示す図である。
構成を示す図である。
【図４】本発明の他の実施形態に係る電圧監視回路に含
まれる基準電圧発生回路の構成を示す図である。
まれる基準電圧発生回路の構成を示す図である。
【図５】本発明に係る電圧監視回路を含む機器の構成を
示す図である。
示す図である。
【図６】従来の電圧監視回路の構成を示す図である。
【図７】従来の電圧監視回路における電源投入後の各部
の電圧の変化を示すタイミングチャートである。
の電圧の変化を示すタイミングチャートである。
１ 電圧監視回路 ２ 電源回路 ３ ＣＰＵ ４ 他の回路 １０ バンドギャップ基準電圧発生回路 ２０、４０、６０ コンパレータ ３０ 基準電圧発生回路 ５０ セレクタ Ｒ１〜Ｒ７ 抵抗 ＱＰ１〜ＱＰ３ ＰチャネルＭＯＳトランジスタ ＱＮ１〜ＱＮ３ ＮチャネルＭＯＳトランジスタ Ｑ１１〜Ｑ２３ ＰＮＰバイポーラトランジスタ Ｑ１ ＰＮＰバイポーラジャンクショントランジスタ Ｄ１ ＰＮジャンクションダイオード
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G035 AA00 AA14 AB02 AC01 AC16 AD02 AD03 AD11 AD23 AD56 5H410 BB04 CC02 DD02 EA12 FF03 FF25 LL01 5H420 NA23 NB02 NB16 NB37 NC26 NE03
Claims (8)
- 【請求項１】 印加される電圧を基準電圧と比較するこ
とにより監視する電圧監視回路であって、 半導体のバンドギャップに基づいて第１の基準電圧を発
生する第１の基準電圧発生回路と、 印加される電圧に基づいて得られる第１の電圧を前記第
１の基準電圧と比較して、その比較結果に応じた第１の
比較結果信号を出力する第１の比較手段と、 前記第１の基準電圧よりも定常的に絶対値が小さい第２
の基準電圧を発生する第２の基準電圧発生回路と、 印加される電圧に基づいて得られる第２の電圧を前記第
２の基準電圧と比較して、その比較結果に応じた第２の
比較結果信号を出力する第２の比較手段と、 前記第２の電圧の絶対値が前記第２の基準電圧の絶対値
よりも大きいことを前記第２の比較結果信号が示すとき
に、前記第１の比較結果信号を前記電圧監視回路の出力
信号として出力する制御手段と、を具備する電圧監視回
路。 - 【請求項２】 前記第１の比較手段が、印加される電圧
を第１の分圧比で分圧することにより得られる第１の電
圧を前記第１の基準電圧と比較し、 前記第２の比較手段が、印加される電圧を第２の分圧比
で分圧することにより得られる第２の電圧を前記第２の
基準電圧と比較することを特徴とする請求項１記載の電
圧監視回路。 - 【請求項３】 前記第１の比較手段が、印加される電圧
を前記第１の基準電圧と比較し、 前記第２の比較手段が、印加される電圧を前記第２の基
準電圧と比較することを特徴とする請求項１記載の電圧
監視回路。 - 【請求項４】 前記制御手段が、前記第２の電圧の絶対
値が前記第２の基準電圧の絶対値よりも小さいことを前
記第２の比較結果信号が示すときに、前記電圧監視回路
の出力信号を不活性化することを特徴とする請求項１〜
３のいずれか１項記載の電圧監視回路。 - 【請求項５】 印加される電圧を基準電圧と比較するこ
とにより監視する電圧監視回路であって、 半導体のバンドギャップに基づいて第１の基準電圧を発
生する第１の基準電圧発生回路と、 前記第１の基準電圧よりも定常的に絶対値が小さい第２
の基準電圧を発生する第２の基準電圧発生回路と、 前記第２の基準電圧が所定の電圧値よりも大きいとき
に、印加される電圧に基づいて得られた電圧を前記第１
の基準電圧と比較して、その比較結果に応じた出力信号
を出力する比較手段と、を具備する電圧監視回路。 - 【請求項６】 前記第２の基準電圧発生回路が、印加さ
れる電圧によって電流が供給される飽和接続されたＭＯ
Ｓトランジスタを含むことを特徴とする請求項１〜５の
いずれか１項記載の電圧監視回路。 - 【請求項７】 前記第２の基準電圧発生回路が、印加さ
れる電圧によって電流が供給される飽和接続されたバイ
ポーラジャンクショントランジスタを含むことを特徴と
する請求項１〜５のいずれか１項記載の電圧監視回路。 - 【請求項８】 前記第２の基準電圧発生回路が、印加さ
れる電圧によって電流が供給されるＰＮジャンクション
ダイオードを含むことを特徴とする請求項１〜５のいず
れか１項記載の電圧監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001128050A JP2002323519A (ja) | 2001-04-25 | 2001-04-25 | 電圧監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001128050A JP2002323519A (ja) | 2001-04-25 | 2001-04-25 | 電圧監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002323519A true JP2002323519A (ja) | 2002-11-08 |
Family
ID=18976813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001128050A Withdrawn JP2002323519A (ja) | 2001-04-25 | 2001-04-25 | 電圧監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002323519A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100694985B1 (ko) * | 2006-05-02 | 2007-03-14 | 주식회사 하이닉스반도체 | 저전압용 밴드 갭 기준 회로와 이를 포함하는 반도체 장치 |
| JP2008145400A (ja) * | 2006-12-13 | 2008-06-26 | Sanyo Electric Co Ltd | 電源電圧検出回路 |
| JP2009296714A (ja) * | 2008-06-03 | 2009-12-17 | Mitsumi Electric Co Ltd | 低電圧検出回路および電源制御用半導体集積回路 |
| JP2010210391A (ja) * | 2009-03-10 | 2010-09-24 | Yazaki Corp | 複数組電池の電圧測定装置 |
| JP2011107075A (ja) * | 2009-11-20 | 2011-06-02 | Ricoh Co Ltd | 電圧検出回路 |
| US8643376B2 (en) | 2009-03-04 | 2014-02-04 | Yazaki Corporation | Voltage measuring apparatus of assembled battery |
| JP2020113813A (ja) * | 2019-01-08 | 2020-07-27 | 富士電機株式会社 | リセット回路 |
-
2001
- 2001-04-25 JP JP2001128050A patent/JP2002323519A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100694985B1 (ko) * | 2006-05-02 | 2007-03-14 | 주식회사 하이닉스반도체 | 저전압용 밴드 갭 기준 회로와 이를 포함하는 반도체 장치 |
| JP2008145400A (ja) * | 2006-12-13 | 2008-06-26 | Sanyo Electric Co Ltd | 電源電圧検出回路 |
| JP2009296714A (ja) * | 2008-06-03 | 2009-12-17 | Mitsumi Electric Co Ltd | 低電圧検出回路および電源制御用半導体集積回路 |
| US8643376B2 (en) | 2009-03-04 | 2014-02-04 | Yazaki Corporation | Voltage measuring apparatus of assembled battery |
| JP2010210391A (ja) * | 2009-03-10 | 2010-09-24 | Yazaki Corp | 複数組電池の電圧測定装置 |
| JP2011107075A (ja) * | 2009-11-20 | 2011-06-02 | Ricoh Co Ltd | 電圧検出回路 |
| JP2020113813A (ja) * | 2019-01-08 | 2020-07-27 | 富士電機株式会社 | リセット回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100608112B1 (ko) | 과전류 보호회로를 구비한 전원 레귤레이터 및 전원레귤레이터의 과전류 보호방법 | |
| US7274226B2 (en) | Power source voltage monitoring circuit for self-monitoring its power source voltage | |
| US20100213909A1 (en) | Voltage regulator | |
| JP4636461B2 (ja) | 電源電圧監視回路、および該電源電圧監視回路を備える電子回路 | |
| US7414384B2 (en) | Series regulator circuit | |
| JP2011039887A (ja) | バンドギャップレファレンス回路 | |
| TWI651609B (zh) | 低電壓鎖定電路及其整合參考電壓產生電路之裝置 | |
| US7990207B2 (en) | Constant voltage circuit, constant voltage supply system and constant voltage supply method | |
| JP2006112906A (ja) | 電圧検出回路 | |
| JP2002323519A (ja) | 電圧監視回路 | |
| JP2013037617A (ja) | バンドギャップ基準電圧回路及びこれを用いたパワーオンリセット回路 | |
| JP2003263232A (ja) | バンドギャップリファレンス回路 | |
| JP4614750B2 (ja) | レギュレータ | |
| WO2020165250A1 (en) | Threshold detector of a power on reset circuit with improved accuracy for switching levels over temperature variations | |
| KR100930500B1 (ko) | 비교기를 이용한 밴드갭 기준회로 | |
| US11646731B2 (en) | Semiconductor device | |
| US11705902B2 (en) | Supply voltage detecting circuit and circuit system using the same | |
| CN115903992A (zh) | 电压生成电路及半导体装置 | |
| JP5353490B2 (ja) | 半導体装置 | |
| JP2008015779A (ja) | 定電流源回路および電源回路 | |
| EP3176670B1 (en) | Reference voltage generator having at least one bipolar junction transistor biased by negative base voltage and associated reference voltage generating method | |
| JP4286763B2 (ja) | 過電流保護回路および電圧生成回路 | |
| JP2020195189A (ja) | 電流検出回路 | |
| US20030218496A1 (en) | Very small current generating ciruit | |
| JP2018073251A (ja) | レギュレータ回路、バイアス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070828 |