CN112086417A - 一种高效散热的多芯片3d堆叠封装结构及封装方法 - Google Patents

一种高效散热的多芯片3d堆叠封装结构及封装方法 Download PDF

Info

Publication number
CN112086417A
CN112086417A CN202011174921.1A CN202011174921A CN112086417A CN 112086417 A CN112086417 A CN 112086417A CN 202011174921 A CN202011174921 A CN 202011174921A CN 112086417 A CN112086417 A CN 112086417A
Authority
CN
China
Prior art keywords
chip
packaging
layer
power device
adapter plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011174921.1A
Other languages
English (en)
Other versions
CN112086417B (zh
Inventor
李潮
罗绍根
杨斌
崔成强
林挺宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Original Assignee
Guangdong Xinhua Microelectronics Technology Co ltd
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Xinhua Microelectronics Technology Co ltd, Guangdong Fozhixin Microelectronics Technology Research Co ltd filed Critical Guangdong Xinhua Microelectronics Technology Co ltd
Priority to CN202011174921.1A priority Critical patent/CN112086417B/zh
Publication of CN112086417A publication Critical patent/CN112086417A/zh
Application granted granted Critical
Publication of CN112086417B publication Critical patent/CN112086417B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Abstract

本申请提供一种高效散热的多芯片3D堆叠封装结构及封装方法，包括：重布线层；第一芯片和功率器件，第一芯片和功率器件设置于重布线层上，且与重布线层电性连接；第一隔热元件，第一隔热元件位于重布线层上，且设置于功率器件与第一芯片之间；第一封装层，第一封装层设置于重布线层上，并将第一芯片、第一隔热元件及功率器件封裹塑封；转接板，转接板设置于第一封装层上，其内部设有第二隔热元件；第二芯片，第二芯片设置于转接板上，且与重布线层电性连接；第二封装层，第二封装层设置于转接板上，并将第二芯片封裹塑封。本申请对功率器件进行热隔离，阻碍其产生的热量沿横向和纵向传递给其他芯片，使功率器件形成孤立的热源岛，高效散热。

Description

一种高效散热的多芯片3D堆叠封装结构及封装方法
技术领域
本申请涉及芯片封装技术领域，具体涉及一种高效散热的多芯片3D堆叠封装结构及封装方法。
背景技术
集成电路不断的改进、发展，体积不断减小，价格不断下降，在功能上则不断的提高，而在提升功能的同时，集成电路所需要的芯片数量越来越多、半导体空间的设计也愈趋严谨与重要。由于堆叠封装能缩短芯片之间的布线长度，从而达到缩短延迟时间、易于实现模块化、高速化的目的，因此得到广泛的应用。
在多芯片堆叠封装工艺中，由于多芯片高集成度设置，因此对于芯片热量的处理、散热的工作便成为集成电路与半导体封装制程中十分重要的设计重点。现有的多芯片堆叠封装散热主要是通过外接散热片对整个模块进行散热，而对于如功率器件等热耗体积和密度都很高的元器件，现有的散热方法散热能力略显不足。且多芯片堆叠封装结构中，功率器件等热耗体积和密度都很高的元器件产生的热量远大于功能芯片产生的热量，其产生的热量不仅会沿横向方向传递至其同一层的芯片上，也会沿纵向方向传递至与其不同层的芯片上，影响其他功能芯片的工作性能，使得整个封装结构的可靠性差，同时也增加了封装结构的散热成本。
因此，现有技术存在缺陷，急需改进。
发明内容
本申请实施例的目的在于提供一种高效散热的多芯片3D堆叠封装结构及封装方法，解决现有的多芯片堆叠封装结构中，功率器件等热耗体积和密度都很高的元器件产生的大量热量会沿纵向和横向传递给其他芯片，影响其他芯片的工作性能的问题，可以提高多芯片堆叠封装结构的散热效果。
本申请实施例提供了一种高效散热的多芯片3D堆叠封装结构，包括：
重布线层；
第一芯片，所述第一芯片设置于所述重布线层上，且与所述重布线层电性连接；
功率器件，所述功率器件设置于所述重布线层上，且与所述重布线层电性连接；
第一隔热元件，所述第一隔热元件位于所述重布线层上，且设置于所述功率器件与所述第一芯片之间；
第一封装层，所述第一封装层设置于所述重布线层上，并将所述第一芯片、所述第一隔热元件及所述功率器件封裹塑封；
转接板，所述转接板设置于所述第一封装层上，其内部设有第二隔热元件；
第二芯片，所述第二芯片设置于所述转接板上，且与所述重布线层电性连接；
第二封装层，所述第二封装层设置于所述转接板上，并将所述第二芯片封裹塑封。
优选地，本申请实施例的高效散热的多芯片3D堆叠封装结构中，所述第一隔热元件和第二隔热元件的热导率均小于0.1 W/(m*K)。
优选地，本申请实施例的高效散热的多芯片3D堆叠封装结构中，所述第一隔热元件沿其纵向方向的截面宽度范围为20~1000μm，所述第二隔热元件沿其纵向方向的截面高度范围为20~1000μm。
优选地，本申请实施例的高效散热的多芯片3D堆叠封装结构中，所述第一隔热元件和第二隔热元件均为硅基、碳基或钛基的气凝胶，发泡氧化铝，覆有氧化物介电层的金属管或内形成液体流动回路的微流道。
优选地，本申请实施例的高效散热的多芯片3D堆叠封装结构中，所述第二芯片设置于所述功率器件的上方，且所述第二芯片通过贯穿所述转接板和所述第一封装层的铜柱与所述重布线层电性连接。
优选地，本申请实施例的高效散热的多芯片3D堆叠封装结构中，所述重布线层包括：
介电材料层，所述第一芯片、所述功率器件及所述第一隔热元件设置于所述介电材料层的上表面，且所述介电材料层设有多个通孔，所述第一芯片的输入和输出端口、所述功率器件的输入和输出端口以及所述第二芯片的输入和输出端口分别与一个所述通孔正对；
金属线路层，所述金属线路层覆盖于所述介电材料层的下表面，并填充于所述通孔中。
优选地，本申请实施例的高效散热的多芯片3D堆叠封装结构中，所述多芯片3D堆叠封装结构还包括：
阻焊油墨，所述阻焊油墨设置于所述金属线路层上，且所述阻焊油墨设有多个第二通孔；
焊锡球，所述焊锡球设置于所述第二通孔处，并与所述金属线路层电性连接。
本申请实施例还提供一种高效散热的多芯片3D堆叠封装方法，包括以下步骤：
A、将第一芯片以及功率器件分别设置于载板的预设位置处，并在所述功率器件与所述第一芯片之间设置第一隔热元件；
B、在所述载板上设置第一封装层，所述第一封装层将所述第一芯片、所述功率器件以及所述第一隔热元件封裹塑封，形成初步封装结构；
C、将所述载板从初步封装结构去除，并在所述初步封装结构上设置重布线层，所述重布线层与所述第一芯片和所述功率器件的输入和输出端口电性连接；
D、制造内部设有第二隔热元件的转接板，并将所述转接板设置于所述第一封装层上；
E、在所述转接板上设置第二芯片，并将第二芯片与所述重布线层进行电性连接；
F、在所述转接板上设置第二封装层，所述第二封装层将所述第二芯片封裹塑封。
优选地，本申请实施例的高效散热的多芯片3D堆叠封装方法中，所述步骤D包括以下步骤：
D1、将微型热管设置于临时载板的预设位置处；
D2、在所述临时载板上设置转接板封装层，所述转接板封装层将所述微型热管封裹塑封；
D3、将所述临时载板去除，得到转接板。
优选地，本申请实施例的高效散热的多芯片3D堆叠封装方法中，
在所述步骤B中，还包括以下步骤：在所述第一封装层中依次进行钻孔和电镀第一铜柱；
在所述步骤D中，还包括以下步骤：在所述转接板中依次进行钻孔和电镀第二铜柱，所述第二铜柱的位置与所述第一铜柱的位置正对，以实现电性连接；
在所述步骤B或所述步骤D中，所述钻孔采用激光钻孔工艺或塑封料通孔工艺。
本申请实施例提供的高效散热的多芯片3D堆叠封装结构及封装方法，通过在功率器件周围设置隔热元件，对功率器件与功能芯片进行热隔离，阻碍功率器件产生的热量沿横向传递给同一层的芯片；并在同层芯片封装结构上设置转接板，再转接板中设有形成有液体流动回路的微流道，微流道隔离了功率器件将热量传到上层芯片，同时可将上层芯片和功率器件产生的热量带走，使得功率器件形成孤立的热源岛，进行主动式散热，高效散热，且不影响其他芯片的工作性能，可以提高封装结构的可靠性。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1是本申请实施例1中的一种高效散热的多芯片3D堆叠封装结构的结构示意图。
图2是本申请实施例2中的一种高效散热的多芯片3D堆叠封装结构的剖面结构示意图。
图3-图19是本申请实施例1中的高效散热的多芯片3D堆叠封装结构的一种封装方法的各个步骤的详细示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。
在本申请的描述中，需要说明的是，术语“上”、“上表面”、“下表面”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
实施例1
请同时参照图1，图1是本申请实施例1的一种高效散热的多芯片3D堆叠封装结构的结构示意图。该高效散热的多芯片3D堆叠封装结构中，包括：
重布线层10；
第一芯片20，第一芯片20设置于重布线层10上，且与重布线层10电性连接；
功率器件30，功率器件30也设置于重布线层10上，且与重布线层10电性连接；
第一隔热元件40，第一隔热元件40位于重布线层10上，且设置于功率器件30与第一芯片20之间；
第一封装层50，第一封装层50设置于重布线层10上，并将第一芯片20、第一隔热元件40及功率器件30封裹塑封；
转接板60，转接板60设置于第一封装层50上，其内部设有第二隔热元件；
第二芯片70，第二芯片70设置于转接板60上，且与重布线层10电性连接；
第二封装层80，第二封装层80设置于转接板60上，并将第二芯片70封裹塑封。
需要说明的是，本申请实施例1的高效散热的多芯片3D堆叠封装结构中，第一隔热元件40和第二隔热元件的热导率小于0.1 W/(m*K)，具有良好的隔热效果，可将功率器件30产生的热量隔离。且第一隔热元件40沿其纵向方向的截面宽度范围为20~1000μm。
在实际应用中，该第一隔热元件40和第二隔热元件均可以为硅基、碳基或钛基的气凝胶，发泡氧化铝，覆有氧化物介电层的金属管或内形成液体流动回路的微流道。
具体地，本申请实施例1中的转接板60中的第二隔热元件为微流道61。其中，微流道61在转接板60的侧面设有冷却液入口、冷却液出口，冷却液入口和冷却液出口与外部循环液冷系统连通。微流道61的设计隔离了功率器件30，防止功率器件30将热量传到上层芯片，同时可将上层芯片和功率器件30产生的热量带走，高效散热。在实际应用中，第二隔热元件沿其纵向方向的截面高度范围为20~1000μm，在实施例1中，即微流道61的直径范围为20~1000μm。第一隔热元件40和第二隔热元件的尺寸均较为微小，可节省封装空间，同时具有良好的隔热或散热效果。
实施例2
第一隔热元件40用于将功率器件30与第一芯片20进行热隔离，以防止功率器件30工作产生的大量热量横向传递至同层的第一芯片20，影响其工作性能，进而减短第一芯片20的寿命，提高封装结构的可靠性。且在实际应用中，第一芯片20的数量可以为多个，请参照图2所示，图2示出了本申请实施例2中的一种高效散热的多芯片3D堆叠封装结构的剖面结构示意图，在该封装结构中，该第一隔热元件40可设置于功率器件30和与功率器件30相邻的每个第一芯片20之间，即设置于功率器件30与第一芯片20相邻的每一个侧边，甚至第一隔热元件40可以连续不间断的方式围绕于功率器件30除与重布线层10连接的接触面之外的四个侧边。
且在实际应用中，第一隔热元件40可以呈圆环、方环或U形等形状围绕设置于功率器件30的周围，具体视功率器件30在封装结构上的位置而定，在此并不做限制。
需要说明的是，本申请实施例的高效散热的多芯片3D堆叠封装结构中，第一芯片20和第二芯片70均为晶圆芯片，且本申请实施例1中的第一芯片20可以和第二芯片70均可为数字芯片、被动元器件或电源管理芯片等，功率器件30可以为功率驱动芯片或开关控制芯片等，第一芯片20、第二芯片70和功率器件30的数量和类型，可按照预先设计好的模块化结构的电路进行设置，在此并不对第一芯片20、第二芯片70和功率器件30的数量和类型进行限制。
进一步地，重布线层10包括：
介电材料层11，第一芯片20、功率器件30及第一隔热元件40设置于介电材料层11的上表面，且介电材料层11设有多个第一通孔，第一芯片20的输入和输出端口、功率器件30的输入和输出端口以及第二芯片70的输入和输出端口分别与一个第一通孔正对；
金属线路层12，金属线路层12设置于介电材料层11的下表面，并填充于介电材料层11的通孔中，用于实现各个芯片之间或芯片与功率器件30之间的电性连接，以形成相应的功能性电路模块。
需要说明的是，介电材料层11的材料为ABF(Ajinomoto Build-up Film)或PP(Polypropylene，聚丙烯)等材质，贴附于第一芯片20和功率器件30具有输入和输出端口的一面，起到绝缘的作用，与金属线路层12共同构成集成线路。
其中，介电材料层11上的第一通孔可以通过激光打孔得到，形成使第一芯片20和功率器件30的凸点（即输入和输出端口）外露的窗口；具体地，通过UV激光对介电材料层进行钻孔处理，使第一芯片20和功率器件30的凸点外露，便于后续第一芯片20和功率器件30的电性引出。
进一步地，本申请实施例1的高效散热的多芯片3D堆叠封装结构中，该多芯片3D堆叠封装结构还包括：
阻焊油墨91，阻焊油墨91设置于金属线路层12上，且阻焊油墨91设有多个第二通孔；
焊锡球92，焊锡球92设置于第二通孔处，并与金属线路层12电性连接。
需要说明的是，阻焊油墨91通过涂覆感光油墨，并进行曝光、显影、固化处理和表面处理形成。重布线层10的焊盘区外露于阻焊油墨91，再将焊锡球92植入焊盘区，可将第一芯片20、功率器件30以及第二芯片70电性引出。
进一步地，本申请实施例的高效散热的多芯片3D堆叠封装结构中，第二芯片70位于功率器件30的上方，其通过贯穿转接板60和第一封装层50的铜柱100与重布线层10的金属线路层12电性连接。
此外，请同时参照图3-19，本申请实施例还提供一种高效散热的多芯片3D堆叠封装方法，该封装方法可制作本申请实施例1中的封装结构。具体地，包括以下步骤：
A、将第一芯片以及功率器件分别设置于载板的预设位置处，并在所述功率器件与所述第一芯片之间设置第一隔热元件；
B、在所述载板上设置第一封装层，所述第一封装层将所述第一芯片、所述功率器件以及所述第一隔热元件封裹塑封，形成初步封装结构；
C、将所述载板从初步封装结构去除，并在所述初步封装结构上设置重布线层，所述重布线层与所述第一芯片和所述功率器件的输入和输出端口电性连接；
D、制造内部设有第二隔热元件的转接板，并将所述转接板设置于所述第一封装层上；
E、在所述转接板上设置第二芯片，并将第二芯片与所述重布线层进行电性连接；
F、在所述转接板上设置第二封装层，所述第二封装层将所述第二芯片封裹塑封。
需要说明的是，为形成本申请实施例1的高效散热的多芯片3D堆叠封装结构，在实际应用中，封装方式可以是球栅格阵列的封装（Flip Chip Ball Grid Array，简称FC-BGA）、四形扁平无引脚封装（QFN）、扇出型晶圆级芯片封装（FOWLP）或板级扇出型芯片封装（FOPLP）来实现。
本申请实施例中示出了利用球栅格阵列的封装（Flip Chip Ball Grid Array，简称FC-BGA）工艺和扇出型芯片封装（FOPLP）工艺相结合的方式以形成本申请实施例1中的封装结构。
具体地，请同时参照图3，第一芯片20与功率器件40的封装方式为扇出型芯片封装工艺。所述步骤A具体为：在载板2上设置键合胶层3；通过键合胶层3将第一芯片20和功率器件30粘接于载板2的预设位置处；且通过键合胶层3将第一隔热元件40设置于功率器件30的周围。
需要说明的是，第一芯片20和功率器件30可以以其输入和输出端口向上或者输入和输出端口向下的安装方式固定在键合胶层3上，也即第一芯片20和功率器件30的输入和输出端口可以为键合胶层3的接触面，也可以是键合胶层3接触面的相对面，但第一芯片20的输入和输出端口与功率器件30的输入和输出端口须在同一侧。在实际应用中，若第一芯片20和功率器件30的厚度不一致，则只能通过输入和输出端口向下的安装方式安装。在实际应用中，键合胶层3可以采用常见的键合胶，如蓝膜或其他粘合胶。载板2可采用玻璃载板、有机载板、不锈钢载板、合金载板、FR2载板、FR4载板、FR5载板或BT树脂载板。
进一步地，第一芯片20和功率器件30在键合胶层3上的分布可按照预先设计好的电路进行设置。
请同时参照图4，第一封装层50可采用封装用环氧树脂，例如，双酚A型环氧树脂、溴化环氧树脂、酚醛清漆型环氧树脂、双酚F型环氧树脂、氢化双酚A型环氧树脂、缩水甘油基胺型环氧树脂、乙内酰脲型环氧树脂、脂环式环氧树脂、三羟基苯基甲烷型环氧树脂、双-二甲酚型或双酚型环氧树脂或该些之混合物、双酚S型环氧树脂、双酚A酚醛清漆型环氧树脂、四苯基酚醇(PHENYLOL)乙烷型环氧树脂、杂环式环氧树脂、二缩水甘油基苯甲酸脂树脂、四缩水甘油基二甲酚基乙烷树脂、含有萘基之环氧树脂、含氮之环氧树脂、具有二环戊二烯骨架之环氧树脂、缩水甘油基甲基丙烯酸酯共聚合系环氧树脂、环己基马来酰亚胺与缩水甘油基甲基丙烯酸酯之共聚合环氧树脂，CTBN改质环氧树脂等。当然，该些环氧树脂可单独或将2种以上混合使用。
需要说明的是，若在步骤A中，第一芯片20和功率器件30均以输入和输出端口向下的安装方式粘接在键合胶层3上，则第一芯片20和功率器件30的背面（背面即与露出输入和输出端口一面相对的一面）相对应的第一封装层50可不做薄化处理，如图4所示。但优选地，也可以将与第一芯片20和功率器件30背面相对应的第一封装层50进行薄化处理，使得第一芯片20和功率器件30的背面露出，可提高转接板60的散热效果，即如图5所示。但若在步骤A中，第一芯片20和功率器件30均以输入和输出端口向上的安装方式粘接在键合胶层3上，则第一芯片20和功率器件30的正面（即露出输入和输出端口的一面）相对应的第一封装层50须做薄化处理，以露出第一芯片20和功率器件30的输入和输出端口，便于后续处理。
请同时参照图6-9，具体地，步骤C包括：将键合胶层3从该初步封装结构去除以卸载载板2；在初步封装结构的正面形成介电材料层11，初步封装结构的正面为露出第一芯片20和功率器件30输入和输出端口的一面；在介电材料层11与第一芯片20和功率器件30的输入和输出端口相对应的位置进行打孔；在介电材料层11上设置金属线路层12，其通过孔与第一芯片20和功率器件30的输入和输出端口形成电性连接。
需要说明的是，可以采用热拆解、机械拆解或激光拆解的方式去除键合胶层3，以卸除载板2。
请同时参照图10-14，在所述步骤D中，可通过采用微加工技术在转接板60内做出本申请实施例1中的微流道61，也可以通过图10-14中的方式制作具有微流道61的转接板60。具体地，包括以下步骤：
D1、将微型热管64设置于临时载板62的预设位置处；
D2、在临时载板62上设置转接板封装层65，转接板封装层65将微型热管64封裹塑封；
D3、将临时载板62去除，得到转接板60。
需要说明的是，将临时载板62去除的方式可参照上述步骤C中的方式进行，即先通过临时键合胶63（等同于键合胶层3）将微型热管64粘贴于临时载板62的预设位置处，再通过热拆解、机械拆解或激光拆解的方式去除该临时键合胶63，使得临时载板62可剥落下来。此外，在实际应用中，可以通过在绝缘基板上设置感光干膜，并对感光干膜进行曝光显影，形成相应的通孔后，再在绝缘基板上封装胶体，该胶体填充于上述通孔，最后去除剩余干膜，则得到含有微流道61的转接板60。
请参照图3-5，以及图15-19，展现了两种第二芯片70与重布线层10进行电性连接的方式。
其中，图3-5所示的方式为一种连接方式，具体地，如图3所示，将第一铜柱101和第一芯片20以及功率器件30一起粘接于键合胶层3上，接着与第一芯片20以及功率器件30一起继续封装流程。
而图15-19所示的方式为另一种连接方式，具体地，在载板2上设置第一封装层50之后，通过激光打孔或化学蚀刻在第一封装层50上形成相应的柱孔，继而在该柱孔中电镀填第一铜柱101，接着与第一芯片20以及功率器件30一起继续封装流程。
需要说明的是，本申请实施例采用球栅格阵列的封装（Flip Chip Ball GridArray，简称FC-BGA）工艺在转接板60上设置第二芯片70，具体为，将第二芯片70以倒转的方式安装于转接板60上。在第二芯片70的封装过程中，转接板60上表面与第二芯片70之间可设有底部填充层。底部填充层用于将第二芯片70的凸点（即输入和输出端口）与转接板60之间的缝隙封装，可保证封装结构的密封性，提高封装结构的可靠性。在实际应用中，可通过非接触喷射点胶技术进行底部填充，形成该底部填充层。此外，本申请实施例采用FC-BGA工艺形成第二芯片70的封装，而不是采用邦线的方式实现第二芯片70与重布线层10之间的电性连接，可以减少芯片互连间的损耗及电感，降低电磁干扰的问题，并承受较高的频率，突破超频极限就变成了可能，且可提高输入和输出端口的密度。
在实际应用中，为实现第二芯片70与重布线层10的电性连接，除了在步骤B中在第一封装层50中依次进行钻孔和电镀第一铜柱101。在所述步骤D中，还包括以下步骤：在转接板60中依次进行钻孔66和电镀第二铜柱67，第二铜柱67的位置与第一铜柱101的位置正对，以实现电性连接；
需要说明的是在所述步骤B或所述步骤D中，为实现第二芯片70与重布线层10的电性连接，第一封装层50上的钻孔和转接板60上的钻孔均可采用激光钻孔工艺、化学蚀刻或TMV工艺。
本申请实施例提供的高效散热的多芯片3D堆叠封装结构及封装方法，通过在功率器件周围设置隔热元件，对功率器件与功能芯片进行热隔离，阻碍功率器件产生的热量沿横向传递给同一层的芯片；并在同层芯片封装结构上设置转接板，再转接板中设有形成有液体流动回路的微流道，微流道隔离了功率器件将热量传到上层芯片，同时可将上层芯片和功率器件产生的热量带走，使得功率器件形成孤立的热源岛，进行主动式散热，高效散热，且不影响其他芯片的工作性能，可以提高封装结构的可靠性。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种高效散热的多芯片3D堆叠封装结构，其特征在于，包括：
重布线层；
第一芯片，所述第一芯片设置于所述重布线层上，且与所述重布线层电性连接；
功率器件，所述功率器件设置于所述重布线层上，且与所述重布线层电性连接；
第一隔热元件，所述第一隔热元件位于所述重布线层上，且设置于所述功率器件与所述第一芯片之间；
第一封装层，所述第一封装层设置于所述重布线层上，并将所述第一芯片、所述第一隔热元件及所述功率器件封裹塑封；
转接板，所述转接板设置于所述第一封装层上，其内部设有第二隔热元件；
第二芯片，所述第二芯片设置于所述转接板上，且与所述重布线层电性连接；
第二封装层，所述第二封装层设置于所述转接板上，并将所述第二芯片封裹塑封。
2.根据权利要求1所述的高效散热的多芯片3D堆叠封装结构，其特征在于，所述第一隔热元件和第二隔热元件的热导率均小于0.1 W/(m*K)。
3.根据权利要求1所述的高效散热的多芯片3D堆叠封装结构，其特征在于，所述第一隔热元件沿其纵向方向的截面宽度范围为20~1000μm，所述第二隔热元件沿其纵向方向的截面高度范围为20~1000μm。
4.根据权利要求1所述的高效散热的多芯片3D堆叠封装结构，其特征在于，所述第一隔热元件和第二隔热元件均为硅基、碳基或钛基的气凝胶，发泡氧化铝，覆有氧化物介电层的金属管或内形成液体流动回路的微流道。
5.根据权利要求1所述的高效散热的多芯片3D堆叠封装结构，其特征在于，所述第二芯片设置于所述功率器件的上方，且所述第二芯片通过贯穿所述转接板和所述第一封装层的铜柱与所述重布线层电性连接。
6.根据权利要求1所述的高效散热的多芯片3D堆叠封装结构，其特征在于，所述重布线层包括：
介电材料层，所述第一芯片、所述功率器件及所述第一隔热元件设置于所述介电材料层的上表面，且所述介电材料层设有多个通孔，所述第一芯片的输入和输出端口、所述功率器件的输入和输出端口以及所述第二芯片的输入和输出端口分别与一个所述通孔正对；
金属线路层，所述金属线路层覆盖于所述介电材料层的下表面，并填充于所述通孔中。
7.根据权利要求6所述的高效散热的多芯片3D堆叠封装结构，其特征在于，所述多芯片3D堆叠封装结构还包括：
阻焊油墨，所述阻焊油墨设置于所述金属线路层上，且所述阻焊油墨设有多个第二通孔；
焊锡球，所述焊锡球设置于所述第二通孔处，并与所述金属线路层电性连接。
8.一种高效散热的多芯片3D堆叠封装方法，其特征在于，包括以下步骤：
A、将第一芯片以及功率器件分别设置于载板的预设位置处，并在所述功率器件与所述第一芯片之间设置第一隔热元件；
B、在所述载板上设置第一封装层，所述第一封装层将所述第一芯片、所述功率器件以及所述第一隔热元件封裹塑封，形成初步封装结构；
C、将所述载板从初步封装结构去除，并在所述初步封装结构上设置重布线层，所述重布线层与所述第一芯片和所述功率器件的输入和输出端口电性连接；
D、制造内部设有第二隔热元件的转接板，并将所述转接板设置于所述第一封装层上；
E、在所述转接板上设置第二芯片，并将第二芯片与所述重布线层进行电性连接；
F、在所述转接板上设置第二封装层，所述第二封装层将所述第二芯片封裹塑封。
9.根据权利要求8所述的高效散热的多芯片3D堆叠封装方法，其特征在于，所述步骤D包括以下步骤：
D1、将微型热管设置于临时载板的预设位置处；
D2、在所述临时载板上设置转接板封装层，所述转接板封装层将所述微型热管封裹塑封；
D3、将所述临时载板去除，得到转接板。
10.根据权利要求8所述的高效散热的多芯片3D堆叠封装方法，其特征在于，
在所述步骤B中，还包括以下步骤：在所述第一封装层中依次进行钻孔和电镀第一铜柱；
在所述步骤D中，还包括以下步骤：在所述转接板中依次进行钻孔和电镀第二铜柱，所述第二铜柱的位置与所述第一铜柱的位置正对，以实现电性连接；
在所述步骤B或所述步骤D中，所述钻孔采用激光钻孔工艺或塑封料通孔工艺。
CN202011174921.1A 2020-10-28 2020-10-28 一种高效散热的多芯片3d堆叠封装结构及封装方法 Active CN112086417B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011174921.1A CN112086417B (zh) 2020-10-28 2020-10-28 一种高效散热的多芯片3d堆叠封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011174921.1A CN112086417B (zh) 2020-10-28 2020-10-28 一种高效散热的多芯片3d堆叠封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN112086417A true CN112086417A (zh) 2020-12-15
CN112086417B CN112086417B (zh) 2021-02-12

Family

ID=73731145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011174921.1A Active CN112086417B (zh) 2020-10-28 2020-10-28 一种高效散热的多芯片3d堆叠封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN112086417B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687639A (zh) * 2020-12-28 2021-04-20 华进半导体封装先导技术研发中心有限公司 防烧损功率sip模块封装结构及其封装方法
CN114334381A (zh) * 2022-01-30 2022-04-12 联想(北京)有限公司 电感装置、电路板以及电子设备
CN115084063A (zh) * 2022-07-22 2022-09-20 深圳市诚芯微科技股份有限公司 散热扇出型功率芯片封装装置
TWI790880B (zh) * 2021-08-16 2023-01-21 大陸商深南電路股份有限公司 一種封裝機構及其製備方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103748682A (zh) * 2011-05-31 2014-04-23 赛方塊股份有限公司 堆叠模块以及所用中介层
CN206546453U (zh) * 2016-03-04 2017-10-10 颖飞公司 利用混合多芯片集成的光收发器
US20180114785A1 (en) * 2015-08-13 2018-04-26 International Business Machines Corporation Packaging optoelectronic components and cmos circuitry using silicon-on-insulator substrates for photonics applications
CN108206178A (zh) * 2016-12-19 2018-06-26 爱思开海力士有限公司 包括传热块的半导体封装及其制造方法
US20190006339A1 (en) * 2017-06-28 2019-01-03 Asm Technology Singapore Pte Ltd Three-dimensional integrated fan-out wafer level package
CN110676180A (zh) * 2019-09-12 2020-01-10 广东佛智芯微电子技术研究有限公司 芯片扇出型封装结构及封装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103748682A (zh) * 2011-05-31 2014-04-23 赛方塊股份有限公司 堆叠模块以及所用中介层
US20180114785A1 (en) * 2015-08-13 2018-04-26 International Business Machines Corporation Packaging optoelectronic components and cmos circuitry using silicon-on-insulator substrates for photonics applications
CN206546453U (zh) * 2016-03-04 2017-10-10 颖飞公司 利用混合多芯片集成的光收发器
CN108206178A (zh) * 2016-12-19 2018-06-26 爱思开海力士有限公司 包括传热块的半导体封装及其制造方法
US20190006339A1 (en) * 2017-06-28 2019-01-03 Asm Technology Singapore Pte Ltd Three-dimensional integrated fan-out wafer level package
CN110676180A (zh) * 2019-09-12 2020-01-10 广东佛智芯微电子技术研究有限公司 芯片扇出型封装结构及封装方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687639A (zh) * 2020-12-28 2021-04-20 华进半导体封装先导技术研发中心有限公司 防烧损功率sip模块封装结构及其封装方法
CN112687639B (zh) * 2020-12-28 2022-07-26 华进半导体封装先导技术研发中心有限公司 防烧损功率sip模块封装结构及其封装方法
TWI790880B (zh) * 2021-08-16 2023-01-21 大陸商深南電路股份有限公司 一種封裝機構及其製備方法
CN114334381A (zh) * 2022-01-30 2022-04-12 联想(北京)有限公司 电感装置、电路板以及电子设备
CN115084063A (zh) * 2022-07-22 2022-09-20 深圳市诚芯微科技股份有限公司 散热扇出型功率芯片封装装置
CN115084063B (zh) * 2022-07-22 2023-02-14 深圳市诚芯微科技股份有限公司 散热扇出型功率芯片封装装置

Also Published As

Publication number Publication date
CN112086417B (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
CN112086417B (zh) 一种高效散热的多芯片3d堆叠封装结构及封装方法
US11621205B2 (en) Underfill structure for semiconductor packages and methods of forming the same
KR101931416B1 (ko) 반도체 디바이스 및 방법
KR101746269B1 (ko) 반도체 디바이스 및 그 제조방법
US10381326B2 (en) Structure and method for integrated circuits packaging with increased density
US9293449B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US8367466B2 (en) Manufacturing stacked semiconductor device
KR20180030755A (ko) 패키지 구조물 및 그 형성 방법
CN110323143B (zh) 包括多芯片模块的电子卡
US11282791B2 (en) Semiconductor device having a heat dissipation structure connected chip package
CN107275240A (zh) 一种芯片封装方法及芯片封装结构
US11515173B2 (en) Semiconductor devices and methods of manufacturing
TW200527557A (en) Semiconductor package and method for manufacturing the same
CN113675178A (zh) 半导体封装件、半导体器件及其形成方法
CN114429938A (zh) 一种三维集成嵌入式微流道主动散热封装方法及结构
CN114220775A (zh) 半导体装置封装以及形成半导体装置封装的方法
CN112928028A (zh) 一种具有嵌入式线路的板级芯片封装方法及其封装结构
CN213546307U (zh) 一种分区式散热的芯片封装结构
CN110660752A (zh) 半导体装置封装体及其制造方法
CN114038842A (zh) 半导体器件和制造方法
CN112802764B (zh) 封装件及其形成方法
CN112420529B (zh) 封装件及形成封装件的方法
CN112420530B (zh) 封装件及其形成方法
US20240145342A1 (en) Package with Heat Dissipation Structure and Method for Forming the Same
US20240105530A1 (en) Integrated Circuit Packages, Devices Using the Same, and Methods of Forming the Same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A multi chip 3D stacked packaging structure and packaging method with efficient heat dissipation

Effective date of registration: 20211229

Granted publication date: 20210212

Pledgee: Guangdong Shunde Rural Commercial Bank Co.,Ltd. science and technology innovation sub branch

Pledgor: Guangdong fozhixin microelectronics technology research Co.,Ltd.|Guangdong Xinhua Microelectronics Technology Co.,Ltd.

Registration number: Y2021980016930

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230328

Address after: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Patentee after: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Address before: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Patentee before: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Patentee before: Guangdong Xinhua Microelectronics Technology Co.,Ltd.