CN112071981A - 集成电路器件及其制造方法 - Google Patents

集成电路器件及其制造方法 Download PDF

Info

Publication number
CN112071981A
CN112071981A CN202010263653.4A CN202010263653A CN112071981A CN 112071981 A CN112071981 A CN 112071981A CN 202010263653 A CN202010263653 A CN 202010263653A CN 112071981 A CN112071981 A CN 112071981A
Authority
CN
China
Prior art keywords
layer
lower electrode
electrode layer
doped
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010263653.4A
Other languages
English (en)
Inventor
郑圭镐
宋政奎
金润洙
李周浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112071981A publication Critical patent/CN112071981A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种集成电路器件及其制造方法，其中该集成电路器件包括：包括掺杂有钛(Ti)的含铌(Nb)层的下电极；在下电极上的电介质层；以及覆盖电介质层的上电极。

Description

集成电路器件及其制造方法
技术领域
实施方式涉及一种集成电路器件及其制造方法。
背景技术
随着集成电路器件按比例缩小，由电容器占据的空间会减小。
发明内容
实施方式针对一种集成电路器件，该集成电路器件包括：下电极，包括掺杂有钛(Ti)的含铌(Nb)层；在下电极上的电介质层；以及覆盖电介质层的上电极。
实施方式还针对一种集成电路器件，该集成电路器件包括：包括有源区的衬底；在有源区上的导电区；以及在导电区上的电容器，该电容器包括：下电极，包括掺杂有Ti的含Nb层；形成在下电极上的电介质层；以及覆盖电介质层的上电极。
实施方式还针对一种集成电路器件，该集成电路器件包括：包括有源区的衬底；形成在有源区上的导电区；以及在导电区上的电容器，该电容器包括：下电极，包括从掺杂有Ti的Nb氮化物层、掺杂有Ti的Nb氧化物层和掺杂有Ti的Nb氮氧化物层中选择的至少一种；电介质层，在下电极上并包括金属氧化物层；以及覆盖电介质层的上电极。
实施方式还针对一种制造集成电路器件的方法，该方法包括：在衬底上形成包括掺杂有Ti的含Nb层的下电极；在下电极上形成电介质层；以及在电介质层上形成上电极。
附图说明
通过参照附图详细描述示例实施方式，特征对于本领域技术人员将变得明显，附图中：
图1示出根据一示例实施方式的集成电路器件的主要配置的截面图；
图2示出根据一示例实施方式的集成电路器件的主要配置的截面图；
图3示出根据一示例实施方式的集成电路器件的主要配置的截面图；
图4示出根据一示例实施方式的集成电路器件的主要配置的截面图；
图5示出根据一示例实施方式的集成电路器件的主要配置的截面图；
图6示出根据一示例实施方式的集成电路器件的主要配置的截面图；
图7示出根据一示例实施方式的集成电路器件的示意性平面布局；
图8A示出根据一示例实施方式的集成电路器件的截面图，图8B是图8A的局部区域Q1的放大截面图；
图9A示出根据一示例实施方式的集成电路器件的截面图，图9B是图9A的局部区域Q2的放大截面图；
图10示出根据一示例实施方式的集成电路器件的截面图；
图11示出根据一示例实施方式的集成电路器件的截面图；
图12示出根据一示例实施方式的集成电路器件的截面图；
图13示出根据一示例实施方式的集成电路器件的截面图；
图14示出根据一示例实施方式的集成电路器件的截面图；
图15是通过与比较例一起评估根据一示例实施方式的集成电路器件的电容器的电容而得到的结果的曲线图；
图16A至图16I示出根据一示例实施方式的制造集成电路器件的方法的工艺的截面图；
图17A至图17E示出根据一示例实施方式的制造集成电路器件的方法的工艺的截面图；以及
图18A和图18B示出根据一示例实施方式的制造集成电路器件的方法的工艺的截面图。
具体实施方式
图1是根据一示例实施方式的集成电路器件100A的主要配置的截面图。
参照图1，集成电路器件100A包括衬底102、形成在衬底102上的下部结构120以及形成在下部结构120上的电容器C11。
衬底102可以包括诸如硅(Si)或锗(Ge)的半导体元素或者诸如SiC、GaAs、InAs或InP的化合物半导体。衬底102可以包括包含半导体衬底、形成在半导体衬底上的至少一个绝缘层、或至少一个导电区的结构。导电区可以由例如掺杂有杂质的阱或掺杂有杂质的结构形成。在示例实施方式中，衬底102可以具有各种器件隔离结构，诸如浅沟槽隔离(STI)结构。
在一示例实施方式中，下部结构120可以包括绝缘层。在另一些示例实施方式中，下部结构120可以包括各种导电区(例如布线层、接触插塞和晶体管)以及用于使导电区彼此绝缘的绝缘层。
电容器C11可以包括彼此面对的下电极LE11和上电极UE11以及在下电极LE11和上电极UE11之间的电介质层140。下电极LE11可以包括主下电极层130。主下电极层130的顶表面可以接触电介质层140的底表面。
在一示例实施方式中，主下电极层130可以由掺杂有钛(Ti)的含铌(Nb)层形成。在一示例实施方式中，主下电极层130可以包括掺杂有Ti的Nb氮化物层(在下文，被称为“掺杂有Ti的NbN层”)。在掺杂有Ti的NbN层中的Ti原子与Nb原子的含量比可以为9:1至1:99。如果在主下电极层130中Nb原子的含量比过小，则可能难以确保下电极LE11所需的导电性。如果在主下电极层130中Nb原子的含量比过大，则可能对电容器C11所需的电特性具有负面影响。
在另一些示例实施方式中，主下电极层130可以包括包含多种掺杂剂的NbN层。所述多种掺杂剂可以包括由Ti形成的第一掺杂剂以及由钴(Co)、锡(Sn)、钒(V)、钽(Ta)、
Figure BDA0002440376900000033
(Db)、磷(P)、砷(As)、锑(Sb)和铋(Bi)中的至少一种形成的第二掺杂剂。在主下电极层130中，第一掺杂剂与Nb原子的含量比可以在9:1至1:99的范围内。在主下电极层130中，第二掺杂剂与Nb原子的原子含量比可以为约0.01至约0.15。
主下电极层130可以具有约5nm至约30nm的厚度TH1。
电介质层140可以包括高介电常数层。在当前说明书中的术语“高介电常数层”意指具有比硅氧化物层的介电常数大的介电常数的电介质层。在一示例实施方式中，电介质层140可以由包括铪(Hf)、锆(Zr)、铝(Al)、Nb、铈(Ce)、镧(La)、Ta和Ti中的至少一种金属的金属氧化物形成。在一示例实施方式中，电介质层140可以具有包括一个高介电常数层的单层结构。在另一些示例实施方式中，电介质层140可以具有包括多个高介电常数层的多层结构。高介电常数层可以是HfO2层、ZrO2层、Al2O3层、CeO2层、La2O3层、Ta2O3层和TiO2层中的一种。在一示例实施方式中，电介质层140可以具有约
Figure BDA0002440376900000031
至约
Figure BDA0002440376900000032
的厚度。
上电极UE11可以面对下电极LE11，且电介质层140在上电极UE11和下电极LE11之间。上电极UE11可以包括上电极层150。上电极层150可以由金属、金属氮化物、金属氧化物或以上材料的组合形成。例如，上电极UE11可以由TiN、MoN、CoN、TaN、TiAlN、TaAlN、W、Ru、RuO2、SrRuO3、Ir、IrO2、Pt、PtO、SRO(SrRuO3)、BSRO((Ba,Sr)RuO3)、CRO(CaRuO3)、LSCO((La,Sr)CoO3)或以上材料的组合形成。
图2是根据一示例实施方式的集成电路器件100B的主要配置的截面图。在图2中，与图1的附图标记相同的附图标记表示相同的构件，并且省略其详细描述。
参照图2，集成电路器件100B包括电容器C12。电容器C12具有与图1所示的电容器C11的配置相似的配置。电容器C12包括下电极LE12、上电极UE11以及在下电极LE12和上电极UE11之间的电介质层140。下电极LE12包括主下电极层132和下界面电极层134。主下电极层132与电介质层140间隔开，且下界面电极层134在其间。主下电极层132的顶表面可以接触下界面电极层134的底表面。
在一示例实施方式中，主下电极层132可以由金属、金属氮化物、金属氧化物或以上材料的组合形成。例如，主下电极层132可以由TiN、MoN、CoN、TaN、TiAlN、TaAlN、W、Ru、RuO2、SrRuO3、Ir、IrO2、Pt、PtO、SRO(SrRuO3)、BSRO((Ba,Sr)RuO3)、CRO(CaRuO3)、LSCO((La,Sr)CoO3)或以上材料的组合形成。在一示例实施方式中，主下电极层132可以不包括Nb，或者在另一些示例实施方式中，主下电极层132可以包括掺杂有Ti的NbN层(在这种情况下，主下电极层132可以具有与参照图1描述的主下电极层130的配置相同的配置)。
在本示例实施方式中，下界面电极层134在主下电极层132和电介质层140之间。下界面电极层134的底表面可以接触主下电极层132的顶表面，并且下界面电极层134的顶表面可以接触电介质层140的底表面。
下界面电极层134可以包括掺杂有Ti的Nb氧化物层(在下文，被称为“掺杂有Ti的NbO层”)或掺杂有Ti的Nb氮氧化物层(在下文，被称为“掺杂有Ti的NbON层”)。在一示例实施方式中，在掺杂有Ti的NbO层和掺杂有Ti的NbON层的每个中，Ti原子与Nb原子的含量比可以为9:1至1:99。
主下电极层132的厚度TH21可以与下界面电极层134的厚度TH22不同。在一示例实施方式中，下界面电极层134的厚度TH22可以小于主下电极层132的厚度TH21。例如，主下电极层132的厚度TH21可以为约5nm至约30nm，下界面电极层134的厚度TH22可以为约
Figure BDA0002440376900000051
至约
Figure BDA0002440376900000052
如果下界面电极层134的厚度TH22过大，则下界面电极层134的导电性可能劣化，并且下界面电极层134可能用作具有相对低的介电常数的电介质，因此，电容器C12的电容可能劣化。
图3是根据一示例实施方式的集成电路器件100C的主要配置的截面图。在图3中，与图1和图2的附图标记相同的附图标记表示相同的构件，并且省略其详细描述。
参照图3，集成电路器件100C包括电容器C13。电容器C13具有与图1所示的电容器C11的配置相似的配置。电容器C13包括下电极LE13、上电极UE13以及在下电极LE13与上电极UE13之间的电介质层140。下电极LE13包括主下电极层130和下界面电极层136，上电极UE13包括上电极层150和上界面电极层138。下界面电极层136在主下电极层130与电介质层140之间，上界面电极层138在电介质层140与上电极层150之间。
下界面电极层136的底表面可以接触主下电极层130的顶表面，下界面电极层136的顶表面可以接触电介质层140的底表面。上界面电极层138的底表面可以接触电介质层140的顶表面，上界面电极层138的顶表面可以接触上电极层150的底表面。在一示例实施方式中，在电容器C13中，可以省略上界面电极层138。在这种情况下，电介质层140的顶表面可以接触上电极层150的底表面。
下界面电极层136和上界面电极层138可以分别包括掺杂有Ti的NbO层和掺杂有Ti的NbON层。下界面电极层136和上界面电极层138的详细配置与参照图2描述的下界面电极层134的配置相同。下界面电极层136的第一厚度TH31和上界面电极层138的第二厚度TH32可以为约
Figure BDA0002440376900000053
至约
Figure BDA0002440376900000054
当第一厚度TH31和第二厚度TH32过厚时，下界面电极层136和上界面电极层138中的每个的导电性可能劣化，并且下界面电极层136和上界面电极层138可能用作具有相对低的介电常数的电介质，因此，电容器C13的电容可能劣化。
图4是根据一示例实施方式的集成电路器件100D的主要配置的截面图。在图4中，与图1至图3的附图标记相同的附图标记表示相同的构件，并且省略其详细描述。
参照图4，集成电路器件100D包括电容器C14。电容器C14具有与图2所示的集成电路器件100B的电容器C12的配置相似的配置。电容器C14包括下电极LE14、上电极UE14以及在下电极LE14和上电极UE14之间的电介质层140。下电极LE14可以具有与参照图2描述的下电极LE12的配置相同的配置。上电极UE14包括上电极层150和上界面电极层138。上电极UE14可以具有与参照图3描述的上电极UE13的配置相同的配置。在一示例实施方式中，在电容器C14中，可以省略上界面电极层138。在这种情况下，电介质层140的顶表面可以接触上电极层150的底表面。
图5是根据一示例实施方式的集成电路器件100E的主要配置的截面图。在图5中，与图1的附图标记相同的附图标记表示相同的构件，并且省略其详细描述。
参照图5，集成电路器件100E包括电容器C15。电容器C15具有与图1所示的集成电路器件100A的电容器C11的配置相似的配置。电容器C15包括包含多个层的下电极LE15。
下电极LE15可以包括依次堆叠在衬底102上的第一下电极层L1、第二下电极层L2和第三下电极层L3。第一至第三下电极层L1、L2和L3中的至少一个可以包括掺杂有Ti的含Nb层。当第一至第三下电极层L1、L2和L3中的每个包括掺杂有Ti的含Nb层时，在第一至第三下电极层L1、L2和L3中的每个中，Nb原子与Ti原子的含量比可以变化。在下电极LE15中，Nb原子与Ti原子的含量比可以朝向电介质层140逐渐增大。例如，Nb原子与Ti原子的含量比可以在第一下电极层L1、第二下电极层L2和第三下电极层L3当中的最靠近电介质层140的第三下电极层L3中最大。
在一示例实施方式中，第一至第三下电极层L1、L2和L3的每个包括掺杂有Ti的NbN层，并且在第一至第三下电极层L1、L2和L3的每个中，Ti原子与Nb原子的含量比可以在约9:1至约1:99的范围内。在第一至第三下电极层L1、L2和L3中，Nb原子的含量朝向电介质层140逐渐增大，并可以在最靠近电介质层140的第三下电极层L3中最大。
在另一些示例实施方式中，在第一至第三下电极层L1、L2和L3中，距电介质层140最远的第一下电极层L1不包括Nb，并且第二下电极层L2和第三下电极层L3的每个可以包括掺杂有Ti的NbN层。在这种情况下，第二下电极层L2和第三下电极层L3中的Ti原子与Nb原子的含量比可以在约9:1至约1:99的范围内。在第二下电极层L2和第三下电极层L3的每个中，Nb原子与Ti原子的含量比可以变化。例如，第一下电极层L1包括TiN层，第二下电极层L2和第三下电极层L3的每个包括掺杂有Ti的NbN层，并且第三下电极层L3中的Nb原子与Ti原子的含量比可以大于第二下电极层L2中的Nb原子与Ti原子的含量比。
第一至第三下电极层L1、L2和L3中的至少一个可以包括由Co、Sn、V、Ta、Db、P、As、Sb和Bi中的至少一种形成的附加掺杂剂。在第一至第三下电极层L1、L2和L3中，附加掺杂剂与Nb原子的原子含量比可以为约0.01至约0.15。
下电极LE15可以具有约5nm至约30nm的厚度TH5。第一至第三下电极层L1、L2和L3中的每个的厚度可以变化。第一至第三下电极层L1、L2和L3中的每个的厚度可以变化，并且第一至第三下电极层L1、L2和L3的至少部分可以具有相同的厚度。
在图5中，示出其中下电极LE15包括三个主下电极层的情况，该三个主下电极层包括第一至第三下电极层L1、L2和L3。在各种示例实施方式中，下电极LE15可以具有包括两个或四个或更多个具有不同的Nb原子含量比的主下电极层的多层结构。所述多个主下电极层中的每个的Nb原子含量比可以朝向电介质层140逐渐增大。
在一示例实施方式中，下电极LE15还可以包括在第三下电极层L3和电介质层140之间的下界面电极层。例如，下界面电极层可以具有与参照图3描述的下界面电极层136的配置相同的配置。
图6是根据一示例实施方式的集成电路器件100F的主要配置的截面图。在图6中，与图1的附图标记相同的附图标记表示相同的构件，并且省略其详细描述。
参照图6，集成电路器件100F包括电容器C16。电容器C16具有与图2所示的集成电路器件100B的电容器C12的配置相似的配置。电容器C16包括下电极LE16、上电极UE11以及在下电极LE16与上电极UE11之间的电介质层140。下电极LE16包括主下电极层132和多界面电极层MIL。多界面电极层MIL可以在主下电极层132和电介质层140之间。
多界面电极层MIL可以包括顺序地堆叠在主下电极层132上的第一下界面电极层134A和第二下界面电极层134B。第一下界面电极层134A的底表面可以接触主下电极层132的顶表面，第二下界面电极层134B的顶表面可以接触电介质层140的底表面。
第一下界面电极层134A和第二下界面电极层134B中的每个可以包括掺杂有Ti的NbO层或掺杂有Ti的NbON层。在第一下界面电极层134A和第二下界面电极层134B的每个中，Nb原子与Ti原子的含量比可以变化。在第一下界面电极层134A和第二下界面电极层134B的每个中，Ti原子与Nb原子的含量比可以在约9:1至约1:99的范围内。例如，第二下界面电极层134B中的Nb原子与Ti原子的含量比可以大于第一下界面电极层134A中的Nb原子与Ti原子的含量比。
第一下界面电极层134A和第二下界面电极层134B的至少一个可以包括由Co、Sn、V、Ta、Db、P、As、Sb和Bi中的至少一种形成的附加掺杂剂。在第一下界面电极层134A和第二下界面电极层134B的每个中，附加掺杂剂与Nb原子的原子含量比可以为约0.01至约0.15。
第一下界面电极层134A和第二下界面电极层134B的总厚度TH6可以为约
Figure BDA0002440376900000081
至约
Figure BDA0002440376900000082
第一下界面电极层134A和第二下界面电极层134B的每个可以具有与参照图2描述的下界面电极层134的配置相同的配置。
在图6中，示出其中多界面电极层MIL包括第一下界面电极层134A和第二下界面电极层134B的情况。在示例实施方式中，多界面电极层MIL可以包括三个或更多个具有不同的Nb原子含量比的下界面电极层。构成多界面电极层MIL的多个下界面电极层的每个中的Nb原子含量比可以朝向电介质层140逐渐增大。
图7是示出根据一示例实施方式的集成电路器件200的示意性平面布局。在图7中，示出集成电路器件200的存储单元阵列区域的部分配置的平面布局。
参照图7，集成电路器件200可以包括多个有源区ACT，所述多个有源区ACT被布置为在一平面上在相对于X方向和Y方向的倾斜方向上延伸。多条字线WL可以在X方向上平行地延伸以与所述多个有源区ACT交叉。在所述多条字线WL上，多条位线BL可以在与X方向相交的Y方向上平行地延伸。所述多条位线BL可以通过直接接触DC连接到有源区ACT。
多个掩埋接触BC可以形成在所述多条位线BL中的两条相邻的位线BL之间。在所述多个掩埋接触BC上，可以形成多个导电落着焊盘LP。所述多个导电落着焊盘LP可以被布置为使得其至少部分与所述多个掩埋接触BC重叠。在所述多个导电落着焊盘LP上，可以形成下电极LE。下电极LE可以通过所述多个掩埋接触BC和所述多个导电落着焊盘LP连接到所述多个有源区ACT。
图8A是根据一示例实施方式的集成电路器件200A的截面图，图8B是图8A的局部区域Q1的放大截面图。在图8A和图8B中，与图1的附图标记相同的附图标记表示相同的构件，并且省略其详细描述。
参照图8A和图8B，集成电路器件200A可以构成图7所示的集成电路器件200的一部分。在图8A和图8B中，集成电路器件200A的部分元件被省略或简化。然而，将理解，集成电路器件200A的配置不限于图8A和图8B所示的配置，并且包括如下所述的特征配置。
集成电路器件200A包括包含所述多个有源区ACT的衬底102以及形成在衬底102上的下部结构220。在衬底102中，所述多个有源区ACT可以由多个隔离层112限定。导电区224可以穿过下部结构220连接到所述多个有源区ACT。
所述多个隔离层112中的每个可以包括氧化物层、氮化物层或以上层的组合。下部结构220可以包括绝缘层，该绝缘层包括硅氧化物层、硅氮化物层或以上层的组合。在另一些示例实施方式中，下部结构220可以包括各种导电区(例如布线层、接触插塞、晶体管)以及用于使布线层、接触插塞和晶体管彼此绝缘的绝缘层。导电区224可以由多晶硅、金属、导电的金属氮化物、金属硅化物、或多晶硅、金属、导电的金属氮化物和金属硅化物的组合形成。下部结构220可以包括参照图7描述的所述多条位线BL。导电区224可以包括参照图7描述的掩埋接触BC和导电落着焊盘LP。
在下部结构220和导电区224上，可以布置具有多个开口226H的绝缘图案226P。绝缘图案226P可以由硅氮化物、硅氮氧化物、或硅氮化物和硅氮氧化物的组合形成。
在导电区224上，可以布置电容器C21。电容器C21包括下电极LE21、上电极UE21以及在下电极LE21与上电极UE21之间的电介质层240。下电极LE21可以包括主下电极层230。主下电极层230可以穿过绝缘图案226P的开口226H在远离衬底102的垂直方向(Z方向)上从导电区224的顶表面纵向地延伸，并可以是圆筒形或杯形以限制内部空间，在该内部空间中面对衬底102的底部被阻塞。电介质层240可以共形地覆盖主下电极层230的外表面和主下电极层230的内部空间中的内表面。上电极UE21可以包括上电极层250。上电极层250可以包括在电介质层240上填充主下电极层230的内部空间的部分和面对下电极LE21的外表面且电介质层240在其间的部分。
主下电极层230、电介质层240和上电极层250的详细配置与参照图1描述的主下电极层130、电介质层140和上电极层150的详细配置相同。
图9A是根据一示例实施方式的集成电路器件200B的截面图，图9B是图9A的局部区域Q2的放大截面图。在图9A和图9B中，与图1、图8A和图8B的附图标记相同的附图标记表示相同的构件，并且省略其详细描述。
参照图9A和图9B，集成电路器件200B可以构成图7所示的集成电路器件200的一部分。在图9A和图9B中，集成电路器件200B的部分元件被省略或简化。然而，将理解，集成电路器件200B的配置不限于图9A和图9B所示的配置，并包括如下所述的特征配置。
集成电路器件200B具有与参照图8A和图8B描述的集成电路器件200A的配置相似的配置。集成电路器件200B包括布置在导电区224上的电容器C22。电容器C22包括下电极LE22、上电极UE22以及在下电极LE22和上电极UE22之间的电介质层240。
下电极LE22包括主下电极层232和下界面电极层234。像图8A和图8B所示的主下电极层230一样，主下电极层232可以是圆筒形或杯形。下界面电极层234可以共形地覆盖主下电极层232的外表面和主下电极层232的内部空间中的内表面。电介质层240可以共形地覆盖下电极LE22的外表面和下电极LE22的内部空间中的内表面。电介质层240可以与主下电极层232间隔开，且下界面电极层234在其间。上电极UE22可以包括上电极层250。
主下电极层232和下界面电极层234的详细配置与参照图2描述的主下电极层132和下界面电极层134的详细配置相同。
图10是根据一示例实施方式的集成电路器件200C的一部分的截面图。在图10中，示出与图8A的局部区域Q1相对应的部分。在图10中，与图8A和图8B的附图标记相同的附图标记表示相同的构件，并且省略其详细描述。
参照图10，集成电路器件200C具有与参照图8A和图8B描述的集成电路器件200A的配置相似的配置。集成电路器件200C包括布置在导电区224上的电容器C23。电容器C23包括下电极LE23、上电极UE23以及在下电极LE23和上电极UE23之间的电介质层240。
下电极LE23包括主下电极层230和下界面电极层236。上电极UE23包括上电极层250和上界面电极层238。下界面电极层236在主下电极层230和电介质层240之间。上界面电极层238在电介质层240和上电极层250之间。
下界面电极层236可以共形地覆盖主下电极层230的外表面和主下电极层230的内部空间中的内表面。电介质层240可以共形地覆盖下电极LE23的外表面和下电极LE23的内部空间中的内表面。电介质层240可以与主下电极层230间隔开，且下界面电极层236在其间。上界面电极层238可以在电介质层240上共形地覆盖下电极LE23的外表面和下电极LE23的内部空间中的内表面。在一示例实施方式中，在电容器C23中，可以省略上界面电极层238。在这种情况下，电介质层240可以接触上电极层250。
下界面电极层236和上界面电极层238的详细配置与参照图3描述的下界面电极层136和上界面电极层138的详细配置相同。
图11是根据一示例实施方式的集成电路器件200D的一部分的截面图。在图11中，示出与图9A的局部区域Q2相对应的部分。在图11中，与图9A和图9B的附图标记相同的附图标记表示相同的构件，并且省略其详细描述。
参照图11，集成电路器件200D具有与参照图9A和图9B描述的集成电路器件200B的配置相似的配置。集成电路器件200D包括布置在导电区224上的电容器C24。电容器C24包括下电极LE24、上电极UE24以及在下电极LE24与上电极UE24之间的电介质层240。
下电极LE24可以具有与图9A和图9B所示的下电极LE22的配置相同的配置。上电极UE24包括上电极层250和上界面电极层238。上界面电极层238可以在电介质层240和上电极层250之间。上界面电极层238可以在电介质层240上共形地覆盖下电极LE24的外表面和下电极LE24的内部空间中的内表面。在一示例实施方式中，在电容器C24中，可以省略上界面电极层238。在这种情况下，电介质层240可以接触上电极层250。上界面电极层238的详细配置与参照图3描述的上界面电极层138的配置相同。
图12是根据一示例实施方式的集成电路器件300的一部分的截面图。在图12中，示出与图8A的局部区域Q1相对应的部分。在图12中，与图8A和图8B的附图标记相同的附图标记表示相同的构件，并且省略其详细描述。
参照图12，集成电路器件300具有与参照图8A和图8B描述的集成电路器件200A的配置相似的配置。集成电路器件300包括布置在导电区224上的电容器C25。电容器C25包括下电极LE3、上电极UE3以及在下电极LE3与上电极UE3之间的电介质层240。
下电极LE3包括主下电极层330和下界面电极层334。上电极UE3包括上电极层250。主下电极层330可以具有与参照图8A和图8B描述的主下电极层230的配置相同的配置。在主下电极层330中，可以在与绝缘图案226P的开口226H相邻的外壁上形成台阶ST。在主下电极层330中，填充绝缘图案226P的开口226H的部分可以在水平方向上(例如在X方向上)具有第一宽度W3。主下电极层330的在台阶ST之上的部分的水平方向宽度可以小于第一宽度W3。也就是，在主下电极层330中，在比台阶ST的水平低的水平处的部分在水平方向上的第一宽度W3可以大于在比台阶ST的水平高的水平处的部分区域的宽度。
下界面电极层334可以在主下电极层330和电介质层240之间。下界面电极层334的最下表面水平可以高于主下电极层330的最下表面水平。在当前说明书中的术语“水平”意指在垂直方向(Z方向或-Z方向)上距衬底102的距离。下界面电极层334的外部最下部334T可以接触主下电极层330的台阶ST。下界面电极层334的外部最下部334T可以比绝缘图案226P的开口226H的内壁更靠近主下电极层330的水平方向的中心。下界面电极层334可以包括掺杂有Ti的NbO层或掺杂有Ti的NbON层。下界面电极层334的详细配置与参照图2描述的下界面电极层134或参照图3描述的下界面电极层136的详细配置相同。
电介质层240可以在下界面电极层334上共形地覆盖下电极LE3的外表面和下电极LE3的内部空间中的内表面。上电极UE3可以包括上电极层250。
图13是根据一示例实施方式的集成电路器件400A的截面图。参照图13，与图8A和图8B的附图标记相同的附图标记表示相同的构件，并且省略其详细描述。
参照图13，集成电路器件400A具有与参照图8A和图8B描述的集成电路器件200A的配置相似的配置。集成电路器件400A包括布置在导电区224上的电容器C41。电容器C41包括下电极LE41、上电极UE41以及在下电极LE41与上电极UE41之间的电介质层240。
下电极LE41可以包括主下电极层430。主下电极层430可以是柱形的以穿过绝缘图案226P的开口226H从导电区224的顶表面在远离衬底102的垂直方向(Z方向)上纵向地延伸。电介质层240可以共形地覆盖主下电极层430的外表面。上电极UE41可以包括上电极层250。主下电极层430的详细配置与参照图1描述的主下电极层130的详细配置相同。
图14是根据一示例实施方式的集成电路器件400B的截面图。在图14中，与图9A和图9B的附图标记相同的附图标记表示相同的构件，并且省略其详细描述。
参照图14，集成电路器件400B具有与参照图9A和图9B描述的集成电路器件200B的配置相似的配置。集成电路器件400B包括布置在导电区224上的电容器C42。电容器C42包括下电极LE42、上电极UE42以及在下电极LE42和上电极UE42之间的电介质层240。
下电极LE42包括主下电极层432和下界面电极层434。主下电极层432可以是柱形的以穿过绝缘图案226P的开口226H从导电区224的顶表面在远离衬底102的垂直方向(Z方向)上纵向地延伸。主下电极层432和下界面电极层434的详细配置与参照图2描述的主下电极层132和下界面电极层134的详细配置相同。
电介质层240可以在下界面电极层434上共形地覆盖主下电极层432的外表面。上电极UE42可以包括上电极层250。
参照图1至图14描述的每个集成电路器件在电容器的下电极中的与至少电介质层相邻的部分中包括掺杂有Ti的含Nb层。因此，可以在下电极和电介质层之间的界面防止由于下电极的不期望的氧化而产生耗尽层，因此，最小电容Cmin值和最大电容Cmax值之差可以被最小化并且电容可以增大。
图15是通过与比较例一起评估根据一示例实施方式的集成电路器件的电容器的电容而获得的结果的曲线图。
为了图15的评估，准备了示例1、示例2和参考例。在示例1(具有图1所示的结构的电容器)中，主下电极层130包括掺杂有Ti的NbN层，电介质层140包括在其中ZrO2层和Al2O3层堆叠的多层结构的电介质层，上电极层150包括TiN层。在示例2(具有图2所示的结构的电容器)中，主下电极层132包括TiN层，下界面电极层134包括掺杂有Ti的NbO层，并且电介质层140和上电极层150的每个具有与示例1的结构相同的结构。除了具有其中下电极是TiN单层的电容器之外，参考例与示例1相同。
在图15的评估结果中，在示例1和示例2的电容器中，与参考例的电容器相比，Cmin值增大。从图15的结果可知，在示例1和示例2的电容器中，下电极中的与至少电介质层相邻的部分包含掺杂有Ti的含Nb层，因此，在下电极和电介质层之间的界面几乎不产生耗尽层，结果Cmin值增大。因此，在示例1和示例2的电容器中，与参考例的电容器的电容相比，电容提高。
现在将详细描述根据一示例实施方式的制造集成电路器件的方法。
图16A至图16I是示出根据一示例实施方式的制造集成电路器件的方法的工艺的截面图。将参照图16A至图16I描述图8A和图8B所示的集成电路器件200A的示例制造方法。
参照图16A，在其中有源区ACT由隔离层112限定的衬底102上形成下部结构220和穿过下部结构220连接到有源区ACT的导电区224。然后，形成覆盖下部结构220和导电区224的绝缘层226。
绝缘层226可以由相对于下部结构220具有蚀刻选择性的绝缘材料形成。绝缘层226可以由硅氮化物、硅氮氧化物、或硅氮化物和硅氮氧化物的组合形成。
参照图16B，在绝缘层226上形成模制层228。
模制层228可以由相对于绝缘层226具有蚀刻选择性的绝缘材料形成。在一些实施方式中，模制层228可以包括氧化物层，例如硼磷硅酸盐玻璃(BPSG)层。
参照图16C，在模制层228上顺序地形成牺牲层SL和掩模图案MP。
牺牲层SL可以包括氧化物层。掩模图案MP可以包括氮化物层、氧化物层、多晶硅层、光致抗蚀剂层或以上层的组合。
参照图16D，在图16C的所得结构中，通过使用掩模图案MP作为蚀刻掩模并使用绝缘层226作为蚀刻停止层，各向异性地蚀刻牺牲层SL、模制层228和绝缘层226，因此形成限制孔BH的牺牲图案SLP、模制图案228P和绝缘图案226P。暴露导电区224的开口226H可以形成在绝缘图案226P中。
参照图16E，在从图16D的所得结构去除掩模图案MP之后，形成覆盖导电区224的在孔BH内部的表面、绝缘图案226P的在孔BH内部的表面、模制图案228P的在孔BH内部的表面和牺牲图案SLP的在孔BH内部的表面以及牺牲图案SLP的顶表面的初始下电极层230L。初始下电极层230L可以共形地覆盖导电区224的通过孔BH暴露的顶表面和模制图案228P的通过孔BH暴露的侧壁。在形成初始下电极层230L之后，孔BH的一部分可以保留为空的。
初始下电极层230L的材料与参照图1描述的主下电极层130的材料相同。为了形成初始下电极层230L，可以使用原子层沉积(ALD)工艺。
在初始下电极层230L包括掺杂有Ti的NbN层时，在形成初始下电极层230L的示例ALD工艺中，在将衬底102装载于反应腔室中之后，可以多次执行包括将反应材料供应到衬底102上的导电区224、模制图案228P和牺牲图案SLP的通过孔BH暴露的表面的工艺的ALD单元循环，直到获得初始下电极层230L。ALD单元循环可以包括：通过将Nb前驱体供应到暴露的表面来形成Nb化学吸附层的第一工艺；清除残留在衬底102上的不需要的Nb前驱体并将清除的Nb前驱体排放到反应腔室的外部的第二工艺；通过将Ti掺杂剂前驱体供给到其中形成了Nb化学吸附层的所得结构而在衬底102上的暴露表面当中的其中没有形成Nb化学吸附层的部分上形成Ti掺杂剂化学吸附层的第三工艺；清除不需要的Ti掺杂剂前驱体并将清除的Ti掺杂剂前驱体排放到反应腔室的外部的第四工艺；通过将包含氮原子的反应气体供给到其中形成了Nb化学吸附层和Ti掺杂剂化学吸附层的所得结构而形成掺杂有Ti的NbN层的第五工艺；以及清除包含氮原子的反应气体中的不需要的部分并将清除的部分排放到反应腔室的外部的第六工艺。
在一示例实施方式中，Nb前驱体可以由化学式为Nb(NRR')5的化合物、化学式为(NRR')3Nb＝NR"的化合物或以上化合物的组合形成。在以上化学式中，R、R'和R”的每个是H、C1至C10烷基、烯基、环烷基、环烯基或芳基。也可以使用其它Nb前驱体。
在一示例实施方式中，Ti掺杂剂前驱体可以由四异丙氧基钛(Ti(O-iProp)4)、钛卤化物、环戊二烯基钛、二异丙氧基双(2,2,6,6-四甲基-3,5-庚二酮酸)钛(Ti(O-iProp)2(thd)2)、双(4-(2-甲基乙氧基)亚氨基-2-戊酸酯)钛(Ti(2meip)2)、双[4-(乙氧基)亚氨基-2-戊酸酯]钛(Ti(eip)2)、双[2,2-二甲基-5-(2-甲基乙氧基)亚氨基-3-庚酸酯]钛(Ti(22dm2meih)2)或以上化合物的组合形成。
为了执行清除，可以使用惰性气体(诸如Ar、He或Ne)或N2气。包含氮原子的反应气体可以由NH3、N2H4、肼衍生物或其组合形成。肼衍生物可以是C1至C10烷基肼、C1至C10二烷基肼或其组合。
在初始下电极层230L包括包含多种掺杂剂(包括Ti)的NbN层时，在形成初始下电极层230L的示例ALD工艺中，上述ALD单元循环可以被执行多次。在上述ALD单元循环中执行第四工艺之后，在执行第五工艺之前，可以执行供应Co前驱体、Sn前驱体、V前驱体、Ta前驱体、Db前驱体、P前驱体、As前驱体、Sb前驱体和Bi前驱体中的至少一种的第七工艺以及清除在第七工艺中供应的前驱体中的不需要的部分并将清除的部分排放到反应腔室的外部的第八工艺。
参照图16F，通过从图16E的所得结构部分地去除初始下电极层230L的顶部分，由初始下电极层230L形成主下电极层230。主下电极层230可以构成下电极LE21。
为了形成主下电极层230，直到暴露模制图案228P的顶表面，可以通过使用回蚀刻或化学机械抛光(CMP)工艺去除初始下电极层230L的一部分和牺牲图案SLP(参照图16E)。
参照图16G，通过从图16F的所得结构去除模制图案228P，暴露圆筒形下电极LE21的外表面。
参照图16H，在下电极LE21上形成电介质层240。
电介质层240可以共形地覆盖下电极LE21的暴露表面。电介质层240可以通过ALD工艺形成。
参照图16I，通过在电介质层240上形成上电极层250而形成上电极UE21。为了形成上电极层250，可以使用化学气相沉积(CVD)工艺、金属有机CVD(MOCVD)工艺或ALD工艺。电容器C21可以由下电极LE21、电介质层240和上电极UE21构成。
图17A至图17E是示出根据一示例实施方式的制造集成电路器件的方法的工艺的截面图。将参照图17A至图17E描述图9A和图9B所示的集成电路器件200B的示例制造方法。
参照图17A，执行与参照图16A至图16G描述的工艺类似的工艺。在当前示例中，代替形成主下电极层230，主下电极层232形成在导电区224上。
主下电极层232的材料与参照图9A和图9B描述的相同。为了形成主下电极层232，可以使用CVD工艺、MOCVD工艺或ALD工艺。
参照图17B，在图17A的所得结构上，形成下界面电极层234。
在一示例实施方式中，为了形成下界面电极层234，首先，可以在图17A的所得结构上形成初始下界面电极层，该初始下界面电极层共形地覆盖主下电极层232的暴露表面和绝缘图案226P的暴露表面。初始下界面电极层可以包括NbO层或NbON层。为了形成初始下界面电极层，可以使用ALD工艺。然后，在初始下界面电极层覆盖主下电极层232的状态下，可以对其中形成初始下界面电极层的所得结构执行热处理。该热处理可以在约500℃至约1150℃的范围内的温度进行。当主下电极层232由TiN形成时，在执行热处理的同时，主下电极层232中的Ti原子可以扩散到初始下界面电极层中。结果，构成初始下界面电极层的NbO层或NbON层被掺杂有Ti原子，因此，可以获得由Ti掺杂的NbO层或Ti掺杂的NbON层形成的下界面电极层234。
在另一些示例实施方式中，为了形成下界面电极层234，可以通过使用ALD工艺来形成Ti掺杂的NbO层或Ti掺杂的NbON层。在这种情况下，为了形成Ti掺杂的NbO层或Ti掺杂的NbON层，可以多次执行包括供应反应材料的工艺的ALD单元循环。ALD单元循环可以类似于参照图16E描述的ALD单元循环，其包括第一至第六工艺。在第五工艺中，代替包含氮原子的反应气体，包含氧原子、氮原子或以上原子的组合的反应气体、或者包含氧原子的反应气体与包含氮原子的反应气体的混合气体被供应。在第六工艺中，在执行第五工艺之后，清除残留在衬底上的不需要的材料，并且清除的材料可以被排出到反应腔室的外部。包含氧原子的反应气体可以由O2、O3、H2O、NO、NO2、N2O、CO2、H2O2、HCOOH、CH3COOH、(CH3CO)2O、等离子体O2、远程等离子体O2、等离子体N2O、等离子体H2O或以上化合物的组合形成。包含氮原子的反应气体的示例与参照图16E描述的相同。包含氧原子和氮原子的反应气体可以由NO、NO2、N2O、等离子体N2O或以上化合物的组合形成。
在图17B中，示出初始下界面电极层234A完全形成在图17A的所得结构的暴露表面上。在另一示例实施方式中，通过使用选择性ALD工艺形成初始下界面电极层234A，初始下界面电极层234A可以仅形成在主下电极层232的暴露表面上。参照图17C，通过去除初始下界面电极层234A的一部分，在初始下界面电极层234A中，仅剩下覆盖主下电极层232的表面的部分，从而形成下界面电极层234。在去除初始下界面电极层234A的一部分之后，绝缘图案226P的顶表面可以暴露。当在衬底102上形成多个主下电极层232时，如图17C所示，在去除初始下界面电极层234A的一部分之后，下界面电极层234可以被分为分别覆盖所述多个主下电极层232的多个部分。主下电极层232和留在主下电极层232上的下界面电极层234可以构成下电极LE22。
参照图17D，通过与参照图16H描述的方法类似的方法，在下电极LE22上形成电介质层240。
参照图17E，通过与参照图16I描述的方法相同的方法，在电介质层240上形成上电极层250，因此形成上电极UE22。电容器C22可以由下电极LE22、电介质层240和上电极UE22构成。
为了制造图10和图11所示的集成电路器件200C和200D，可以使用参照图16A至图16I描述的方法、参照图17A至图17E描述的方法或通过组合以上方法获得的方法。
在一示例实施方式中，为了制造图10所示的集成电路器件200C，通过执行参照图16A至图16G描述的工艺，可以在导电区224上形成主下电极层230。然后，通过与参照图17B和图17C描述的方法(其包括形成下界面电极层234的工艺)类似的方法，可以在主下电极层230的暴露表面形成下界面电极层236。然后，通过与参照图16H描述的方法类似的方法，可以在下界面电极层236上形成电介质层240。然后，通过与参照图17B描述的方法(其包括形成下界面电极层234的工艺)类似的方法，在电介质层240上形成上界面电极层238，并在上界面电极层238上形成上电极层250，因此可以形成上电极UE23。
在一示例实施方式中，为了制造图11所示的集成电路器件200D，通过执行与参照图17A至图17D描述的工艺类似的工艺，在导电区224上，可以形成包括主下电极层232和下界面电极层234的下电极LE24以及电介质层240。然后，通过与参照图17B描述的方法(其包括形成初始下界面电极层234A的工艺)类似的方法，在电介质层240上形成上界面电极层238，并在上界面电极层238上形成上电极层250，因此可以形成上电极UE24。
图18A和图18B是示出根据一示例实施方式的制造集成电路器件的方法的工艺的截面图。将参照图18A和图18B描述图12所示的集成电路器件300的示例制造方法。在图18A和图18B中，示出与图8A的Q1相对应的部分的按工艺顺序的截面配置。
参照图18A，通过与参照图16A至图16G描述的方法(其包括形成主下电极层230的工艺)类似的方法，在导电区224上形成初始主下电极层P330。在一示例实施方式中，初始主下电极层P330可以包括掺杂有Ti的NbN层。
参照图18B，通过与参照图16H描述的方法类似的方法，在初始主下电极层P330的暴露表面和绝缘图案226P的暴露表面上形成电介质层240。在一示例实施方式中，电介质层240可以由金属氧化物层形成。在当前示例中，在形成电介质层240的至少一部分之后，电介质层240中的氧原子可以扩散到初始主下电极层P330中。在一示例中，在形成电介质层240的同时，由于在电介质层240的形成期间的工艺温度，电介质层240中的氧原子可以扩散到初始主下电极层P330中。在另一示例中，在形成电介质层240之后，执行附加的热处理，因此，电介质层240中的氧原子可以扩散到初始主下电极层P330中。热处理可以在约500℃至约1150℃的范围内的温度执行。结果，在初始主下电极层P330中，与电介质层240相邻的区域可以被改变为包括氧原子的下界面电极层334。在一示例实施方式中，主下电极层330包括掺杂有Ti的NbN层，下界面电极层334可以由掺杂有Ti的NbON层形成。在初始主下电极层P330中，除了改变为下界面电极层334的部分之外的其它部分可以保留为主下电极层330。主下电极层330和下界面电极层334可以构成下电极LE3。
然后，在电介质层240上形成由上电极层250形成的上电极UE3，因此，可以制造图12所示的集成电路器件300。
为了制造图13所示的集成电路器件400A，可以使用参照图16A至图16I描述的方法。在参照图16E至图16G描述的工艺中，代替主下电极层230，可以形成柱形的主下电极层430。然后，可以执行参照图16H和图16I描述的工艺。
为了制造图14所示的集成电路器件400B，可以使用参照图17A至图17E描述的方法。在参照图17A描述的工艺中，代替主下电极层232，可以形成柱形的主下电极层432。然后，可以执行参照图17B至图17E描述的工艺。
制造图8A至图14所示的集成电路器件200A、200B、200C、200D、300、400A和400B的方法参照图16A至图18B被描述，但是对于本领域技术人员将明显的是，各种结构的集成电路器件可以通过对其的各种修改来制造。例如，为了制造图1至图6所示的集成电路器件100A、100B、100C、100D、100E和100F，可以使用参照图16A至图18B描述的方法或通过组合参照图16A至图18B描述的方法而获得的方法。具体地，为了形成图5所示的集成电路器件100E的下电极LE15，可以使用通过各种各样地改变参照图16E描述的形成初始下电极层230L的工艺而获得的方法。此外，为了形成包括在图6所示的集成电路器件100F的下电极LE16中的多界面电极层MIL，可以使用通过各种各样地改变参照图17B描述的形成初始下界面电极层234A的工艺而获得的方法。
如上所述，实施方式涉及一种包括电容器的集成电路器件及其制造方法。实施方式可以提供一种集成电路器件，该集成电路器件具有其中期望的电特性可以通过提供高电容而得以保持的结构。实施方式可以提供一种制造集成电路器件的方法，该集成电路器件具有其中期望的电特性可以通过提供高电容而得以保持的结构。
这里已经公开了示例实施方式，并且尽管特定术语被采用，但是它们仅以一般和描述性的含义来使用和解释，而不是为了限制的目的。在某些情况下，如直至本申请提交时对于本领域普通技术人员将是明显的，结合特定实施方式描述的特征、特性和/或元件可以单独地使用，或与结合其它实施方式描述的特征、特性和/或元件组合地使用，除非另外地特别指示。因此，本领域技术人员将理解，可以在形式和细节上进行各种改变而没有背离如权利要求书中阐述的本发明的精神和范围。
于2019年6月11日在韩国知识产权局提交且发明名称为“Integrated CircuitDevice and Method of Manufacturing the Same(集成电路器件及其制造方法)”的韩国专利申请第10-2019-0068801号通过引用整体地结合于此。

Claims (25)

1.一种集成电路器件，包括：
包括掺杂有钛(Ti)的含铌(Nb)层的下电极；
在所述下电极上的电介质层；以及
覆盖所述电介质层的上电极。
2.根据权利要求1所述的集成电路器件，其中所述下电极包括主下电极层，所述主下电极层包括掺杂有Ti的Nb氮化物层。
3.根据权利要求1所述的集成电路器件，其中：
所述下电极包括主下电极层，所述主下电极层包括含有多种掺杂剂的Nb氮化物层，并且
所述多种掺杂剂包括由Ti形成的第一掺杂剂以及由从钴(Co)、锡(Sn)、钒(V)、钽(Ta)、
Figure FDA0002440376890000011
(Db)、磷(P)、砷(As)、锑(Sb)和铋(Bi)中选择的至少一种形成的第二掺杂剂。
4.根据权利要求1所述的集成电路器件，其中所述下电极包括：
包括掺杂有Ti的Nb氮化物层的主下电极层；以及
在所述主下电极层和所述电介质层之间的下界面电极层，所述下界面电极层包括掺杂有Ti的Nb氧化物层或掺杂有Ti的Nb氮氧化物层。
5.根据权利要求1所述的集成电路器件，其中所述下电极包括：
主下电极层，其与所述电介质层间隔开；以及
在所述主下电极层和所述电介质层之间的下界面电极层，所述下界面电极层包括掺杂有Ti的Nb氧化物层或掺杂有Ti的Nb氮氧化物层。
6.根据权利要求5所述的集成电路器件，其中：
所述主下电极层包括TiN层，并且
所述下界面电极层的厚度小于所述主下电极层的厚度。
7.根据权利要求5所述的集成电路器件，其中所述上电极包括：
主上电极层，其与所述电介质层间隔开；以及
在所述主上电极层和所述电介质层之间的上界面电极层，所述上界面电极层包括掺杂有Ti的Nb氧化物层或掺杂有Ti的Nb氮氧化物层。
8.根据权利要求1所述的集成电路器件，其中所述下电极包括具有不同的Nb原子含量比的多个下电极层，所述多个下电极层中的Nb原子含量比在最靠近所述电介质层的所述下电极层中最大。
9.根据权利要求1所述的集成电路器件，其中所述下电极包括具有不同的Nb原子含量比的多个下电极层，只要距所述电介质层最远的所述下电极层不包含Nb。
10.根据权利要求1所述的集成电路器件，其中：
所述下电极包括：
与所述电介质层间隔开的主下电极层；以及
多界面电极层，包括在所述主下电极层和所述电介质层之间并具有不同的Nb原子含量比的多个下界面电极层，并且
所述多界面电极层包括掺杂有Ti的Nb氧化物层或掺杂有Ti的Nb氮氧化物层，并且
在所述多个下界面电极层中的每个中的Nb原子含量比朝向所述电介质层逐渐增大。
11.一种集成电路器件，包括：
包括有源区的衬底；
在所述有源区上的导电区；以及
在所述导电区上的电容器，所述电容器包括：
包括掺杂有钛(Ti)的含铌(Nb)层的下电极；
形成在所述下电极上的电介质层；以及
覆盖所述电介质层的上电极。
12.根据权利要求11所述的集成电路器件，其中：
所述下电极包括主下电极层，所述主下电极层包括掺杂有Ti的Nb氮化物层，并且
所述电介质层包括金属氧化物层。
13.根据权利要求11所述的集成电路器件，其中所述下电极包括：
没有Nb的主下电极层；以及
下界面电极层，包括掺杂有Ti的Nb氧化物层或掺杂有Ti的Nb氮氧化物层。
14.根据权利要求11所述的集成电路器件，其中所述下电极包括：
圆筒形的主下电极层，在所述导电区上在远离所述衬底的垂直方向上纵向地延伸；以及
下界面电极层，包括掺杂有Ti的Nb氧化物层或掺杂有Ti的Nb氮氧化物层，所述下界面电极层覆盖所述圆筒形的主下电极层的外表面和所述圆筒形的主下电极层的内部空间中的内表面。
15.根据权利要求11所述的集成电路器件，其中所述下电极包括：
柱形的主下电极层，在所述导电区上在远离所述衬底的垂直方向上纵向地延伸；以及
下界面电极层，包括掺杂有Ti的Nb氧化物层或掺杂有Ti的Nb氮氧化物层，所述下界面电极层覆盖所述柱形的主下电极层的外表面。
16.根据权利要求11所述的集成电路器件，其中所述上电极包括：
没有Nb的主上电极层，其与所述电介质层间隔开；以及
上界面电极层，在所述主上电极层和所述电介质层之间并包括掺杂有Ti的Nb氧化物层或掺杂有Ti的Nb氮氧化物层。
17.根据权利要求11所述的集成电路器件，其中所述下电极还包括从Co、Sn、V、Ta、Db、P、As、Sb和Bi选择的至少一种附加掺杂剂。
18.一种集成电路器件，包括：
包括有源区的衬底；
在所述有源区上的导电区；以及
在所述导电区上的电容器，所述电容器包括：
下电极，包括从掺杂有Ti的Nb氮化物层、掺杂有Ti的Nb氧化物层和掺杂有Ti的Nb氮氧化物层选择的至少一种；
在所述下电极上并包括金属氧化物层的电介质层；以及
覆盖所述电介质层的上电极。
19.根据权利要求18所述的集成电路器件，其中所述下电极包括主下电极层，所述主下电极层包括掺杂有Ti的Nb氮化物层，并且所述主下电极层的顶表面接触所述电介质层的底表面。
20.根据权利要求18所述的集成电路器件，其中所述下电极包括：
主下电极层，其与所述电介质层间隔开并包括TiN；以及
在所述主下电极层和所述电介质层之间的下界面电极层，所述下界面电极层具有接触所述电介质层的顶表面，并包括掺杂有Ti的Nb氧化物层或掺杂有Ti的Nb氮氧化物层。
21.一种制造集成电路器件的方法，所述方法包括：
形成包括掺杂有钛(Ti)的含铌(Nb)层的下电极；
在所述下电极上形成电介质层；以及
在所述电介质层上形成上电极。
22.根据权利要求21所述的方法，其中形成所述下电极包括通过多次执行原子层沉积单元循环来形成主下电极层，所述原子层沉积单元循环包括：
通过将Nb前驱体供应到衬底来形成Nb化学吸附层；
向其中形成有所述Nb化学吸附层的所得结构供应Ti掺杂剂前驱体并在所述衬底的被暴露的表面中的其中没有形成所述Nb化学吸附层的部分上形成Ti掺杂剂化学吸附层；以及
向其中形成有所述Nb化学吸附层和所述Ti掺杂剂化学吸附层的所得结构供应包含氮原子的反应气体，并形成掺杂有Ti的Nb氮化物层。
23.根据权利要求21所述的方法，其中形成所述下电极包括：
在衬底上形成主下电极层，所述主下电极层包括Ti原子；
在所述主下电极层上形成初始下界面电极层，所述初始下界面电极层包括Nb氧化物层或Nb氮氧化物层；以及
在所述初始下界面电极层覆盖所述主下电极层的状态下，通过使Ti原子从所述主下电极层扩散到所述初始下界面电极层的内部中，形成包括掺杂有Ti的Nb氧化物层或掺杂有Ti的Nb氮氧化物层的下界面电极层。
24.根据权利要求21所述的方法，其中形成所述下电极包括：
在衬底上形成主下电极层，所述主下电极层包括TiN；
在所述主下电极层上形成初始下界面电极层，所述初始下界面电极层包括Nb氧化物层或Nb氮氧化物层；以及
通过对其中所述主下电极层被所述初始下界面电极层覆盖的所得结构执行热处理以使Ti原子从所述主下电极层扩散到所述初始下界面电极层的内部中，形成包括掺杂有Ti的Nb氧化物层或掺杂有Ti的Nb氮氧化物层的下界面电极层，并且
其中，在形成所述电介质层期间，所述电介质层接触所述下界面电极层。
25.根据权利要求21所述的方法，其中形成所述下电极包括：
在衬底上形成主下电极层，所述主下电极层包括TiN；以及
通过多次执行原子层沉积单元循环而在所述主下电极层上形成下界面电极层，所述下界面电极层包括所述掺杂有Ti的含Nb层，所述原子层沉积单元循环包括：
通过将Nb前驱体供应到衬底来形成Nb化学吸附层；
向其中形成有所述Nb化学吸附层的所得结构供应Ti掺杂剂前驱体，并在所述衬底的被暴露的表面的其中没有形成所述Nb化学吸附层的部分上形成Ti掺杂剂化学吸附层；以及
将包括氮原子、氧原子或以上原子的组合的反应气体供应到其中形成有所述Nb化学吸附层和所述Ti掺杂剂化学吸附层的所得结构，并形成掺杂有Ti的Nb氧化物层或掺杂有Ti的Nb氮氧化物层。
CN202010263653.4A 2019-06-11 2020-04-07 集成电路器件及其制造方法 Pending CN112071981A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0068801 2019-06-11
KR1020190068801A KR20200145871A (ko) 2019-06-11 2019-06-11 집적회로 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN112071981A true CN112071981A (zh) 2020-12-11

Family

ID=73658674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010263653.4A Pending CN112071981A (zh) 2019-06-11 2020-04-07 集成电路器件及其制造方法

Country Status (3)

Country Link
US (2) US11227912B2 (zh)
KR (1) KR20200145871A (zh)
CN (1) CN112071981A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022147982A1 (zh) * 2021-01-05 2022-07-14 长鑫存储技术有限公司 电极层、电容器及其制备方法
US20230008127A1 (en) * 2021-07-06 2023-01-12 Samsung Electronics Co., Ltd. Capacitor structure, semiconductor memory device including the same, method for fabricating the same, and method for fabricating semiconductor memory device including the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200145871A (ko) * 2019-06-11 2020-12-31 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR20220106336A (ko) * 2021-01-22 2022-07-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20230000207A (ko) * 2021-06-24 2023-01-02 삼성전자주식회사 집적회로 소자 및 그 제조 방법
CN114284270B (zh) * 2021-12-09 2024-07-12 长鑫存储技术有限公司 存储单元、存储器及其制作方法
KR20230172821A (ko) * 2022-06-16 2023-12-26 삼성전자주식회사 반도체 소자

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03157965A (ja) * 1989-11-15 1991-07-05 Nec Corp 半導体装置
KR100207467B1 (ko) * 1996-02-29 1999-07-15 윤종용 반도체 장치의 커패시터 제조 방법
KR100541551B1 (ko) * 2003-09-19 2006-01-10 삼성전자주식회사 적어도 3층의 고유전막들을 갖는 아날로그 커패시터 및그것을 제조하는 방법
JP2005197586A (ja) * 2004-01-09 2005-07-21 Shinko Electric Ind Co Ltd キャパシタの製造方法、キャパシタ内蔵基板の製造方法、キャパシタ、およびキャパシタ内蔵基板
US20080182427A1 (en) * 2007-01-26 2008-07-31 Lars Oberbeck Deposition method for transition-metal oxide based dielectric
KR20080098822A (ko) 2007-05-07 2008-11-12 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
US8945675B2 (en) 2008-05-29 2015-02-03 Asm International N.V. Methods for forming conductive titanium oxide thin films
KR101607263B1 (ko) * 2009-02-06 2016-03-30 삼성전자주식회사 유전층의 전기적 특성을 향상시킬 수 있는 반도체 소자의 제조방법
KR20110008398A (ko) * 2009-07-20 2011-01-27 삼성전자주식회사 막 구조물, 이를 포함하는 커패시터 및 그 제조 방법
US8564094B2 (en) 2009-09-09 2013-10-22 Micron Technology, Inc. Capacitors including at least two portions of a metal nitride material, methods of forming such structures, and semiconductor devices including such structures
JP2012134311A (ja) 2010-12-21 2012-07-12 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び基板処理装置
KR101720117B1 (ko) * 2011-12-14 2017-03-27 인텔 코포레이션 복수의 금속 산화물층들을 구비한 절연체 스택을 갖는 금속―절연체―금속（ｍｉｍ）커패시터
JP5882075B2 (ja) 2012-02-06 2016-03-09 東京エレクトロン株式会社 キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
EP2831260B1 (en) 2012-03-29 2018-10-17 Becton, Dickinson and Company Nucleic acids for nucleic acid amplification
US8530348B1 (en) 2012-05-29 2013-09-10 Intermolecular, Inc. Integration of non-noble DRAM electrode
US8647943B2 (en) * 2012-06-12 2014-02-11 Intermolecular, Inc. Enhanced non-noble electrode layers for DRAM capacitor cell
US8741712B2 (en) * 2012-09-18 2014-06-03 Intermolecular, Inc. Leakage reduction in DRAM MIM capacitors
US8846468B2 (en) * 2012-12-17 2014-09-30 Intermolecular, Inc. Methods to improve leakage of high K materials
US9105646B2 (en) 2012-12-31 2015-08-11 Intermolecular, Inc. Methods for reproducible flash layer deposition
KR102148338B1 (ko) * 2013-05-03 2020-08-26 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
KR102131078B1 (ko) * 2013-09-05 2020-08-06 삼성전자 주식회사 Mim 커패시터 및 이의 제조 방법, mim 커패시터를 포함하는 반도체 소자
US8969169B1 (en) * 2013-09-20 2015-03-03 Intermolecular, Inc. DRAM MIM capacitor using non-noble electrodes
US9466660B2 (en) * 2013-10-16 2016-10-11 Micron Technology, Inc. Semiconductor structures including molybdenum nitride, molybdenum oxynitride or molybdenum-based alloy material, and method of making such structures
US9178006B2 (en) * 2014-02-10 2015-11-03 Intermolecular, Inc. Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications
KR102184355B1 (ko) * 2014-09-16 2020-11-30 삼성전자주식회사 반도체 소자
US20160093625A1 (en) * 2014-09-30 2016-03-31 Intermolecular, Inc. Method to Improve DRAM Performance
US20160133691A1 (en) * 2014-11-06 2016-05-12 Intermolecular, Inc. DRAM MIMCAP Stack with MoO2 Electrode
KR102322960B1 (ko) * 2015-07-15 2021-11-05 삼성전자주식회사 반도체 소자 제조 방법
US9871044B2 (en) * 2015-11-06 2018-01-16 Micron Technology, Inc. Enhanced charge storage materials, related semiconductor memory cells and semiconductor devices, and related systems and methods
US9564310B1 (en) * 2015-11-18 2017-02-07 International Business Machines Corporation Metal-insulator-metal capacitor fabrication with unitary sputtering process
US10760959B2 (en) 2016-10-03 2020-09-01 Symbol Technologies, Llc Apparatus for and method of electro-optically reading a target in the presence of ambient light by detecting and suppressing the ambient light
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102376789B1 (ko) * 2017-11-28 2022-03-21 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
US10553673B2 (en) * 2017-12-27 2020-02-04 Micron Technology, Inc. Methods used in forming at least a portion of at least one conductive capacitor electrode of a capacitor that comprises a pair of conductive capacitor electrodes having a capacitor insulator there-between and methods of forming a capacitor
KR102449895B1 (ko) * 2018-05-18 2022-09-30 삼성전자주식회사 반도체 장치와 그 제조 방법
KR102623543B1 (ko) * 2018-05-18 2024-01-10 삼성전자주식회사 유전막을 가지는 집적회로 소자 및 그 제조 방법과 집적회로 소자 제조 장치
US20200058731A1 (en) * 2018-08-14 2020-02-20 Samsung Electronics Co., Ltd. Semiconductor device
KR102656062B1 (ko) * 2018-09-19 2024-04-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102645021B1 (ko) * 2019-03-06 2024-03-06 삼성전자주식회사 반도체 장치
KR20200145871A (ko) * 2019-06-11 2020-12-31 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022147982A1 (zh) * 2021-01-05 2022-07-14 长鑫存储技术有限公司 电极层、电容器及其制备方法
US20230008127A1 (en) * 2021-07-06 2023-01-12 Samsung Electronics Co., Ltd. Capacitor structure, semiconductor memory device including the same, method for fabricating the same, and method for fabricating semiconductor memory device including the same

Also Published As

Publication number Publication date
US20200395436A1 (en) 2020-12-17
KR20200145871A (ko) 2020-12-31
US20220123103A1 (en) 2022-04-21
US11227912B2 (en) 2022-01-18

Similar Documents

Publication Publication Date Title
CN112071981A (zh) 集成电路器件及其制造方法
US7163859B2 (en) Method of manufacturing capacitors for semiconductor devices
US8343844B2 (en) Method for manufacturing capacitor of semiconductor device and capacitor of semiconductor device manufactured thereby
US7420237B2 (en) Capacitor element
US12009387B2 (en) Integrated circuit device and method of manufacturing the same
US7820507B2 (en) Semiconductor device and method for fabricating the same
CN110752202A (zh) 半导体器件
US11875992B2 (en) Semiconductor devices including a support pattern on a lower electrode structure
US7029983B2 (en) Methods of forming MIM type capacitors by forming upper and lower electrode layers in a recess that exposes a source/drain region of a transistor and MIM capacitors so formed
TWI835328B (zh) 積體電路裝置
US20240008254A1 (en) Semiconductor device
KR100799127B1 (ko) 반구형 그레인이 형성된 기둥 형태의 하부전극을 구비한캐패시터 및 그의 제조 방법
US20240234485A1 (en) Integrated circuit device and method of manufacturing the same
TWI847700B (zh) 半導體裝置
US20230380141A1 (en) Semiconductor devices
US11804518B2 (en) Semiconductor device and method of manufacturing the same
US20230320075A1 (en) Integrated circuit device
US20230200054A1 (en) Integrated circuit device
KR20230112049A (ko) 커패시터, 이를 포함하는 반도체 장치. 및 커패시터 제조 방법
KR20240005530A (ko) 집적회로 소자 및 이의 제조 방법
CN117998841A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination