CN112068630A - 一种快速响应的数字低压差稳压器 - Google Patents

一种快速响应的数字低压差稳压器 Download PDF

Info

Publication number
CN112068630A
CN112068630A CN202011078088.0A CN202011078088A CN112068630A CN 112068630 A CN112068630 A CN 112068630A CN 202011078088 A CN202011078088 A CN 202011078088A CN 112068630 A CN112068630 A CN 112068630A
Authority
CN
China
Prior art keywords
voltage
comparator
output end
gate
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011078088.0A
Other languages
English (en)
Other versions
CN112068630B (zh
Inventor
陈睿鹏
周绍林
吴朝晖
李斌
黄沫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN202011078088.0A priority Critical patent/CN112068630B/zh
Publication of CN112068630A publication Critical patent/CN112068630A/zh
Application granted granted Critical
Publication of CN112068630B publication Critical patent/CN112068630B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明公开了一种快速响应的数字低压差稳压器，涉及新一代信息技术。针对现有技术中瞬态响应问题提出本方案，包括：粗调节移位寄存器、粗调PMOS功率管阵列、细调节移位寄存器、细调PMOS功率管阵列、电压死区逻辑单元、第一比较器、电流缓冲器以及带有开关补偿电阻的高通网络；以及对应组成的粗调节数字环路、细调节数字环路和增强型模拟辅助环路。优点在于，在低工作电压中实现快速的瞬态响应。在瞬态响应中，增强型模拟辅助环路可以抽取更多粗调PMOS功率管阵列的栅极电容上的电荷，降低栅极电压，获得更多的瞬态补偿电流，防止输出电压出现大的过冲和下冲。稳定状态下，来自粗调PMOS功率管阵列和细调PMOS功率管阵列的漏极电流之和与负载电流相匹配。

Description

一种快速响应的数字低压差稳压器
技术领域
本发明涉及一种数字稳压器，尤其涉及一种快速响应的数字低压差稳压器。
背景技术
低压差线性稳压器(LDO)在现代IC设计中发挥着举足轻重的作用，系统的低噪声和稳定的电压调节能力需要LDO作为支撑。最近，完全集成的LDO被广泛用于现代SoC中，以向不同的功能模块分配不同的电压。当电源电压下降至近阈值电压水平时，传统的模拟LDO(ALDO)的性能将下降，这是由于ALDO里的模拟误差放大器难以实现高环路增益。而近年提出的数字LDO(DLDO)能够更好的工作在低的电源电压下，此外，较好的工艺可迁移性、良好的系统稳定性和不错的PVT抗干扰性使它们更适合细粒度的电源管理系统设计。
DLDO主要由时钟比较器，数字控制器和PMOS开关阵列组成。在传统的DLDO中，如图1所示，数字控制器是一组串行的移位寄存器。PMOS开关阵列的栅极电压由来自移位寄存器并行输出的温度计型编码调节。但是，为了实现快速响应，需要使用较高频的时钟，而这会导致DLDO的功耗增加。为了应对这个速度与功耗的折衷，有学者提出了一种具有多位ADC的控制方案，如图2所示。然而，在电流负载变化和第一个工作时钟上升沿的时间间隔内(ΔtD)，该方案的控制器仍然处于非工作状态，如图3所示。在最坏的情况下，会导致大约一个时钟周期间隔的非工作状态。为了解决这个问题，有学者提出一种混合型LDO，如图4所示，其中的模拟部分无需数字控制器即可异步检测负载的跳变。但是，该方案的模拟部分在低电源电压下无法正常工作，影响了整体的性能。为了保持DLDO在低电源电压下工作，有学者在DLDO中添加了一个无源模拟辅助环路，如图5所示，该方案将无源高通滤波器插入环路中(RCCC)，以快速检测输出电压的瞬态跳变，从而改善了速度和功耗之间的权衡。但是，该无源模拟辅助环路仅具有较小的环路增益(<1)，而且使用了较大的电容(>100pF)，在改善瞬态响应和减小芯片面积方面仍有较大的提升空间。
发明内容
本发明目的在于提供一种快速响应的数字低压差稳压器，以解决上述现有技术存在的问题。
本发明所述的一种快速响应的数字低压差稳压器，包括：粗调节移位寄存器、粗调PMOS功率管阵列、细调节移位寄存器、细调PMOS功率管阵列、电压死区逻辑单元、第一比较器、电流缓冲器以及带有开关补偿电阻的高通网络；
所述粗调节移位寄存器的输出端连接粗调PMOS功率管阵列的输入端，粗调PMOS功率管阵列输出端为电压输出端，电压输出端反馈至所述电压死区逻辑单元的输入端和所述第一比较器的输入端，电压死区逻辑单元的输出端与时钟信号通过与门接入所述粗调节移位寄存器的时钟输入端，第一比较器的输出端接入所述粗调节移位寄存器的信号选择端，形成粗调节数字环路；输出电压处于电压死区外时，第一比较器激活粗调节数字环路；
所述细调节移位寄存器的输出端连接细调PMOS功率管阵列的输入端，细调PMOS功率管阵列输出端并入电压输出端，电压死区逻辑单元的输出端与时钟信号通过或门接入所述细调节移位寄存器的时钟输入端，第一比较器的输出端接入所述细调节移位寄存器的信号选择端，形成细调节数字环路；输出电压处于电压死区内时，第一比较器激活细调节数字环路；
所述的电流缓冲器前置一电容后连接所述粗调PMOS功率管阵列中的反相器电流输出端，所述的电流缓冲器后置另一电容后连接电压输出端，形成增强型模拟辅助环路；
所述的电压死区逻辑单元在高参考电压和低参考电压之间产生一个电压死区；当输入电压超出所述电压死区时输出高电平，使能时钟信号激活粗调节数字环路；输出电压处于电压死区内时输出低电平，关闭粗调节数字环路，使能时钟信号激活细调节数字环路；
所述高通网络并入电流缓冲器的电流输入端与地之间。
本发明所述的一种快速响应的数字低压差稳压器，其优点在于，在低工作电压中实现快速的瞬态响应。可以抽取更多粗调PMOS功率管阵列的栅极电容上的电荷，降低栅极电压，获得更多的瞬态补偿电流，防止输出电压出现大的过冲和下冲。稳定状态下，来自粗调PMOS功率管阵列和细调PMOS功率管阵列的漏极电流之和与负载电流相匹配。
所述的开关补偿电阻并入所述粗调PMOS功率管阵列中的反相器电流输出端与地之间，开关端受电流缓冲器控制；当电流缓冲器前端电压低于阈值时，控制开关补偿电阻断开。在增强型模拟辅助环路中采用由开关补偿电阻构成的高通网络，使得在瞬态响应中的高通网络获得更大的时间常数，延长该环路的工作时间，防止输出电压出现二次下冲。
所述电压死区逻辑单元包括第二比较器、第三比较器、异或门、与门和或门；所述第二比较器同相输入端与第三比较器反相输入端共点后连接电压输出端，第二比较器的反相输入端连接高参考电压，第三比较器的同相输入端连接低参考电压，第二比较器和第三比较器的输出端分别输入至所述异或门，异或门输出端连接所述与门第二输入端和所述或门第一输入端，与门第一输入端和或门第二输入端共点后，与第二比较器及第三比较器的时钟输入端一起接入外部时钟信号，与门输出端连接所述粗调节移位寄存器的时钟信号输入端，或门输出端连接所述细调节移位寄存器的时钟信号输入端。目的在于提供一种电压死区逻辑单元具体的实现方式。
附图说明
图1是传统DLDO的结构示意图。
图2是现有技术中ADC检测型DLDO的结构示意图。
图3是现有技术中ADC检测型DLDO的时序图。
图4是现有技术中混合型LDO的结构示意图。
图5是现有技术中无源模拟辅助环路DLDO的结构示意图。
图6是本发明所述数字低压差稳压器的结构示意图。
图7是本发明所述数字低压差稳压器的时序图。
图8是本发明电流缓冲器的结构示意图。
图9各种架构DLDO瞬态仿真对比示意图；
图10是图9中下冲处的局部放大示意图。
具体实施方式
如图6所示，本发明所述的一种快速响应的数字低压差稳压器包括：粗调节移位寄存器SR_Coarse、粗调PMOS功率管阵列Nx、细调节移位寄存器SR_Fine、细调PMOS功率管阵列Mx、电压死区逻辑单元、第一比较器CMP1、电流缓冲器CB以及开关补偿电阻SCR。
所述粗调节移位寄存器SR_Coarse的输出端连接粗调PMOS功率管阵列Nx的输入端，粗调PMOS功率管阵列Nx输出端为电压输出端VOUT，电压输出端VOUT反馈至所述电压死区逻辑单元的输入端和第一比较器CMP1的输入端，电压死区逻辑单元的一个输出端CLK_C接入所述粗调节移位寄存器SR_Coarse的时钟输入端，第一比较器CMP1的输出端接入所述粗调节移位寄存器SR_Coarse的信号选择端，形成粗调节数字环路。
所述细调节移位寄存器SR_Fine的输出端连接细调PMOS功率管阵列Mx的输入端，细调PMOS功率管阵列Mx输出端并入电压输出端VOUT，电压死区逻辑单元的另一个输出端CLK_F接入所述细调节移位寄存器SR_Fine的时钟输入端，第一比较器CMP1的输出端接入所述细调节移位寄存器SR_Fine的信号选择端，形成细调节数字环路。
所述的电流缓冲器CB前置一电容CC后连接粗调PMOS功率管阵列Nx中的反相器电流输出端，所述的电流缓冲器CB后置另一电容CF后连接电压输出端Vout，形成增强型模拟辅助环路。所述电流缓冲器CB的具体结构如图8所示。
所述的电压死区逻辑单元在高参考电压VH和低参考电压之间VL产生一个电压死区；当输入电压超出所述电压死区时输出高电平，使能时钟信号CLK_C激活粗调节数字环路；输出电压处于电压死区内时输出低电平，关闭粗调节数字环路，使能时钟信号CLK_F激活细调节数字环路。
还包括开关补偿电阻SCR，所述的开关补偿电阻SCR并入所述粗调PMOS功率管阵列Nx中的反相器电流输出端与地之间，开关端受电流缓冲器CB控制，使所述增强型模拟辅助环路获得更优异的瞬态性能。当电流缓冲器CB前端电压低于阈值时，控制开关补偿电阻SCR断开。所述的开关补偿电阻SCR包括串联的电阻RC和开关K1。
所述电压死区逻辑单元包括第二比较器CMP2、第三比较器CMP3、异或门、与门和或门。所述第二比较器CMP2同相输入端与第三比较器CMP3反相输入端共点后连接电压输出端VOUT，第二比较器CMP2的反相输入端连接高参考电压VH，第三比较器CMP3的同相输入端连接低参考电压VL，第二比较器CMP2和第三比较器CMP3的输出端分别输入至所述异或门，异或门输出端连接所述与门第二输入端和或门第一输入端，与门第一输入端和或门第二输入端共点后，与第二比较器及第三比较器的时钟输入端一起接入外部时钟信号CLK，与门输出端连接所述粗调节移位寄存器SR_Coarse的时钟信号输入端，或门输出端连接所述细调节移位寄存器SR_Fine的时钟信号输入端
第一比较器CMP1、二比较器CMP2和第三比较器CMP3组成输出电压判定模块。
本发明所述的一种快速响应的数字低压差稳压器工作原理如下：
采用电流缓冲器CB和开关补偿电阻SCR来构建增强型模拟辅助环路，从而最大程度地提升瞬态性能。此外，在数字控制模块中使用了粗调细调结合的方法，以加快输出电压的恢复速度。
如图7所示，输出电压判定模块控制着粗调节数字环路和细调节数字环路：第一比较器CMP1用于判断移位寄存器的方向。第二比较器CMP2和第三比较器CMP3协同工作，用于在低参考电压VL和高参考电压VH之间产生一个电压死区。当VOUT超出电压死区时，粗调节数字环路被激活，输出的编码Code在粗调节数字环路的控制下，上升的阶梯较大。当VOUT处于电压死区内时，细调节数字环路被激活，输出的编码Code在细调节数字环路的控制下，上升的阶梯较小。稳定状态下，来自粗调PMOS功率管阵列和细调PMOS功率管阵列的漏极电流之和与负载电流ILOAD相匹配。
在增强型模拟辅助环路中，电容CF与电压输出端VOUT耦合，检测电压输出端VOUT的瞬态变化。电流缓冲器CB用于处理所述电压输出端VOUT的瞬态变化：当负载电流ILOAD出现瞬态跳变时，需要通过从耦合电容CF流出的电流IF来对负载电流ILOAD进行补偿。电流缓冲器CB将补偿电流IF放大到IB。然后，通过高通网络和反向器的NMOS管MN，将IB注入到粗调节PMOS功率管阵列的栅极VG。从而通过快速的模拟反馈调节，增加粗调节PMOS功率管阵列NX的补偿电流，防止出现大的VOUT过冲或下冲。如图7所示，在增强型模拟辅助环路中采用电流缓冲器CB后，即曲线E-AA(CB)，相比于传统的模拟辅助环路曲线AA，电压输出端VOUT的电压变化量明显减少。
高通网络由开关补偿电阻SCR进行改进实现。当负载电流ILOAD从小电流跳变到大电流时，电流缓冲器CB的输出电压VB下降到逻辑阈值电平VM以下，通过控制信号SW控制开关K1打开，使电阻RC与电容CC断开连接。从而使该高通网络产生较大的时间常数τ，以保持较低且平坦的VSSB值。如图7所示，在增强型模拟辅助环路中采用电流缓冲器和开关补偿电阻后形成曲线E-AA(CB+SCR)，可见得到了更大的补偿电流，使输出电压的变化量进一步减小。
如图9、图10所示，分别对比了四种架构瞬态仿真结果，包括：1、传统的数字低压差稳压器，对应曲线Convention；2、无源模拟辅助数字低压差稳压器，对应曲线AA；3、具有电流缓冲器的增强型模拟辅助数字低压差稳压器，对应曲线E-AA(CB)、4、具有电流缓冲器和开关补偿电阻的增强型模拟辅助数字低压差稳压器，对应曲线E-AA(CB+SCR)。该仿真实验是在VIN＝0.6V，VREF＝0.5V，ΔILOAD＝5mA的条件下进行，其中电流的上升和下降的边沿时间为3.8ns。为本发明所述数字低压差稳压器的瞬态仿真结果输出电压仅产生16.4mV下冲和35mV的过冲，说明具有明显优越的瞬态性能。
对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。

Claims (3)

1.一种快速响应的数字低压差稳压器，其特征在于，包括：粗调节移位寄存器、粗调PMOS功率管阵列、细调节移位寄存器、细调PMOS功率管阵列、电压死区逻辑单元、第一比较器、电流缓冲器以及带有开关补偿电阻的高通网络；
所述粗调节移位寄存器的输出端连接粗调PMOS功率管阵列的输入端，粗调PMOS功率管阵列输出端为电压输出端，电压输出端反馈至所述电压死区逻辑单元的输入端和所述第一比较器的输入端，电压死区逻辑单元的输出端与时钟信号通过与门接入所述粗调节移位寄存器的时钟输入端，第一比较器的输出端接入所述粗调节移位寄存器的信号选择端，形成粗调节数字环路；输出电压处于电压死区外时，第一比较器激活粗调节数字环路；
所述细调节移位寄存器的输出端连接细调PMOS功率管阵列的输入端，细调PMOS功率管阵列输出端并入电压输出端，电压死区逻辑单元的输出端与时钟信号通过或门接入所述细调节移位寄存器的时钟输入端，第一比较器的输出端接入所述细调节移位寄存器的信号选择端，形成细调节数字环路；输出电压处于电压死区内时，第一比较器激活细调节数字环路；
所述的电流缓冲器前置一电容后连接所述粗调PMOS功率管阵列中的反相器电流输出端，所述的电流缓冲器后置另一电容后连接电压输出端，形成增强型模拟辅助环路；
所述的电压死区逻辑单元在高参考电压和低参考电压之间产生一个电压死区；当输入电压超出所述电压死区时输出高电平，使能时钟信号激活粗调节数字环路；输出电压处于电压死区内时输出低电平，关闭粗调节数字环路，使能时钟信号激活细调节数字环路；
所述高通网络并入电流缓冲器的电流输入端与地之间。
2.根据权利要求1所述快速响应的数字低压差稳压器，其特征在于，所述的开关补偿电阻并入所述粗调PMOS功率管阵列中的反相器电流输出端与地之间，开关端受电流缓冲器控制；当电流缓冲器前端电压低于阈值时，控制开关补偿电阻断开。
3.根据权利要求1所述快速响应的数字低压差稳压器，其特征在于，所述电压死区逻辑单元包括第二比较器、第三比较器、异或门、与门和或门；所述第二比较器同相输入端与第三比较器反相输入端共点后连接电压输出端，第二比较器的反相输入端连接高参考电压，第三比较器的同相输入端连接低参考电压，第二比较器和第三比较器的输出端分别输入至所述异或门，异或门输出端连接所述与门第二输入端和所述或门第一输入端，与门第一输入端和或门第二输入端共点后，与第二比较器及第三比较器的时钟输入端一起接入外部时钟信号，与门输出端连接所述粗调节移位寄存器的时钟信号输入端，或门输出端连接所述细调节移位寄存器的时钟信号输入端。
CN202011078088.0A 2020-10-10 2020-10-10 一种快速响应的数字低压差稳压器 Active CN112068630B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011078088.0A CN112068630B (zh) 2020-10-10 2020-10-10 一种快速响应的数字低压差稳压器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011078088.0A CN112068630B (zh) 2020-10-10 2020-10-10 一种快速响应的数字低压差稳压器

Publications (2)

Publication Number Publication Date
CN112068630A true CN112068630A (zh) 2020-12-11
CN112068630B CN112068630B (zh) 2021-04-20

Family

ID=73654991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011078088.0A Active CN112068630B (zh) 2020-10-10 2020-10-10 一种快速响应的数字低压差稳压器

Country Status (1)

Country Link
CN (1) CN112068630B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113359915A (zh) * 2021-02-24 2021-09-07 歌尔微电子股份有限公司 一种低压差线性稳压电路、芯片及电子设备
CN113885633A (zh) * 2021-11-02 2022-01-04 中微半导体(深圳)股份有限公司 一种低压差nmos型稳压器及迟滞控制方法
CN114253331A (zh) * 2021-12-06 2022-03-29 宁波大学 一种瞬态增强的数字ldo电路
CN114895740A (zh) * 2022-05-31 2022-08-12 上海大学 一种双环路无电容数字低压差线性稳压器
CN115268541A (zh) * 2022-05-11 2022-11-01 南京邮电大学 用于数字低压差线性稳压器的模拟相位补偿系统
US11709515B1 (en) 2021-07-29 2023-07-25 Dialog Semiconductor (Uk) Limited Voltage regulator with n-type power switch
EP4242780A1 (en) * 2022-03-10 2023-09-13 Samsung Electronics Co., Ltd. Hybrid ldo regulator including analog ldo regulator and digital ldo regulator

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106774587A (zh) * 2016-12-05 2017-05-31 清华大学 一种低压差线性稳压器
US20180128878A1 (en) * 2014-07-18 2018-05-10 Intel Corporation Apparatus and method to debug a voltage regulator
CN109597455A (zh) * 2018-11-22 2019-04-09 西安电子科技大学 一种数字低压差稳压器
CN110311555A (zh) * 2019-05-30 2019-10-08 芯创智（北京）微电子有限公司 一种数字积分差分型低压线性稳压器及其控制方法
CN111162675A (zh) * 2020-02-13 2020-05-15 广州大学 一种含有主辅结构的降压型直流电压转换电路
CN111208858A (zh) * 2020-01-15 2020-05-29 西安电子科技大学 一种数字低压差稳压器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180128878A1 (en) * 2014-07-18 2018-05-10 Intel Corporation Apparatus and method to debug a voltage regulator
CN106774587A (zh) * 2016-12-05 2017-05-31 清华大学 一种低压差线性稳压器
CN109597455A (zh) * 2018-11-22 2019-04-09 西安电子科技大学 一种数字低压差稳压器
CN110311555A (zh) * 2019-05-30 2019-10-08 芯创智（北京）微电子有限公司 一种数字积分差分型低压线性稳压器及其控制方法
CN111208858A (zh) * 2020-01-15 2020-05-29 西安电子科技大学 一种数字低压差稳压器
CN111162675A (zh) * 2020-02-13 2020-05-15 广州大学 一种含有主辅结构的降压型直流电压转换电路

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113359915A (zh) * 2021-02-24 2021-09-07 歌尔微电子股份有限公司 一种低压差线性稳压电路、芯片及电子设备
US11709515B1 (en) 2021-07-29 2023-07-25 Dialog Semiconductor (Uk) Limited Voltage regulator with n-type power switch
CN113885633A (zh) * 2021-11-02 2022-01-04 中微半导体(深圳)股份有限公司 一种低压差nmos型稳压器及迟滞控制方法
CN114253331A (zh) * 2021-12-06 2022-03-29 宁波大学 一种瞬态增强的数字ldo电路
CN114253331B (zh) * 2021-12-06 2023-02-14 宁波大学 一种瞬态增强的数字ldo电路
EP4242780A1 (en) * 2022-03-10 2023-09-13 Samsung Electronics Co., Ltd. Hybrid ldo regulator including analog ldo regulator and digital ldo regulator
CN115268541A (zh) * 2022-05-11 2022-11-01 南京邮电大学 用于数字低压差线性稳压器的模拟相位补偿系统
CN115268541B (zh) * 2022-05-11 2023-07-07 南京邮电大学 用于数字低压差线性稳压器的模拟相位补偿系统
CN114895740A (zh) * 2022-05-31 2022-08-12 上海大学 一种双环路无电容数字低压差线性稳压器
CN114895740B (zh) * 2022-05-31 2022-12-20 上海大学 一种双环路无电容数字低压差线性稳压器

Also Published As

Publication number Publication date
CN112068630B (zh) 2021-04-20

Similar Documents

Publication Publication Date Title
CN112068630B (zh) 一种快速响应的数字低压差稳压器
CN110045774B (zh) 一种快速瞬态响应的数字ldo电路
KR101083949B1 (ko) 스위칭 레귤레이터
US20190064862A1 (en) Low-dropout regulators
US8841893B2 (en) Dual-loop voltage regulator architecture with high DC accuracy and fast response time
EP1508078B1 (en) Voltage regulator with dynamically boosted bias current
CN111208858B (zh) 一种数字低压差稳压器
US7705573B2 (en) Constant voltage circuit
US20090237048A1 (en) Power management circuit and method of frequency compensation thereof
CN113760031B (zh) 一种低静态电流nmos型全集成ldo电路
US11822360B2 (en) High-speed low-impedance boosting low-dropout regulator
CN104007311A (zh) 检测器电路
CN113760029A (zh) 一种基于全mos基准源的新型低压差线性稳压器
KR20010057487A (ko) 이중 내부전압 발생장치
CN215642444U (zh) 一种低静态电流nmos型全集成ldo电路
CN114356008A (zh) 一种低压差线性稳压器
KR102227203B1 (ko) Sr 래치 스위치를 이용한 ldo 레귤레이터
KR20050028876A (ko) 전원 장치 및 이를 구비하는 전자 기기
CN113377152B (zh) 一种快速响应无外接电容型线性稳压器
CN115001274A (zh) 输入输出共同调制的自适应斜坡电压型脉冲宽度控制buck转换器
CN117280294A (zh) 一种用于ldo的辅助电路、芯片系统及设备
CN114253331B (zh) 一种瞬态增强的数字ldo电路
KR102190490B1 (ko) Sar 기반의 디지털 ldo 레귤레이터
CN117631735A (zh) 一种模拟数字双环ldo电路
Xin et al. A fully integrated fast transient response digital low-dropout regulator with built-in sampling clock

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant