CN111162675A - 一种含有主辅结构的降压型直流电压转换电路 - Google Patents

一种含有主辅结构的降压型直流电压转换电路 Download PDF

Info

Publication number
CN111162675A
CN111162675A CN202010094631.XA CN202010094631A CN111162675A CN 111162675 A CN111162675 A CN 111162675A CN 202010094631 A CN202010094631 A CN 202010094631A CN 111162675 A CN111162675 A CN 111162675A
Authority
CN
China
Prior art keywords
latch
signal
voltage
module
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010094631.XA
Other languages
English (en)
Inventor
曾衍瀚
植浩昌
周威
杨敬慈
林奕涵
李锦韬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou University
Original Assignee
Guangzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou University filed Critical Guangzhou University
Priority to CN202010094631.XA priority Critical patent/CN111162675A/zh
Publication of CN111162675A publication Critical patent/CN111162675A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供了一种应用于电路系统中的含有主辅结构的降压型直流电压转换电路，用于将所述电路系统的输入电压降压为特定的电压并输出到负载，其包括：输出电流到负载的主结构——开关电源模块、辅结构——低压差线性稳压模块，还有用于产生预设电压值的基准电压的电压基准模块以及用于提供时钟信号的时钟模块，其辅结构——低压差线性稳压模块在高负载模式下与主结构——开关电源模块同时向负载输出电流，在预设的瞬态模式下输出与负载突变趋势有相同趋势的瞬间电流，能使电路系统达到快速稳态。

Description

一种含有主辅结构的降压型直流电压转换电路
技术领域
本发明涉及集成电路领域，尤其涉及一种含有主辅结构的降压型直流电压转换电路。
背景技术
随着智能手表、智能手机等便携式设备的普及，对能够高效提供大负载电流的DC-DC变换器等高性能电源管理变换器提出了迫切的需求。电流型DC-DC变换器以其补偿简单、带宽相对较高、内部电流保护等优点，越来越受到人们的青睐。
然而，由于低带宽和大补偿电容，瞬态响应受到限制。另外，由于能耗固定不变，DC-DC变换器轻载时的效率总是不如高载时，现有的典型的快速瞬变方法是在瞬变期间提高环路增益或放大器的转换速率。但是现有技术中，当出现不稳定响应时，暂态电压变化大，DC-DC变换器稳定性低。
发明内容
基于此，本发明提供了一种含有主辅结构的降压型直流电压转换电路，具有快速稳态的优点。
第一方面，本发明实施例提供了一种含有主辅结构的降压型直流电压转换电路，应用于电路系统中，用于将所述电路系统的输入电压降压为特定的电压并输出到负载，其特征在于，包括：开关电源模块、低压差线性稳压模块、电压基准模块以及时钟模块；
所述开关电源模块，与负载连接，用于为负载提供负载电流；
所述低压差线性稳压模块，其输出端与所述开关电源模块连接，其输出端在预设的常规模式下不输出电流，在预设的高负载模式下输出负载电流中高于第一预设阈值部分的电流，在预设的瞬态模式下输出与负载突变趋势有相同趋势的瞬间电流，在预设的低负载模式下输出全部的负载电流；
所述电压基准模块，其输出端分别与所述低压差线性稳压模块的基准电压输入端以及所述电压基准模块的基准电压输入端连接，其用于产生预设电压值的基准电压VREF；
所述时钟模块，其输出端分别与所述低压差线性稳压模块的时钟信号输入端以及所述电压基准模块的时钟信号输入端连接，其用于分别为所述低压差线性稳压模块以及所述电压基准模块提供各自所需的时钟信号CLK。
相对于现有技术，本发明实施例的有益效果如下：
应用于电路系统中的所述降压型直流电压转换电路，用于将所述电路系统的输入电压降压为特定的电压并输出到负载，其包括：输出电流到负载的主结构——开关电源模块、辅结构——低压差线性稳压模块，还有用于产生预设电压值的基准电压VREF的电压基准模块以及用于分别为所述低压差线性稳压模块以及所述开关电源模块提供各自所需的时钟信号CLK的时钟模块，其辅结构——低压差线性稳压模块在高负载模式下与主结构——开关电源模块同时向负载输出电流，在预设的瞬态模式下输出与负载突变趋势有相同趋势的瞬间电流，能使电路系统达到快速稳态，在预设的低负载模式下输出全部的负载电流，可以避免主结构在低负载模式下向负载输出电流时有部分电流流入地，造成功率浪费，使用了主辅结构的降压型直流电压转换电路，不需要增加外部器件，面积成本低。
作为上述方案的改进，所述开关电源模块，包括第一电阻R1、第二电阻R2、第一电容COUT、等效串联电阻ESR、第一电感L0、功率管M1、功率管M2、第一电源、第一运算放大器、RC串联电路、第一比较器、第三电阻RSEN、第一SR锁存器、第一与门、死区产生以及驱动电路、斜坡补偿电路以及电流感应电路；
所述第一电阻R1的第一端与所述第二电阻R2的第一端连接，所述第二电阻R2的第二端接地，所述第一电阻R1的第二端、所述第一电容COUT的第一端、所述第一电感L0的第一端共同连接所述负载的输入端，所述第一电容COUT的第二端与所述等效串联电阻ESR的第一端连接，所述等效串联电阻ESR的第二端接地，所述第一电感L0的第二端、M1的源极以及M2的漏极共同连接，M2的源极接地，M1的漏极与所述第一电源连接，所述第一运算放大器的同相输入端通过所述开关电源模块的基准电压输入端输入所述基准电压VREF，所述第一运算放大器的反相输入端与所述第二电阻R2的第一端连接，所述第一运算放大器的输出端与所述第一比较器的反相输入端以及所述RC串联电路的第一端连接，所述RC串联电路的第二端接地，所述第一比较器的同相输入端与所述第三电阻RSEN的第一端连接，所述第三电阻RSEN的第二端接地，所述第一比较器的输出端与所述第一SR锁存器的R端连接，所述第一SR锁存器的S端通过所述开关电源模块的时钟信号输入端输入时钟信号CLK，所述第一SR锁存器的Q端与所述第一与门的第一输入端连接，所述第一与门的第二输入端输入第一信号LightLoad取反后的信号，所述第一与门的输出端与所述死区产生以及驱动电路的输入端连接，所述死区产生以及驱动电路的第一输出端与M1的栅极连接，所述死区产生以及驱动电路的第二输出端与M2的栅极连接，所述斜坡补偿电路的输入端与所述第一电阻R1的第二端连接，所述斜坡补偿电路的输出端与所述电流感应电路的输出端共同连接于所述第三电阻RSEN的第一端，所述电流感应电路的输入端与M2的漏极连接；其中，所述第一信号LightLoad，由所述低压差线性稳压模块产生，其在所述电路系统处于所述低负载模式时置为高。
作为上述方案的改进，所述低压差线性稳压模块的输出端、所述第一电阻R1的第二端以及所述负载的输入端连接，所述低压差线性稳压模块的反馈电压输入端与所述第一电阻R1的第一端连接，所述低压差线性稳压模块的开关节点VSW与M2的漏极连接。
作为上述方案的改进，所述低压差线性稳压模块，包括开关阵列以及协同感应电路；
所述开关阵列，包括32个电流单元，所述开关阵列的信号输入端与所述协同感应电路的信号输出端连接，其输出端为所述低压差线性稳压模块的输出端；
所述协同感应电路，其反馈电压输入端为所述低压差线性稳压模块的反馈电压输入端，其开关节点VSW为所述低压差线性稳压模块的开关节点VSW，其用于检测和锁存所述电路系统的运行模式，并根据检测结果，向所述开关阵列输出对应的信号；其中所述运行模式，包括：所述常规模式、所述高负载模式、所述瞬态模式以及所述低负载模式。
作为上述方案的改进，所述协同感应电路，包括：若干个比较器、第二SR锁存器、第三SR锁存器、第四SR锁存器、第五SR锁存器、第六SR锁存器、D锁存器以及移位寄存器；
所述若干个比较器的输出端，与所述第二SR锁存器、第三SR锁存器、第四SR锁存器、第五SR锁存器、第六SR锁存器以及D锁存器连接，所述若干个比较器用于根据所述反馈电压输入端接收到的信号以及所述开关节点VSW接收到的信号，通过输出端输出对应的信号，包括当所述低压差线性稳压模块的输出电压小于预设的下阈值基准电压时对应的第二信号Under_VL、当所述低压差线性稳压模块的输出电压大于预设的上阈值基准电压时对应的第三信号Over_VH、当所述负载电流大于所述第一预设阈值时对应的第四信号Over_EN以及当所述负载电流小于第二预设阈值时对应的第五信号Light_EN；
所述第二SR锁存器，用于锁存所述低压差线性稳压模块的输出状态，并向所述移位寄存器输出对应的信号；
所述第三SR锁存器与所述第四SR锁存器，用于锁存所述电路系统是否进入所述低负载模式，并向所述移位寄存器输出对应的信号；
所述第五SR锁存器与所述第六SR锁存器，用于锁存所述电路系统的所述瞬态模式的进行阶段，并向所述移位寄存器输出对应的信号；
所述D锁存器用于锁存所述电路系统是否进入所述高负载模式，并向所述移位寄存器输出对应的信号；
所述移位寄存器，用于根据接收到的信号，输出用于控制所述开关阵列中的电流单元的导通或关断的32位电平信号；其中，所述32位电平信号，包括最低位电平信号以及最高位电平信号，当所述最低位电平信号为低时，所述低压差线性稳压模块的输出端不输出电流。
作为上述方案的改进，所述协同感应电路，还包括第一或门、第二与门、第三与门、第四与门、第二运算放大器、RC积分电路以及第二电源；
所述第二运算放大器的反相输入端与所述反馈电压输入端连接，所述第二运算放大器的同相输入端与所述RC积分电路的输出端连接，所述RC积分电路的输入端与所述反馈电压输入端连接，所述第二运算放大器的输出端与所述第五SR锁存器的R端连接，所述第二运算放大器的输出端取反后与所述第六SR锁存器的R端连接，所述第五SR锁存器的S端用于接收所述第二信号Under_VL，所述第五SR锁存器的Q端输出下冲瞬态信号EN_Lt，所述第六SR锁存器的S端用于接收所述第三信号Over_VH，所述第六SR锁存器的Q端输出上冲瞬态信号EN_Ht，所述第五SR锁存器的Q端与所述第六SR锁存器的Q端还分别输入所述第一或门的第一输入端和第二输入端，所述第一或门的输出端输出瞬态模式信号Tran_EN，所述第二与门的第一输入端用于接收所述上冲瞬态信号EN_Ht，所述第二与门的第二输入端用于接收所述最高位电平信号取反后的信号，所述第二与门的输出端与所述第二SR锁存器的S端连接，所述第二SR锁存器的R端用于接收所述最高位电平信号取反后的信号，所述第二SR锁存器的Q端输出CTRL信号，所述第三与门的第一输入端用于接收所述瞬态模式信号Tran_EN，所述第三与门的第二输入端用于接收所述最高位电平信号取反后的信号，所述第三与门的输出端与所述第三SR锁存器的R端连接，所述第三SR锁存器的S端用于接收所述最高位电平信号取反后的信号，所述第三SR锁存器的Q端与所述第四与门的第一端连接，所述第四与门的第二端用于输入所述第五信号Light_EN，所述第四与门的输出端与所述第四SR锁存器的S端连接，所述第四SR锁存器的R端用于输入所述瞬态模式信号Tran_EN，所述第四SR锁存器的Q端用于输出所述低负载模式对应的第一信号LightLoad，所述D锁存器的D端与所述第二电源连接，所述D锁存器的时钟信号输入端Clk用于接收所述第四信号Over_EN，所述D锁存器的Reset端用于接收所述瞬态模式信号Tran_EN，所述D锁存器的Q端输出所述高负载模式对应的第六信号OverLoad。
作为上述方案的改进，所述协同感应电路，还包括电荷泵以及电平移位器；
所述电荷泵，其输入端与外部电源连接，其输出端与所述电平移位器连接；
所述电平移位器，其一个输入端与所述移位寄存器的一个输出端连接，其一个输出端与一个所述电流单元连接，其输出端输出电流单元控制信号EN。
作为上述方案的改进，所述第一信号LightLoad，还通过所述协同感应电路的控制端输出，所述控制端，与功率管M3的栅极连接，功率管M3的源极与所述开关节点VSW以及所述电流感应电路的输入端共同连接，功率管M3的漏极与所述第一电感L0的第一端连接。
作为上述方案的改进，一个所述电流单元，包括一个单刀双掷开关和两个NMOS管，所述单刀双掷开关的常开端和常闭端分别连接到两个NMOS管的栅极。
作为上述方案的改进，所述时钟模块，为双环反馈结构。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的含有主辅结构的降压型直流电压转换电路结构示意图；
图2是本发明实施例提供的电路系统各模式切换的时序图；
图3是本发明实施例提供的协同感应电路部分结构示意图；
图4是本发明实施例提供的低压差线性稳压模块部分结构示意图；
图5是本发明实施例提供的电流单元结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明第一实施例提供了一种含有主辅结构的降压型直流电压转换电路，应用于电路系统中，用于将所述电路系统的输入电压降压为特定的电压并输出到负载，包括：开关电源模块、低压差线性稳压模块、电压基准模块以及时钟模块；
所述开关电源模块，与负载连接，用于为负载提供负载电流；
在本发明实施例中，所述开关电源模块为所述降压型直流电压转换电路的主结构。
所述低压差线性稳压模块，其输出端与所述开关电源模块连接，其输出端在预设的常规模式下不输出电流，在预设的高负载模式下输出负载电流中高于第一预设阈值部分的电流，在预设的瞬态模式下输出与负载突变趋势有相同趋势的瞬间电流，在预设的低负载模式下输出全部的负载电流；
在本发明实施例中，所述常规模式是指，当负载电流ILOAD小于等于第一预设阈值而大于第二预设阈值，且上一次负载瞬态变化后所述电路系统已经由瞬态模式退出所处的模式，此时低压差线性稳压模块关断，电路系统由所述开关电源模块为负载提供所有的电流；所述高负载模式是指，当负载电流大于第一预设阈值时，电路系统所处的模式，此时所述开关电源模块输出其最大输出电流，所述低压差线性稳压模块提供超出部分的电流，此时二者同时向负载输出电流；所述瞬态模式是指，当负载电流发生跳变时电路系统所处的模式，辅低压线性稳压器输出一个与负载突变相同趋势的瞬间电流，补充或释放一部分电荷以实现快速瞬态的目的；所述低负载模式是指，当负载电流小于第二预设阈值时所述电路系统所处的模式，若此时所述开关电源模块继续为负载提供所有的电流，将会导致有部分电流流入地，造成功率浪费，因此此时所述低压差线性稳压模块发出控制信号以使所述开关电源模块进入休眠状态并由所述低压差线性稳压模块提供全部负载电流，请参阅图2，是本发明实施例提供的电路系统各模式切换的时序图。
在本发明实施例中，第一预设阈值可设为2A，第二预设阈值可设为100mA。
所述电压基准模块，其输出端分别与所述低压差线性稳压模块的基准电压输入端以及所述电压基准模块的基准电压输入端连接，其用于产生预设电压值的基准电压VREF；
在本发明实施例中，所述降压型直流电压转换电路上电后，所述电压基准模块最先启动，产生所述基准电压VREF并由该电压转换到各个模块中提供电流，所述电压基准模块使用带隙基准电路结构。
所述时钟模块，其输出端分别与所述低压差线性稳压模块的时钟信号输入端以及所述电压基准模块的时钟信号输入端连接，其用于分别为所述低压差线性稳压模块以及所述电压基准模块提供各自所需的时钟信号CLK。
在本发明实施例中，所述时钟模块可以为所述低压差线性稳压模块以及所述电压基准模块分别提供不同频率以及不同占空比的时钟信号CLK；需说明的是时钟模块与低压差线性稳压模块的协同感应电路连接，使得协同感应电路稳定运行，原理如下：协同感应电路中具有数字电路单元，时钟模块输出的时钟信号是数字电路单元稳定运行的必要条件。
在本发明实施例中，应用于电路系统中的所述降压型直流电压转换电路，用于将所述电路系统的输入电压降压为特定的电压并输出到负载，其包括：输出电流到负载的主结构——开关电源模块、辅结构——低压差线性稳压模块，还有用于产生预设电压值的基准电压VREF的电压基准模块以及用于分别为所述低压差线性稳压模块以及所述开关电源模块提供各自所需的时钟信号CLK的时钟模块，其辅结构——低压差线性稳压模块在高负载模式下与主结构——开关电源模块同时向负载输出电流，在预设的瞬态模式下输出与负载突变趋势有相同趋势的瞬间电流，能使电路系统达到快速稳态，在预设的低负载模式下输出全部的负载电流，可以避免主结构在低负载模式下向负载输出电流时有部分电流流入地，造成功率浪费，使用了主辅结构的降压型直流电压转换电路，不需要增加外部器件，面积成本低。
在一种可选的实施例中，所述开关电源模块，包括第一电阻R1、第二电阻R2、第一电容COUT、等效串联电阻ESR、第一电感L0、功率管M1、功率管M2、第一电源VIN、第一运算放大器、RC串联电路、第一比较器、第三电阻RSEN、第一SR锁存器、第一与门、死区产生以及驱动电路、斜坡补偿电路以及电流感应电路；
所述第一电阻R1的第一端与所述第二电阻R2的第一端连接，所述第二电阻R2的第二端接地，所述第一电阻R1的第二端、所述第一电容COUT的第一端、所述第一电感L0的第一端共同连接所述负载的输入端，所述第一电容COUT的第二端与所述等效串联电阻ESR的第一端连接，所述等效串联电阻ESR的第二端接地，所述第一电感L0的第二端、M1的源极以及M2的漏极共同连接，M2的源极接地，M1的漏极与所述第一电源VIN连接，所述第一运算放大器的同相输入端通过所述开关电源模块的基准电压输入端输入所述基准电压VREF，所述第一运算放大器的反相输入端与所述第二电阻R2的第一端连接，所述第一运算放大器的输出端与所述第一比较器的反相输入端以及所述RC串联电路的第一端连接，所述RC串联电路的第二端接地，所述第一比较器的同相输入端与所述第三电阻RSEN的第一端连接，所述第三电阻RSEN的第二端接地，所述第一比较器的输出端与所述第一SR锁存器的R端连接，所述第一SR锁存器的S端通过所述开关电源模块的时钟信号输入端输入时钟信号CLK，所述第一SR锁存器的Q端与所述第一与门的第一输入端连接，所述第一与门的第二输入端输入第一信号LightLoad取反后的信号，所述第一与门的输出端与所述死区产生以及驱动电路的输入端连接，所述死区产生以及驱动电路的第一输出端与M1的栅极连接，所述死区产生以及驱动电路的第二输出端与M2的栅极连接，所述斜坡补偿电路的输入端与所述第一电阻R1的第二端连接，所述斜坡补偿电路的输出端与所述电流感应电路的输出端共同连接于所述第三电阻RSEN的第一端，所述电流感应电路的输入端与M2的漏极连接；其中，所述第一信号LightLoad，由所述低压差线性稳压模块产生，其在所述电路系统处于所述低负载模式时置为高。
在本发明实施例中，所述第一电源VIN通过所述开关电源模块和所述低压差线性稳压模块将VIN电压转换为指定的VOUT电压，并在所述低压差线性稳压模块的输出端输出。
在本发明实施例中，所述死区产生以及驱动电路的输入端接收PWM功率信号，其第一输出端和第二输出端输出两路与输入相反的PWM功率信号，所述第一与门的第二输入端输入第一信号LightLoad取反后的信号，用于在低负载模式时令PWM功率信号的占空比为0，从而实现使所述开关电源模块关断的目的，所述电流感应电路在电感电流上升时按比例地将电感电流复制并输出，所述斜坡补偿电路，在电感电流上升时输出一个与输出电压成比例的斜坡电流信号，所述斜坡补偿电路输出的电流与所述电流感应电路输入的电流汇聚至所述第三电阻RSEN并转化为一个电压信号；需说明的是，感应电流电路的工作原理如下：M1导通、M2和M3截止时，输入第一电源VIN经过M1为电感L0进行充电，此时电感电流斜率为正。将M1源级结点连接至一个单位增益的同相放大器的输入，就能在该放大器的输出获得与M1源级结点相同的电压，在电流感应电路中，有一个M1的并行管，设为M0，M0的连接关系除源级外，其他与M1一一对应，将放大器的输出唯一地接至M0的源级，就能获得与M1成比例的电流，该电流只在电感电流斜率为正时存在，其余时刻为0。
在一种可选的实施例中，所述低压差线性稳压模块的输出端、所述第一电阻R1的第二端以及所述负载的输入端连接，所述低压差线性稳压模块的反馈电压输入端与所述第一电阻R1的第一端连接，所述低压差线性稳压模块的开关节点VSW与M2的漏极连接。
在本发明实施例中，所述反馈电压输入端在图1中对应的示意点为VFB对应的点，当负载电流小于所述第二预设阈值时，若负载的电流继续由所述开关电源模块提供，会有电流从M2流入地，开关节点VSW在功率管M2续流时对地电压大于0。
在一种可选的实施例中，所述低压差线性稳压模块，包括开关阵列以及协同感应电路；
所述开关阵列，包括32个电流单元，所述开关阵列的信号输入端与所述协同感应电路的信号输出端连接，其输出端为所述低压差线性稳压模块的输出端；
所述协同感应电路，其反馈电压输入端为所述低压差线性稳压模块的反馈电压输入端，其开关节点VSW为所述低压差线性稳压模块的开关节点VSW，其用于检测和锁存所述电路系统的运行模式，并根据检测结果，向所述开关阵列输出对应的信号；其中所述运行模式，包括：所述常规模式、所述高负载模式、所述瞬态模式以及所述低负载模式。
请参阅图3，在一种可选的实施例中，所述协同感应电路，包括：若干个比较器、第二SR锁存器、第三SR锁存器、第四SR锁存器、第五SR锁存器、第六SR锁存器、D锁存器以及移位寄存器；
所述若干个比较器的输出端，与所述第二SR锁存器、第三SR锁存器、第四SR锁存器、第五SR锁存器、第六SR锁存器以及D锁存器连接，所述若干个比较器用于根据所述反馈电压输入端接收到的信号以及所述开关节点VSW接收到的信号，通过输出端输出对应的信号，包括当所述低压差线性稳压模块的输出电压小于预设的下阈值基准电压时对应的第二信号Under_VL、当所述低压差线性稳压模块的输出电压大于预设的上阈值基准电压时对应的第三信号Over_VH、当所述负载电流大于所述第一预设阈值时对应的第四信号Over_EN以及当所述负载电流小于第二预设阈值时对应的第五信号Light_EN；
所述第二SR锁存器，用于锁存所述低压差线性稳压模块的输出状态，并向所述移位寄存器输出对应的信号，其中，所述输出状态为电路的工作状态，例如常规模式、高负载模式；
所述第三SR锁存器与所述第四SR锁存器，用于锁存所述电路系统是否进入所述低负载模式，并向所述移位寄存器输出对应的信号；
所述第五SR锁存器与所述第六SR锁存器，用于锁存所述电路系统的所述瞬态模式的进行阶段，并向所述移位寄存器输出对应的信号；
所述D锁存器用于锁存所述电路系统是否进入所述高负载模式，并向所述移位寄存器输出对应的信号；
所述移位寄存器，用于根据接收到的信号，输出用于控制所述开关阵列中的电流单元的导通或关断的32位电平信号；其中，所述32位电平信号，包括最低位电平信号以及最高位电平信号，当所述最低位电平信号为低时，所述低压差线性稳压模块的输出端不输出电流。
在本发明实施例中，当所述低压差线性稳压模块的输出电压小于预设的下阈值基准电压时，所述第二信号Under_VL置为高，当所述低压差线性稳压模块的输出电压大于预设的上阈值基准电压时，所述第三信号Over_VH置为高，当所述负载电流大于所述第一预设阈值时，所述第四信号Over_EN置为高，当所述负载电流小于第二预设阈值时所述第五信号Light_EN置为高。
请参阅图3，在一种可选的实施例中，所述协同感应电路，还包括第一或门4、第二与门5、第三与门7、第四与门9、第二运算放大器1、RC积分电路以及第二电源VDD；
所述第二运算放大器1的反相输入端与所述反馈电压输入端连接，所述第二运算放大器1的同相输入端与所述RC积分电路的输出端连接，所述RC积分电路的输入端与所述反馈电压输入端连接，所述第二运算放大器1的输出端与所述第五SR锁存器2的R端连接，所述第二运算放大器1的输出端取反后与所述第六SR锁存器3的R端连接，所述第五SR锁存器2的S端用于接收所述第二信号Under_VL，所述第五SR锁存器2的Q端输出下冲瞬态信号EN_Lt，所述第六SR锁存器3的S端用于接收所述第三信号Over_VH，所述第六SR锁存器3的Q端输出上冲瞬态信号EN_Ht，所述第五SR锁存器2的Q端与所述第六SR锁存器3的Q端还分别输入所述第一或门4的第一输入端和第二输入端，所述第一或门4的输出端输出瞬态模式信号Tran_EN，所述第二与门5的第一输入端用于接收所述上冲瞬态信号EN_Ht，所述第二与门5的第二输入端用于接收所述最高位电平信号取反后的信号，所述第二与门5的输出端与所述第二SR锁存器6的S端连接，所述第二SR锁存器6的R端用于接收所述最高位电平信号取反后的信号，所述第二SR锁存器6的Q端输出CTRL信号，所述第三与门7的第一输入端用于接收所述瞬态模式信号Tran_EN，所述第三与门7的第二输入端用于接收所述最高位电平信号取反后的信号，所述第三与门7的输出端与所述第三SR锁存器8的R端连接，所述第三SR锁存器8的S端用于接收所述最高位电平信号取反后的信号，所述第三SR锁存器8的Q端与所述第四与门9的第一端连接，所述第四与门9的第二端用于输入所述第五信号Light_EN，所述第四与门9的输出端与所述第四SR锁存器10的S端连接，所述第四SR锁存器10的R端用于输入所述瞬态模式信号Tran_EN，所述第四SR锁存器10的Q端用于输出所述低负载模式对应的第一信号LightLoad，所述D锁存器11的D端与所述第二电源VDD连接，所述D锁存器11的时钟信号输入端Clk用于接收所述第四信号Over_EN，所述D锁存器11的Reset端用于接收所述瞬态模式信号Tran_EN，所述D锁存器11的Q端输出所述高负载模式对应的第六信号OverLoad。
在本发明实施例中，当负载电流向下跳变时，所述下冲瞬态信号EN_Lt置为高，当负载电流向上跳变时，所述上冲瞬态信号EN_Ht置为高，所述CTRL信号也置为高，当负载电流向上或向下跳变时，所述瞬态模式信号Tran_EN置为高，当所述电路系统处于高负载模式时，所述第六信号OverLoad置为高。
请参阅图4，在一种可选的实施例中，所述协同感应电路，还包括电荷泵以及电平移位器；
所述电荷泵，其输入端与外部电源连接，其输出端与所述电平移位器连接；
所述电平移位器，其一个输入端与所述移位寄存器的一个输出端连接，其一个输出端与一个所述电流单元连接，其输出端输出电流单元控制信号EN。
在本发明实施例中，由于所述开关阵列包含32个电流单元，所以所述移位寄存器为32位。
在一种可选的实施例中，所述第一信号LightLoad，还通过所述协同感应电路的控制端输出，所述控制端，与功率管M3的栅极连接，功率管M3的源极与所述开关节点VSW以及所述电流感应电路的输入端共同连接，功率管M3的漏极与所述第一电感L0的第一端连接。
请参阅图5，在一种可选的实施例中，一个所述电流单元，包括一个单刀双掷开关和两个NMOS管，所述单刀双掷开关的常开端和常闭端分别连接到两个NMOS管的栅极。
在本发明实施例中，所述单刀双掷开关受所述电流单元控制信号EN控制逻辑电路将所述第二SR锁存器6的Q端输出CTRL信号转为两倍VDD电平的驱动信号；需说明的是，VDD相当于图1中的VIN。
在一种可选的实施例中，所述时钟模块，为双环反馈结构。
在本发明实施例中，所述时钟模块使用了双环反馈结构，具有高精度、高可靠性、稳定性强的特点。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种含有主辅结构的降压型直流电压转换电路，应用于电路系统中，用于将所述电路系统的输入电压降压为特定的电压并输出到负载，其特征在于，包括：开关电源模块、低压差线性稳压模块、电压基准模块以及时钟模块；
所述开关电源模块，与负载连接，用于为负载提供负载电流；
所述低压差线性稳压模块，其输出端与所述开关电源模块连接，其输出端在预设的常规模式下不输出电流，在预设的高负载模式下输出负载电流中高于第一预设阈值部分的电流，在预设的瞬态模式下输出与负载突变趋势有相同趋势的瞬间电流，在预设的低负载模式下输出全部的负载电流；
所述电压基准模块，其输出端分别与所述低压差线性稳压模块的基准电压输入端以及所述电压基准模块的基准电压输入端连接，其用于产生预设电压值的基准电压VREF；
所述时钟模块，其输出端分别与所述低压差线性稳压模块的时钟信号输入端以及所述电压基准模块的时钟信号输入端连接，其用于分别为所述低压差线性稳压模块以及所述电压基准模块提供各自所需的时钟信号CLK。
2.根据权利要求1所述的降压型直流电压转换电路，其特征在于，所述开关电源模块，包括第一电阻R1、第二电阻R2、第一电容COUT、等效串联电阻ESR、第一电感L0、功率管M1、功率管M2、第一电源、第一运算放大器、RC串联电路、第一比较器、第三电阻RSEN、第一SR锁存器、第一与门、死区产生以及驱动电路、斜坡补偿电路以及电流感应电路；
所述第一电阻R1的第一端与所述第二电阻R2的第一端连接，所述第二电阻R2的第二端接地，所述第一电阻R1的第二端、所述第一电容COUT的第一端、所述第一电感L0的第一端共同连接所述负载的输入端，所述第一电容COUT的第二端与所述等效串联电阻ESR的第一端连接，所述等效串联电阻ESR的第二端接地，所述第一电感L0的第二端、M1的源极以及M2的漏极共同连接，M2的源极接地，M1的漏极与所述第一电源连接，所述第一运算放大器的同相输入端通过所述开关电源模块的基准电压输入端输入所述基准电压VREF，所述第一运算放大器的反相输入端与所述第二电阻R2的第一端连接，所述第一运算放大器的输出端与所述第一比较器的反相输入端以及所述RC串联电路的第一端连接，所述RC串联电路的第二端接地，所述第一比较器的同相输入端与所述第三电阻RSEN的第一端连接，所述第三电阻RSEN的第二端接地，所述第一比较器的输出端与所述第一SR锁存器的R端连接，所述第一SR锁存器的S端通过所述开关电源模块的时钟信号输入端输入时钟信号CLK，所述第一SR锁存器的Q端与所述第一与门的第一输入端连接，所述第一与门的第二输入端输入第一信号LightLoad取反后的信号，所述第一与门的输出端与所述死区产生以及驱动电路的输入端连接，所述死区产生以及驱动电路的第一输出端与M1的栅极连接，所述死区产生以及驱动电路的第二输出端与M2的栅极连接，所述斜坡补偿电路的输入端与所述第一电阻R1的第二端连接，所述斜坡补偿电路的输出端与所述电流感应电路的输出端共同连接于所述第三电阻RSEN的第一端，所述电流感应电路的输入端与M2的漏极连接；其中，所述第一信号LightLoad，由所述低压差线性稳压模块产生，其在所述电路系统处于所述低负载模式时置为高。
3.根据权利要求2所述的降压型直流电压转换电路，其特征在于，所述低压差线性稳压模块的输出端、所述第一电阻R1的第二端以及所述负载的输入端连接，所述低压差线性稳压模块的反馈电压输入端与所述第一电阻R1的第一端连接，所述低压差线性稳压模块的开关节点VSW与M2的漏极连接。
4.根据权利要求3所述的降压型直流电压转换电路，其特征在于，所述低压差线性稳压模块，包括开关阵列以及协同感应电路；
所述开关阵列，包括32个电流单元，所述开关阵列的信号输入端与所述协同感应电路的信号输出端连接，其输出端为所述低压差线性稳压模块的输出端；
所述协同感应电路，其反馈电压输入端为所述低压差线性稳压模块的反馈电压输入端，其开关节点VSW为所述低压差线性稳压模块的开关节点VSW，其用于检测和锁存所述电路系统的运行模式，并根据检测结果，向所述开关阵列输出对应的信号；其中所述运行模式，包括：所述常规模式、所述高负载模式、所述瞬态模式以及所述低负载模式。
5.根据权利要求4所述的降压型直流电压转换电路，其特征在于，所述协同感应电路，包括：若干个比较器、第二SR锁存器、第三SR锁存器、第四SR锁存器、第五SR锁存器、第六SR锁存器、D锁存器以及移位寄存器；
所述若干个比较器的输出端，与所述第二SR锁存器、第三SR锁存器、第四SR锁存器、第五SR锁存器、第六SR锁存器以及D锁存器连接，所述若干个比较器用于根据所述反馈电压输入端接收到的信号以及所述开关节点VSW接收到的信号，通过输出端输出对应的信号，包括当所述低压差线性稳压模块的输出电压小于预设的下阈值基准电压时对应的第二信号Under_VL、当所述低压差线性稳压模块的输出电压大于预设的上阈值基准电压时对应的第三信号Over_VH、当所述负载电流大于所述第一预设阈值时对应的第四信号Over_EN以及当所述负载电流小于第二预设阈值时对应的第五信号Light_EN；
所述第二SR锁存器，用于锁存所述低压差线性稳压模块的输出状态，并向所述移位寄存器输出对应的信号；
所述第三SR锁存器与所述第四SR锁存器，用于锁存所述电路系统是否进入所述低负载模式，并向所述移位寄存器输出对应的信号；
所述第五SR锁存器与所述第六SR锁存器，用于锁存所述电路系统的所述瞬态模式的进行阶段，并向所述移位寄存器输出对应的信号；
所述D锁存器用于锁存所述电路系统是否进入所述高负载模式，并向所述移位寄存器输出对应的信号；
所述移位寄存器，用于根据接收到的信号，输出用于控制所述开关阵列中的电流单元的导通或关断的32位电平信号；其中，所述32位电平信号，包括最低位电平信号以及最高位电平信号，当所述最低位电平信号为低时，所述低压差线性稳压模块的输出端不输出电流。
6.根据权利要求5所述的降压型直流电压转换电路，其特征在于，所述协同感应电路，还包括第一或门、第二与门、第三与门、第四与门、第二运算放大器、RC积分电路以及第二电源；
所述第二运算放大器的反相输入端与所述反馈电压输入端连接，所述第二运算放大器的同相输入端与所述RC积分电路的输出端连接，所述RC积分电路的输入端与所述反馈电压输入端连接，所述第二运算放大器的输出端与所述第五SR锁存器的R端连接，所述第二运算放大器的输出端取反后与所述第六SR锁存器的R端连接，所述第五SR锁存器的S端用于接收所述第二信号Under_VL，所述第五SR锁存器的Q端输出下冲瞬态信号EN_Lt，所述第六SR锁存器的S端用于接收所述第三信号Over_VH，所述第六SR锁存器的Q端输出上冲瞬态信号EN_Ht，所述第五SR锁存器的Q端与所述第六SR锁存器的Q端还分别输入所述第一或门的第一输入端和第二输入端，所述第一或门的输出端输出瞬态模式信号Tran_EN，所述第二与门的第一输入端用于接收所述上冲瞬态信号EN_Ht，所述第二与门的第二输入端用于接收所述最高位电平信号取反后的信号，所述第二与门的输出端与所述第二SR锁存器的S端连接，所述第二SR锁存器的R端用于接收所述最高位电平信号取反后的信号，所述第二SR锁存器的Q端输出CTRL信号，所述第三与门的第一输入端用于接收所述瞬态模式信号Tran_EN，所述第三与门的第二输入端用于接收所述最高位电平信号取反后的信号，所述第三与门的输出端与所述第三SR锁存器的R端连接，所述第三SR锁存器的S端用于接收所述最高位电平信号取反后的信号，所述第三SR锁存器的Q端与所述第四与门的第一端连接，所述第四与门的第二端用于输入所述第五信号Light_EN，所述第四与门的输出端与所述第四SR锁存器的S端连接，所述第四SR锁存器的R端用于输入所述瞬态模式信号Tran_EN，所述第四SR锁存器的Q端用于输出所述低负载模式对应的第一信号LightLoad，所述D锁存器的D端与所述第二电源连接，所述D锁存器的时钟信号输入端Clk用于接收所述第四信号Over_EN，所述D锁存器的Reset端用于接收所述瞬态模式信号Tran_EN，所述D锁存器的Q端输出所述高负载模式对应的第六信号OverLoad。
7.根据权利要求5或6所述的降压型直流电压转换电路，其特征在于，所述协同感应电路，还包括电荷泵以及电平移位器；
所述电荷泵，其输入端与外部电源连接，其输出端与所述电平移位器连接；
所述电平移位器，其一个输入端与所述移位寄存器的一个输出端连接，其一个输出端与一个所述电流单元连接，其输出端输出电流单元控制信号EN。
8.根据权利要求6所述的降压型直流电压转换电路，其特征在于，所述第一信号LightLoad，还通过所述协同感应电路的控制端输出，所述控制端，与功率管M3的栅极连接，功率管M3的源极与所述开关节点VSW以及所述电流感应电路的输入端共同连接，功率管M3的漏极与所述第一电感L0的第一端连接。
9.根据权利要求4所述的降压型直流电压转换电路，其特征在于，一个所述电流单元，包括一个单刀双掷开关和两个NMOS管，所述单刀双掷开关的常开端和常闭端分别连接到两个NMOS管的栅极。
10.根据权利要求1所述的降压型直流电压转换电路，其特征在于，所述时钟模块，为双环反馈结构。
CN202010094631.XA 2020-02-13 2020-02-13 一种含有主辅结构的降压型直流电压转换电路 Pending CN111162675A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010094631.XA CN111162675A (zh) 2020-02-13 2020-02-13 一种含有主辅结构的降压型直流电压转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010094631.XA CN111162675A (zh) 2020-02-13 2020-02-13 一种含有主辅结构的降压型直流电压转换电路

Publications (1)

Publication Number Publication Date
CN111162675A true CN111162675A (zh) 2020-05-15

Family

ID=70565784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010094631.XA Pending CN111162675A (zh) 2020-02-13 2020-02-13 一种含有主辅结构的降压型直流电压转换电路

Country Status (1)

Country Link
CN (1) CN111162675A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112068630A (zh) * 2020-10-10 2020-12-11 华南理工大学 一种快速响应的数字低压差稳压器
CN113359915A (zh) * 2021-02-24 2021-09-07 歌尔微电子股份有限公司 一种低压差线性稳压电路、芯片及电子设备
TWI824836B (zh) * 2022-11-23 2023-12-01 茂達電子股份有限公司 超低工作電流的降壓轉換器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112068630A (zh) * 2020-10-10 2020-12-11 华南理工大学 一种快速响应的数字低压差稳压器
CN112068630B (zh) * 2020-10-10 2021-04-20 华南理工大学 一种快速响应的数字低压差稳压器
CN113359915A (zh) * 2021-02-24 2021-09-07 歌尔微电子股份有限公司 一种低压差线性稳压电路、芯片及电子设备
CN113359915B (zh) * 2021-02-24 2023-05-02 歌尔微电子股份有限公司 一种低压差线性稳压电路、芯片及电子设备
TWI824836B (zh) * 2022-11-23 2023-12-01 茂達電子股份有限公司 超低工作電流的降壓轉換器

Similar Documents

Publication Publication Date Title
CN103280971B (zh) 升降压变换器及其控制器和控制方法
US8269471B2 (en) Method for DC/DC conversion and DC/DC converter arrangement including four switching phases
CN108306489B (zh) 升降压开关变换器的驱动电路、控制电路及驱动方法
CN108616210B (zh) 开关变换器的驱动电路、控制电路及自举电压刷新方法
CN111262435A (zh) 一种四开关升降压型变换器的控制电路及控制方法
CN111162675A (zh) 一种含有主辅结构的降压型直流电压转换电路
US20100097045A1 (en) Single inductor multiple output power supply
CN101097456B (zh) 电压调节器
CN111435819B (zh) 降压型迟滞式开关变换器及其控制方法
US10216211B2 (en) Control method and control circuit for voltage switch circuit and usb power delivery
CN112383224A (zh) 一种提高瞬态响应的boost电路及其应用方法
US20090174380A1 (en) Fixed frequency ripple regulator
CN113708608B (zh) 一种便于实现升压转换器超低静态电流的控制器
WO2021226978A1 (zh) 电源管理电路、芯片和设备
CN112865530A (zh) 一种具有快速动态响应的Buck变换器
CN114865913A (zh) 具有低功耗功能的导通时间产生器
CN115242089B (zh) 开关变换器及其控制电路和控制方法
WO2023280328A1 (zh) 开关变换器及其控制电路
CN211791279U (zh) 一种含有主辅结构的降压型直流电压转换电路
CN115411940A (zh) 一种追踪负载电流的电压转换器模式切换电路及方法
CN203278647U (zh) 升降压变换器
CN112114611B (zh) 一种提高电压模式控制环路瞬态响应速度的电路
US20230308019A1 (en) Power-save mode for fixed-frequency dc-dc converter
CN116742951B (zh) 开关电源电路及电子设备
CN110677020B (zh) 一种非理想效应抑制的自适应恒定导通时间控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination