CN110677020B - 一种非理想效应抑制的自适应恒定导通时间控制器 - Google Patents

一种非理想效应抑制的自适应恒定导通时间控制器 Download PDF

Info

Publication number
CN110677020B
CN110677020B CN201910785964.4A CN201910785964A CN110677020B CN 110677020 B CN110677020 B CN 110677020B CN 201910785964 A CN201910785964 A CN 201910785964A CN 110677020 B CN110677020 B CN 110677020B
Authority
CN
China
Prior art keywords
sampling
voltage
capacitor
unit
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910785964.4A
Other languages
English (en)
Other versions
CN110677020A (zh
Inventor
刘帘曦
孙梦娜
陈成
黄文斌
廖栩锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201910785964.4A priority Critical patent/CN110677020B/zh
Publication of CN110677020A publication Critical patent/CN110677020A/zh
Application granted granted Critical
Publication of CN110677020B publication Critical patent/CN110677020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H02M1/385—Means for preventing simultaneous conduction of switches with means for correcting output voltage deviations introduced by the dead time

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明涉及一种非理想效应抑制的自适应恒定导通时间控制器，应用于DC‑DC转换器，包括连接的采样模块和恒定导通时间产生模块，其中，采样模块用于对DC‑DC转换器的输出电压和非理想效应电压进行采样，得到采样电压信号；恒定导通时间产生模块用于根据采样电压信号控制DC‑DC转换器的导通时间。本发明的非理想效应抑制的自适应恒定导通时间控制器可以在不同输入电压和负载电流情况下自适应的产生恒定的导通时间，使得其控制的DC‑DC转换器的开关频率近似稳定。

Description

一种非理想效应抑制的自适应恒定导通时间控制器
技术领域
本发明属于微电子技术领域，具体涉及一种非理想效应抑制的自适应恒定导通时间控制器。
背景技术
DC-DC转换器为转变输入电压后有效输出固定电压的电压转换器，DC-DC转换器中的PMOS管和NMOS管导通时均存在寄生导通电阻，会在转换过程中使得功率管的导通产生非理想效应。当寄生导通电阻存在时，DC-DC转换器的导通时间随不同的负载电流及不同功率管导通电阻而与理想的占空比不成比例，使得电路开关频率不能近似稳定，降低了DC-DC转换器的转换效率。
传统的恒定导通时间控制器由于并未考虑PMOS管和NMOS管在导通情况下存在的寄生导通电阻，使得电路导通时间与理想的占空比不成比例，从而导致DC-DC转换器的效率降低。而实际的导通时间与功率管的寄生导通电阻、转换器输入电压以及负载电流有关，因此，在考虑非理想效应的情况下，如何在DC-DC转换器中产生自适应的恒定导通时间就变得极其重要。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种非理想效应抑制的自适应恒定导通时间控制器。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种非理想效应抑制的自适应恒定导通时间控制器，应用于DC-DC转换器，包括连接的采样模块和恒定导通时间产生模块，其中，
所述采样模块用于对所述DC-DC转换器的输出电压和非理想效应电压进行采样，得到采样电压信号；
所述恒定导通时间产生模块用于根据所述采样电压信号控制所述DC-DC转换器的导通时间。
在本发明的一个实施例中，所述采样模块包括第一采样单元和第二采样单元，其中，
所述第一采样单元连接至所述DC-DC转换器，用于对所述DC-DC转换器的非理想效应电压进行采样，输出第一采样电压信号；
所述第二采样单元连接至所述DC-DC转换器，用于对所述DC-DC转换器的输出电压和所述非理想效应电压进行采样，输出第二采样电压信号。
在本发明的一个实施例中，所述第一采样单元包括第一开关、第二开关、第一电容和第二电容，其中，
所述第一开关、所述第一电容和所述第二电容串接在第一采样端和接地端之间，所述第一采样端采集所述非理想效应电压；
所述第二开关串接在所述第一电容和所述第二电容之间的节点与所述接地端之间；
所述恒定导通时间产生模块的第一输入端连接在所述第一电容和所述第二电容之间的节点处。
在本发明的一个实施例中，所述第二采样单元包括第三开关、第四开关、第五开关、第三电容和第四电容，其中，
所述第三开关、所述第三电容和所述第四电容串接在第二采样端和所述接地端之间，所述第二采样端采集所述输出电压；
所述第四开关串接在所述第三开关和所述第三电容之间的节点与所述第一采样端之间；
所述第五开关串接在所述第三电容和所述第四电容之间的节点与所述接地端之间；
所述恒定导通时间产生模块的第二输入端连接在所述第三电容和所述第四电容之间的节点处。
在本发明的一个实施例中，所述恒定导通时间产生模块包括跨导运算放大单元、电流镜单元、充放电电容单元、第一电压比较器、SR锁存器，其中，
所述跨导运算放大单元连接所述第一采样单元，用于将所述第一采样电压信号转换为电流信号，并将其输出至所述电流镜单元；
所述电流镜单元连接所述充放电电容单元，用于对所述电流信号进行复制并输出，其输出电流作为所述充放电电容单元的充电电流信号；
所述第一电压比较器的正相输入端连接所述充放电电容单元，输入所述充放电电容单元的电容电压，反相输入端连接所述第二采样单元，输入所述第二采样电压信号，用于比较所述电容电压与和所述第二采样电压信号，并输出恒定导通时间信号；
所述SR锁存器的第一输入端连接所述第一电压比较器的输出端，第二输入端连接所述DC-DC转换器的比较信号输出端，输入所述DC-DC转换器的比较信号，第一输出端连接所述DC-DC转换器的输入端，第二输出端连接所述充放电电容单元，用于根据所述恒定导通时间信号与所述比较信号，得到所述控制信号。
在本发明的一个实施例中，所述跨导运算放大单元包括跨导运算放大器、第一NMOS管和第一电阻，其中，
所述跨导运算放大器的正相输入端连接至所述第一采样单元(101)，反向输入端连接所述第一NMOS管的源极，输出端连接所述第一NMOS管的栅极；
所述第一电阻串接在所述跨导运算放大器的反相输入端与所述接地端之间。
在本发明的一个实施例中，所述电流镜单元包括第一PMOS管和第二PMOS管，其中，
所述第一PMOS管的漏极分别连接所述第一NMOS管的漏极和所述第二PMOS管的栅极，栅极连接所述第二PMOS管的栅极，源极连接电源电压；
所述第二PMOS管的源极连接所述电源电压，漏极连接所述第一电压比较器的正相输入端。
在本发明的一个实施例中，所述充放电电容单元包括第五电容和第二NMOS管，其中，
所述第五电容串接在所述第二PMOS管的漏极与所述接地端之间；
所述第二NMOS管的漏极连接所述述第二PMOS管的漏极，栅极连接所述SR锁存器的第二输出端，源极连接所述接地端。
与现有技术相比，本发明的有益效果在于：
本发明的非理想效应抑制的自适应恒定导通时间控制器，第一采样电压信号与所述DC-DC转换器的输入电压和非理想效应电压的差值成正比，第二采样电压信号与所述DC-DC转换器的输出电压和非理想效应电压的差值成正比，第一采样电压信号通过跨导运算放大单元和电流镜单元对充放电电容单元的电容进行充电，充放电电容的电压通过比较器与作为参考电压的第二采样电压信号进行比较，产生与非理想占空比成比例的自适应的恒定导通时间信号。自适应的恒定导通时间信号与DC-DC转换器的比较信号通过SR锁存器输出控制信号，从而控制DC-DC转换器在不同输入电压和负载电流情况下产生恒定的导通时间。这样可以使得其控制的DC-DC转换器的开关频率近似稳定，从而显著的提高DC-DC转换器的整体转换效率。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明实施例提供的一种非理想效应抑制的自适应恒定导通时间控制器的结构示意图；
图2是本发明实施例提供的另一种非理想效应抑制的自适应恒定导通时间控制器的电路图；
图3是本发明实施例提供的一种自适应产生的恒定导通时间仿真图；
图4是本发明实施例提供的另一种自适应产生的恒定导通时间仿真图；
图5是本发明实施例提供的又一种自适应产生的恒定导通时间仿真图；
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种非理想效应抑制的自适应恒定导通时间控制器进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
本实施例的非理想效应抑制的自适应恒定导通时间控制器，应用于DC-DC转换器，所述DC-DC转换器用于对输入电压进行转换并输出固定电压。请参见图1，图1是本发明实施例提供的一种非理想效应抑制的自适应恒定导通时间控制器的结构示意图，如图所示，本实施例的非理想效应抑制的自适应恒定导通时间控制器，包括连接的采样模块1和恒定导通时间产生模块2，其中，采样模块1用于对所述DC-DC转换器的输出电压Vo和非理想效应电压Vn进行采样，得到采样电压信号；恒定导通时间产生模块2用于根据所述采样电压信号产生控制信号TON，控制信号TON用于控制所述DC-DC转换器的导通时间。
进一步地，采样模块1包括第一采样单元101和第二采样单元102，其中，第一采样单元101连接至所述DC-DC转换器，用于对所述DC-DC转换器的非理想效应电压Vn进行采样，输出第一采样电压信号；第二采样单元102连接至所述DC-DC转换器，用于对所述DC-DC转换器的输出电压Vo和非理想效应电压Vn进行采样，输出第二采样电压信号。恒定导通时间产生模块2包括跨导运算放大单元201、电流镜单元202、充放电电容单元203、第一电压比较器CMP1、SR锁存器204，其中，跨导运算放大单元201连接第一采样单元101，用于将所述第一采样电压信号转换为电流信号，并将其输出至电流镜单元202；电流镜单元202连接充放电电容单元203，用于对所述电流信号进行复制并输出，其输出电流作为充放电电容单元203的充电电流信号；第一电压比较器CMP1的正相输入端连接充放电电容单元203，输入充放电电容单元203的电容电压，反相输入端连接第二采样单元102，输入所述第二采样电压信号，用于比较所述电容电压与和所述第二采样电压信号，并输出恒定导通时间信号；SR锁存器204的第一输入端R连接第一电压比较器CMP1的输出端，第二输入端S连接所述DC-DC转换器的比较信号输出端，输入所述DC-DC转换器的比较信号SCOMP，第一输出端Q连接所述DC-DC转换器的输入端，输出控制信号TON，第二输出端
Figure BDA0002178039310000071
连接充放电电容单元203，SR锁存器204用于根据所述恒定导通时间信号与比较信号SCOMP，得到控制信号TON。
具体地，所述第一采样电压信号与所述DC-DC转换器的输入电压Vin和非理想效应电压Vn的差值成正比，所述第二采样电压信号与所述DC-DC转换器的输出电压Vo和非理想效应电压Vn的差值成正比，所述第一采样电压信号通过跨导运算放大单元201和电流镜单元202对充放电电容单元203的电容进行充电，充放电电容的电压通过第一电压比较器CMP1与作为参考电压的所述第二采样电压信号进行比较，产生与非理想占空比成比例的自适应的恒定导通时间信号。所述自适应的恒定导通时间信号与所述DC-DC转换器的比较信号SCOMP通过SR锁存器204输出控制信号TON，从而控制所述DC-DC转换器在不同输入电压和负载电流情况下产生恒定的导通时间。由于本实施例的种非理想效应抑制的自适应恒定导通时间控制器可以在不同输入电压和负载电流情况下自适应的产生恒定的导通时间，可以使得其控制的DC-DC转换器的开关频率近似稳定，从而显著的提高DC-DC转换器的整体转换效率。
在本实施例中，DC-DC转换器包括第一开关管PM0、第二开关管NM0、电感Ls、负载电容CL、负载电阻RL、第一反馈电阻RFB1、第二反馈电阻RFB2、第二电压比较器COMP2和死区时间电路，其中，第一开关管PM0的源极接收输入电压Vin，漏极连接第二开关管NM0的漏极，第二开关管NM0的源极连接接地端GND，电感Ls、第一反馈电阻RFB1和第二反馈电阻RFB2串接在第二开关管NM0的漏极与接地端GND之间，负载电容CL和负载电阻RL并联在电感Ls和第一反馈电阻RFB1之间的节点与接地端GND之间，第二电压比较器COMP2的正相输入端连接在第一反馈电阻RFB1和第二反馈电阻RFB2之间的节点处，输入反馈电压VFB，反相输入端输入第一参考电压Vref，输出端输出比较信号SCOMP，死区时间电路的输入端输入控制信号TON，输出端分别连接第一开关管PM0的栅极和第二开关管NM0的栅极，死区时间电路用于在控制信号TON翻转时避免发生误触发。第一开关管PM0的漏极和第二开关管NM0的漏极之间的节点作为非理想效应电压Vn的采样点，电感Ls和第一反馈电阻RFB1之间的节点作为输出电压Vo的采样点。
在本实施例中，第一采样单元101包括第一开关S1、第二开关S2、第一电容C1和第二电容C2，第一开关S1、第一电容C1和第二电容C2串接在第一采样端SW1和接地端GND之间，第一采样端SW1采集非理想效应电压Vn；第二开关S2串接在第一电容C1和第二电容C2之间的节点与接地端GND之间。第二采样单元102包括第三开关S3、第四开关S4、第五开关S5、第三电容C3和第四电容C4，第三开关S3、第三电容C3和第四电容C4串接在第二采样端SW2和接地端GND之间，第二采样端SW2采集输出电压Vo；第四开关S4串接在第三开关S3和第三电容C3之间的节点与第一采样端SW1之间；第五开关S5串接在第三电容C3和第四电容C4之间的节点与接地端GND之间。
在本实施例中，跨导运算放大单元201包括跨导运算放大器OTA、第一NMOS管NM1和第一电阻R1，其中，跨导运算放大器OTA的正相输入端连接在第一电容C1和第二电容C2之间的节点处，反向输入端连接第一NMOS管NM1的源极，输出端连接第一NMOS管NM1的栅极；第一电阻R1串接在跨导运算放大器OTA的反相输入端与接地端GND之间。
进一步地，电流镜单元202包括第一PMOS管PM1和第二PMOS管PM2，其中，第一PMOS管PM1的漏极分别连接第一NMOS管NM1的漏极和第二PMOS管PM2的栅极，栅极连接第二PMOS管PM2的栅极，源极连接电源电压VDD；第二PMOS管PM2的源极连接电源电压VDD，漏极连接第一电压比较器CMP1的正相输入端。充放电电容单元203包括第五电容C5和第二NMOS管NM2，其中，第五电容C5串接在第二PMOS管PM2的漏极与接地端GND之间；第二NMOS管NM2的漏极连接述第二PMOS管PM2的漏极，源极连接接地端GND。第一电压比较器CMP1的正相输入端连接在第二PMOS管PM2的漏极和第五电容C5之间的节点处，反相输入端连接在第三电容C3和第四电容C4之间的节点处，输出端连接SR锁存器204的第一输入端R。SR锁存器204第二输入端S连接第二电压比较器COMP2的输出端，第一输出端Q连接所述死区时间电路的输入端，第二输出端
Figure BDA0002178039310000091
连接第二NMOS管NM2的栅极。
在本地实施中，SR锁存器204为复位置位触发器，是由两个与非门组成的，两个输入端R与S不能同时为0，至少有一个为1，当触发器的两个输入端输入不同逻辑电平时，它的两个输出端Q和
Figure BDA0002178039310000092
有两种互补的稳定状态，触发器Q端的状态作为触发器的状态。当R＝1，S＝0，使触发器置1，或称置位。当R＝0，S＝1时，使触发器置0，或称复位。
本实施例的非理想效应抑制的自适应恒定导通时间控制器的工作原理如下：DC-DC转换器的第一开关管PM0和第二开关管NM0在导通时会存在寄生导通电阻，产生的非理想效应会使得电路导通时间与理想的占空比不成比例。所述第一采样电压信号与所述DC-DC转换器的输入电压Vin和非理想效应电压Vn的差值成正比，所述第一采样电压信号输入跨导运算放大器OTA的正相输入端，由于跨导运算放大器OTA的箝位作用，第一电阻R1两端的电压等于所述第一采样电压信号的电压，跨导运算放大器OTA将所述第一采样电压信号转换为电流信号，得到充电电流，所述充电电流经过电流镜单元202的复制对第五电容C5进行充电，使得第一电压比较器CMP1正相输入端的电压升高。所述第二采样电压信号与所述DC-DC转换器的输出电压Vo和非理想效应电压Vn的差值成正比，所述第二采样电压信号输入第一电压比较器CMP1的反相输入端，作为第一电压比较器CMP1的参考电压，第五电容C5上的电压与所述第二采样电压信号的电压作比较，在第一电压比较器CMP1的输出端产生自适应的导通时间。第一电压比较器CMP1的输出端连接SR锁存器204的第一输入端R，当第一电压比较器CMP1的输出由低电平变为高电平时，SR锁存器204的第一输出端Q输出的控制信号TON电平会发生变化，又第一输出端Q和第二输出端
Figure BDA0002178039310000101
为互补的稳定状态，因此SR锁存器204的第二输出端
Figure BDA0002178039310000102
电平发生变化，控制第二NMOS管NM2的开关的导通和关断，以对第五电容C5进行充放电操作，使得第五电容C5上的电压发生改变，从而改变第一电压比较器CMP1的输出电平，那么在SR锁存器204的第一输出端Q会自适应的产生与非理想占空比成比例的恒定导通时间，这一过程实现了非理想效应抑制的自适应的恒定导通时间的产生。
本实施例的非理想效应抑制的自适应恒定导通时间控制器可以在不同输入电压和负载电流情况下自适应的产生恒定的导通时间，使得其控制的DC-DC转换器的开关频率近似稳定，从而显著的提高DC-DC转换器的整体转换效率。
请参见图3-5，分别是本发明实施例提供的在不同条件下自适应产生的恒定导通时间仿真图，其中，VG_P和VG_N分别表示所述死区时间电路的输出信号，图3中输入电压Vin为3.5V，负载电流ILOAD为185mA，图4中输入电压Vin为3.5V，负载电流ILOAD为114mA，图5中输入电压Vin为3.5V，负载电流ILOAD为80mA。如图所示不同条件下自适应产生的恒定导通时间分别为269.76ns、267.29ns、265.86ns，可以看出在不同条件下导通时间基本不变，也就是说明本实施例的非理想效应抑制的自适应恒定导通时间控制器在不同输入电压和负载电流情况下可以自适应的产生恒定的导通时间。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (5)

1.一种非理想效应抑制的自适应恒定导通时间控制器，其特征在于，应用于DC-DC转换器，包括连接的采样模块(1)和恒定导通时间产生模块(2)，其中，
所述采样模块(1)用于对所述DC-DC转换器的输出电压(Vo)和非理想效应电压(Vn)进行采样，得到采样电压信号；
所述恒定导通时间产生模块(2)用于根据所述采样电压信号控制所述DC-DC转换器的导通时间；
所述采样模块(1)包括第一采样单元(101)和第二采样单元(102)，所述第一采样单元(101)连接至所述DC-DC转换器，用于对所述DC-DC转换器的非理想效应电压(Vn)进行采样，输出第一采样电压信号；所述第二采样单元(102)连接至所述DC-DC转换器，用于对所述DC-DC转换器的输出电压(Vo)和所述非理想效应电压(Vn)进行采样，输出第二采样电压信号，其中，
所述第一采样单元(101)包括第一开关(S1)、第二开关(S2)、第一电容(C1)和第二电容(C2)，其中，所述第一开关(S1)、所述第一电容(C1)和所述第二电容(C2)串接在第一采样端(SW1)和接地端(GND)之间，所述第一采样端(SW1)采集所述非理想效应电压(Vn)；所述第二开关(S2)串接在所述第一电容(C1)和所述第二电容(C2)之间的节点与所述接地端(GND)之间；所述恒定导通时间产生模块(2)的第一输入端连接在所述第一电容(C1)和所述第二电容(C2)之间的节点处；
所述第二采样单元(102)包括第三开关(S3)、第四开关(S4)、第五开关(S5)、第三电容(C3)和第四电容(C4)，其中，所述第三开关(S3)、所述第三电容(C3)和所述第四电容(C4)串接在第二采样端(SW2)和所述接地端(GND)之间，所述第二采样端(SW2)采集所述输出电压(Vo)；所述第四开关(S4)串接在所述第三开关(S3)和所述第三电容(C3)之间的节点与所述第一采样端(SW1)之间；所述第五开关(S5)串接在所述第三电容(C3)和所述第四电容(C4)之间的节点与所述接地端(GND)之间；所述恒定导通时间产生模块(2)的第二输入端连接在所述第三电容(C3)和所述第四电容(C4)之间的节点处。
2.根据权利要求1所述的非理想效应抑制的自适应恒定导通时间控制器，其特征在于，所述恒定导通时间产生模块(2)包括跨导运算放大单元(201)、电流镜单元(202)、充放电电容单元(203)、第一电压比较器(CMP1)、SR锁存器(204)，其中，
所述跨导运算放大单元(201)连接所述第一采样单元(101)，用于将所述第一采样电压信号转换为电流信号，并将其输出至所述电流镜单元(202)；
所述电流镜单元(202)连接所述充放电电容单元(203)，用于对所述电流信号进行复制并输出，其输出电流作为所述充放电电容单元(203)的充电电流信号；
所述第一电压比较器(CMP1)的正相输入端连接所述充放电电容单元(203)，输入所述充放电电容单元(203)的电容电压，反相输入端连接所述第二采样单元(102)，输入所述第二采样电压信号，用于比较所述电容电压和所述第二采样电压信号，并输出恒定导通时间信号；
所述SR锁存器(204)的第一输入端(R)连接所述第一电压比较器(CMP1)的输出端，第二输入端(S)连接所述DC-DC转换器的比较信号(SCOMP)输出端，输入所述DC-DC转换器的比较信号(SCOMP)，第一输出端(Q)连接所述DC-DC转换器的输入端，第二输出端(
Figure 704078DEST_PATH_IMAGE001
)连接所述充放电电容单元(203)，所述SR锁存器(204)用于根据所述恒定导通时间信号与所述比较信号(SCOMP)，得到控制信号(TON)，所述比较信号(SCOMP)为所述DC-DC转换器中反馈电压VFB和参考电压Vref通过第二电压比较器(CMP2)得到的。
3.根据权利要求2所述的非理想效应抑制的自适应恒定导通时间控制器，其特征在于，所述跨导运算放大单元(201)包括跨导运算放大器(OTA)、第一NMOS管(NM1)和第一电阻(R1)，其中，
所述跨导运算放大器(OTA)的正相输入端连接至所述第一采样单元(101)，反向输入端连接所述第一NMOS管(NM1)的源极，输出端连接所述第一NMOS管(NM1)的栅极；
所述第一NMOS管(NM1)的漏极连接所述电流镜单元(202)的输入端；
所述第一电阻(R1)串接在所述跨导运算放大器(OTA)的反相输入端与所述接地端(GND)之间。
4.根据权利要求3所述的非理想效应抑制的自适应恒定导通时间控制器，其特征在于，所述电流镜单元(202)包括第一PMOS管(PM1)和第二PMOS管(PM2)，其中，
所述第一PMOS管(PM1)的漏极分别连接所述第一NMOS管(NM1)的漏极和所述第二PMOS管(PM2)的栅极，栅极连接所述第二PMOS管(PM2)的栅极，源极连接电源电压(VDD)；
所述第二PMOS管(PM2)的源极连接所述电源电压(VDD)，漏极连接所述第一电压比较器(CMP1)的正相输入端。
5.根据权利要求4所述的非理想效应抑制的自适应恒定导通时间控制器，其特征在于，所述充放电电容单元(203)包括第五电容(C5)和第二NMOS管(NM2)，其中，
所述第五电容(C5)串接在所述第二PMOS管(PM2)的漏极与所述接地端(GND)之间；
所述第二NMOS管(NM2)的漏极连接所述述第二PMOS管(PM2)的漏极，栅极连接所述SR锁存器(204)的第二输出端(
Figure 483815DEST_PATH_IMAGE001
)，源极连接所述接地端(GND)。
CN201910785964.4A 2019-08-23 2019-08-23 一种非理想效应抑制的自适应恒定导通时间控制器 Active CN110677020B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910785964.4A CN110677020B (zh) 2019-08-23 2019-08-23 一种非理想效应抑制的自适应恒定导通时间控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910785964.4A CN110677020B (zh) 2019-08-23 2019-08-23 一种非理想效应抑制的自适应恒定导通时间控制器

Publications (2)

Publication Number Publication Date
CN110677020A CN110677020A (zh) 2020-01-10
CN110677020B true CN110677020B (zh) 2020-11-10

Family

ID=69076418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910785964.4A Active CN110677020B (zh) 2019-08-23 2019-08-23 一种非理想效应抑制的自适应恒定导通时间控制器

Country Status (1)

Country Link
CN (1) CN110677020B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024600B2 (en) * 2012-10-10 2015-05-05 Texas Instruments Incorporated PWM control apparatus for average output current balancing in multi-stage DC-DC converters
CN103401420B (zh) * 2013-07-03 2015-10-28 西安电子科技大学 应用于dc-dc转换器中的自适应导通时间产生电路
TWI631804B (zh) * 2017-07-05 2018-08-01 茂達電子股份有限公司 固定導通時間之切換式轉換裝置與時脈同步電路
US10340797B2 (en) * 2017-11-30 2019-07-02 Active-Semi, Inc. Regulator control integrated circuit having COT and valley current modes

Also Published As

Publication number Publication date
CN110677020A (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
US9893623B2 (en) Windowless H-bridge buck-boost switching converter
US9960682B2 (en) Single inductor positive and negative voltage output device
CN108306489B (zh) 升降压开关变换器的驱动电路、控制电路及驱动方法
CN112510983B (zh) 用于开关电源的短路保护电路、芯片及系统
CN108258895B (zh) 软启动电路以及电源系统
JP2007528190A (ja) デジタル変調を用いるデジタルｄｃ−ｄｃコンバータ
CN211127582U (zh) 电子转换器和集成电路
CN111435819A (zh) 降压型迟滞式开关变换器及其控制方法
TW201418925A (zh) 改進的補償電路以及應用其的開關電源
CN111541364B (zh) 用于dc-dc转换器的死区时间控制电路及控制方法
US20220321009A1 (en) Voltage converter
CN111162675A (zh) 一种含有主辅结构的降压型直流电压转换电路
CN109412397B (zh) 一种脉冲宽度调制电流模式开关电源二次斜波补偿电路
CN114865913A (zh) 具有低功耗功能的导通时间产生器
CN110677020B (zh) 一种非理想效应抑制的自适应恒定导通时间控制器
CN114938129B (zh) 一种自适应高线性度的斜波补偿电路
CN115395778A (zh) 一种dc-dc转换器
CN112968425B (zh) 一种开关电源次级短路保护电路
CN114421756A (zh) 用于消除斜坡补偿对带载能力影响的电路
CN114696608A (zh) 一种valley模式DC-DC转换器
CN110022064B (zh) 一种可消除对电流模降压器带载能力影响的斜坡补偿电路
CN208461693U (zh) 高压输入dc-dc变换器
JP2011067025A (ja) Ｄｃ−ｄｃコンバータ
CN112910269A (zh) 一种次级侧脉宽调制及同步整流驱动电路以及驱动方法
CN219875468U (zh) 一种自适应补偿延迟的电流比较电路及开关电源电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant