CN112018181A - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN112018181A
CN112018181A CN202010448966.7A CN202010448966A CN112018181A CN 112018181 A CN112018181 A CN 112018181A CN 202010448966 A CN202010448966 A CN 202010448966A CN 112018181 A CN112018181 A CN 112018181A
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor
electrode
terminal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010448966.7A
Other languages
English (en)
Other versions
CN112018181B (zh
Inventor
宫地修平
小泽崇晴
藤田敏博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN112018181A publication Critical patent/CN112018181A/zh
Application granted granted Critical
Publication of CN112018181B publication Critical patent/CN112018181B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种半导体模块，包括：半导体装置；树脂模制件，其一体地密封半导体装置；以及外部端子，其沿垂直于半导体装置的厚度方向的方向布置在树脂模制件的横向侧。每个半导体装置包括具有栅电极、第一电极和第二电极的绝缘栅半导体装置。在绝缘栅半导体装置中，载流子通过由施加至栅电极的电压提供的沟道从第一电极移动至第二电极。外部端子包括：电连接至栅电极的栅极端子；电连接至第一电极的第一端子；以及电连接至第二电极的第二端子。电连接至同一半导体装置的栅极端子和第二端子彼此不相邻。

Description

半导体模块
技术领域
本公开内容涉及半导体模块。
背景技术
2017-152727 A描述了在半导体模块中，多个半导体装置集成地容纳在树脂模制件(resin mold)中。半导体装置的栅电极、漏电极和源电极分别电连接至树脂模制件的横向延伸的栅极端子、漏极端子和源极端子。
发明内容
JP 2017-152727 A描述了栅极端子、漏极端子和源极端子以所述的顺序布置在半导体模块中。由于栅极端子和漏极端子彼此相邻，所以栅极端子和漏极端子可能会彼此接触。当栅极端子和漏极端子彼此接触时，称为直通电流(through current)的大电流流经半导体装置，并且半导体装置可能具有由发热引起的热击穿。
在本公开内容的一个或更多个实施方式中，即使在包括多个半导体装置的半导体模块中相邻的外部端子彼此接触的情况下，也可以抑制半导体装置的热击穿。
根据本公开内容的一方面，半导体模块包括：半导体装置；树脂模制件，其一体地密封半导体装置；以及外部端子，其沿着垂直于半导体装置的厚度方向的方向布置在树脂模制件的横向侧。厚度方向被定义为竖向方向。每个半导体装置包括具有栅电极、第一电极和第二电极的绝缘栅半导体装置。在绝缘栅半导体装置中，载流子通过由施加至栅电极的电压提供的沟道从第一电极移动至第二电极。外部端子包括：电连接至栅电极的栅极端子；电连接至第一电极的第一端子；以及电连接至第二电极的第二端子。电连接至同一半导体装置的栅极端子和第二端子彼此不相邻。
根据本公开内容的一方面，半导体装置是包括栅电极、第一电极和第二电极的绝缘栅半导体装置。在半导体装置中，载流子通过由施加至栅电极的电压提供的沟道从第一电极侧移动至第二电极侧。在以上半导体装置中，在栅电极和第二电极短路的情况下，直通电流流经半导体装置。在栅电极和第一电极短路的情况下，或者在第一电极和第二电极短路的情况下，大电流不流经半导体装置。在电连接至同一半导体装置的栅极端子和第二端子被防止彼此相邻的情况下，即使相邻的外部端子彼此接触，也可以抑制半导体装置的热击穿。
附图说明
根据以下参照附图进行的详细描述，本公开内容的上述及其他目的、特征和优点将变得更加明显。在附图中：
图1A是示出根据第一实施方式的半导体模块的平面图；
图1B是示出根据第一实施方式的半导体模块的平面图；
图2是示出在图1A、图1B所示的半导体模块中去除了树脂模制件的状态的立体图；
图3是示出在图1A、图1B所示的半导体模块中去除了树脂模制件的状态的平面图；
图4是沿图3的线IV-IV截取的截面图。
图5是示出图1A和图1B所示的半导体模块中的半导体装置的元件结构的截面图；
图6是应用了根据第一实施方式的半导体模块的电动助力转向系统的示意图；
图7是示出图6所示的电动助力转向系统的驱动电路的图；
图8A是示出根据第二实施方式的半导体模块的平面图；
图8B是示出根据第二实施方式的半导体模块的平面图；
图9是示出在图8A、图8B所示的半导体模块中去除了树脂模制件的状态的立体图；
图10是示出在图8A、图8B所示的半导体模块中去除了树脂模制件的状态的平面图；
图11是沿图10的线XI-XI截取的截面图；
图12A是示出根据第三实施方式的半导体模块的平面图；
图12B是示出根据第三实施方式的半导体模块的平面图；
图13是示出在图12A和图12B所示的半导体模块中去除了树脂模制件的状态的平面图；
图14是沿图13的线XIV-XIV截取的截面图；
图15是示出根据第四实施方式的半导体模块的平面图；以及
图16是示出根据第五实施方式的半导体模块的平面图。
具体实施方式
(第一实施方式)
如图1A至图4所示，根据第一实施方式的半导体模块1包括：第一半导体装置10、第二半导体装置20、树脂模制件130和外部端子101至104、111至114。树脂模制件130一体地(integrally)密封/封装第一半导体装置10和第二半导体装置20。图1A至图4中所示的x轴方向和y轴方向是半导体模块1的横向侧，并且xy平面方向是半导体模块1的平面方向。z轴方向是与平面方向正交的竖向方向。
如图1A和图1B所示，半导体模块1具有如下外观：其中八个外部端子101至104和111至114当从顶部观看时从具有大致矩形形状的树脂模制件130沿y轴方向突出。外部端子101至104以所述顺序从x轴的正方向到负方向放置在作为树脂模制件130的横向侧的y轴的正方向上，并且沿作为纵向方向的y轴方向延伸。y轴的正方向可以被称为第一方向。换句话说，外部端子101至104布置在树脂模制件130面向第一方向的第一侧处，并且树脂模制件130的第一侧沿着x轴。外部端子111至114以所述顺序从x轴的正方向到负方向布置在y轴的负方向上，并且在作为纵向方向的y轴方向上延伸，其中y轴的负方向跨树脂模制件130与第一方向相反。y轴的负方向可以被称为第二方向。换句话说，外部端子111至114布置在树脂模制件130面向第二方向的第二侧处，并且树脂模制件130的第二侧沿着x轴。第一横向侧和第二横向侧彼此相对，树脂模制件130介于第一横向侧与第二横向侧之间。
如图2至图4所示，第一半导体装置10和第二半导体装置20以沿z轴方向彼此堆叠的状态集成地密封/封装在树脂模制件130中。第一半导体装置10和第二半导体装置20是具有相同结构、形状、尺寸等的半导体装置，并且当从顶部观看时具有大致矩形的形状。
第一半导体装置10和第二半导体装置20是具有如图5所示的元件结构的垂直绝缘栅半导体装置(vertical insulated gate semiconductor)。更具体地，第一半导体元件10和第二半导体元件20是功率MOSFET(金属氧化物半导体场效应晶体管：MOSFET)。
第一半导体装置10和第二半导体装置20每个包括：半导体衬底60、源电极71和漏电极72。源电极71形成为与半导体衬底60的上表面60u接触。漏电极72形成为与半导体衬底60的下表面60b接触。在半导体衬底60中，n+区域61、n-区域62和p+区域63以所述顺序从下表面60b侧彼此堆叠。n+区域64形成在p+区域63在上表面侧的一部分中。提供了沟槽73，其从半导体衬底60的上表面60u穿过n+区域64和p+区域63，并且到达n-区域62的上表面侧。栅极绝缘膜74形成在沟槽73的内壁表面上，并且栅电极75在通过栅极绝缘膜74与半导体衬底60绝缘的状态下被填充在沟槽73中。栅电极75的上表面用绝缘膜76覆盖，并且栅电极75和源电极71通过绝缘膜76彼此绝缘。半导体衬底60的材料没有特别限制。该材料可以是例如硅(Si)、碳化硅(SiC)或氮化镓(GaN)。
当正电压施加至第一半导体装置10和第二半导体装置20中的每一个的栅电极75时，n型沟道沿着栅极绝缘膜74设置在p+区域63中，并且n型载流子在半导体衬底60中从源电极71移动至漏电极72。作为结果，电流从漏电极72流至源电极71。在第一半导体装置10和第二半导体装置20中，施加至栅电极75的栅极电压被控制。因此，可以执行第一半导体装置10和第二半导体装置20的开关元件的通/断控制。源电极71对应于第一电极，并且外部端子中电连接至源电极71的源极端子对应于第一端子。漏电极72对应于第二电极，并且外部端子中电连接至漏电极72的漏极端子对应于第二端子。
第一半导体装置10和第二半导体装置20以源电极71面向上(z轴的正方向)并且漏电极面向下(z轴的负方向)的方式堆叠，并且第一半导体装置10被布置在上侧且第二半导体装置20被布置在下侧。如图2至图4所示，第一半导体装置10被布置使得当从顶部观看时第一半导体装置10的纵向方向是y轴方向，并且第二半导体装置20被布置成使得当从顶部观看时第二半导体装置20的纵向方向是x轴方向。当从顶部观看时，第一半导体装置10以相对于第二半导体装置20绕作为轴线的竖向方向逆时针旋转大致90°的取向布置。
如图2至图4所示，半导体模块1包括从顶部以以下所述顺序堆叠的第一导电构件121、第二导电构件123、第一半导体装置10、第三导电构件124、第四导电构件125、第二半导体装置20和电极焊盘122。半导体模块1还包括在竖向方向上在与电极焊盘122的位置相同的位置处的导电接合板105、106、115和116。接合板105与外部端子101一体形成。接合板106与外部端子102至104一体形成。接合板115与外部端子111一体形成。接合板116与外部端子112至114一体形成。外部端子101至104和111至114、接合板105、106、115和116以及电极焊盘122形成在引线框架中。半导体模块1还包括导电栅极连接构件107和117。
第二导电构件123对应于形成在第一半导体装置10的上表面侧上的源电极。第二导电构件123具有当从顶部看时矩形的四个角之一具有切口的形状，并且第一半导体装置10的栅极焊盘设置在切口部分中。第二导电构件123的上表面通过焊料接合至第一导电构件121的下表面。
第一导电构件121在从顶部观看时具有大致L型形状，并且沿y轴的正方向延伸至接合板106上方的位置。第一导电构件121在接合板106上方的位置处具有向下延伸至到达接合板106的位置的连接部分121a。连接部分121a的下表面通过焊料接合至接合板106的上表面。作为结果，第一半导体装置10的源电极电连接至外部端子102至104。
第一半导体装置10的下表面侧是漏电极侧，并且通过焊料接合至第三导电构件124的上表面。第四导电构件125对应于形成在第二半导体装置20的上表面侧上的源电极。第四导电构件125通过焊料接合至第三导电构件124。
第三导电构件124在从顶部观看时具有大致L型形状，并且沿y轴的负方向延伸至接合板116上方的位置。第三导电构件124在接合板116上方的位置处具有向下延伸至到达接合板116的位置的连接部分124a。连接部分124a的下表面通过焊料接合至接合板116的上表面。第一半导体装置10的漏电极和第二半导体装置20的源电极电连接至外部端子112至114。尽管第一导电构件121和第三导电构件124是所谓的夹片(clip)，但是除了夹片之外，还可以使用接线键合(wire bonding)、接线带(wire ribbon)等。
第二导电构件123和第四导电构件125分别是第一半导体装置10和第二半导体装置20的源电极，并且具有相同的形状和尺寸。类似于第一半导体装置10与第二半导体装置20之间的位置关系，第二导电构件123以相对于第四导电构件125绕作为轴线的竖向方向逆时针旋转大致90°的取向布置。利用以上布置，第一半导体装置10的栅极焊盘的位置是与x轴的正方向和y轴的正方向成角度的位置，而第二半导体装置20的栅极焊盘的位置是与x轴的正方向和y轴的负方向成角度的位置。
第二半导体装置20的下表面侧是漏电极，并且通过焊料接合至电极焊盘122。如图1B所示，电极焊盘122暴露于(exposed to)树脂模制件130的下表面，并且电连接至第二半导体装置20的漏电极。第二半导体装置20的漏电极不被电连接至外部端子101至104和111至114中的任何一个。
栅极连接构件107包括在接合板105的上表面上沿竖向方向延伸的柱状部分，以及沿x轴和y轴的负方向的倾斜方向从柱状部分延伸至第一半导体装置10的上表面上的栅极焊盘的梁状部分。柱状部分的下表面通过焊料接合至接合板105的上表面。梁状部分通过栅极焊盘电连接至第一半导体装置10中的栅电极。第一半导体装置10的栅电极电连接至外部端子101。
栅极连接构件117包括在接合板115的上表面上沿竖向方向延伸的柱状部分，以及沿y轴的正方向从柱状部分延伸至第二半导体装置20的上表面上的栅极焊盘的梁状部分。柱状部分的下表面通过焊料接合至接合板115的上表面。在第二半导体装置20中，梁状部分通过栅极焊盘电连接至栅电极。第二半导体装置20的栅电极电连接至外部端子111。栅极连接构件107和117是所谓的栅极夹片，但是除了夹片之外，还可以使用接线键合、接线带等。
外部端子101是电连接至第一半导体装置10的栅电极的第一栅极端子G1。外部端子111是电连接至第二半导体装置20的栅电极75的第二栅极端子G2。
第一栅极端子G1沿y轴的正方向布置在x轴的最正向侧。第二栅极端子G2沿y轴的负方向布置在x轴的最正向侧。第一栅极端子G1和第二栅极端子G2布置在相对于沿x轴方向延伸的线段L1基本上线对称的位置处。由于x轴和y轴彼此正交，因此线段L1对应于基本上正交于第一方向和第二方向的线段。
外部端子102至104是电连接至第一半导体装置10的源电极的第一源极端子S1。外部端子112至114是电连接至第二半导体装置20的源电极的第二源极端子S2，并且还是电连接至第一半导体装置10的漏电极的第一漏极端子D1。
与作为第一栅极端子G1的外部端子101相邻的外部端子仅是作为第一源极端子S1的外部端子102。作为第一栅极端子G1的外部端子101不与作为第一漏极端子D1的外部端子112至114中的任何一个相邻。与作为第二栅极端子G2的外部端子111相邻的外部端子仅是作为第二源极端子S2和第一漏极端子D1的外部端子112。由于第二漏极端子不被包括为外部端子，所以第二栅极端子G2和第二漏极端子D2彼此不相邻。在半导体模块1中，电连接至同一半导体装置的栅极端子和漏极端子彼此不相邻。
关于外部端子的相邻状态，“栅极端子和漏极端子彼此不相邻”是指在栅极端子与漏极端子之间存在诸如其他外部端子(例如源极端子)的结构等的状态，或者是指栅极端子和漏极端子彼此分开达与每个端子的端子长度相比足够长的距离的状态，并且即使在每个端子弯曲等的情况下，栅极端子和漏极端子也不彼此接触。换句话说，“栅极端子和漏极端子彼此不相邻”也可以指栅极端子和漏极端子不连续且不接触的情况。
如图6所示，根据本实施方式的控制装置可以应用于车辆的电动助力转向系统(EPS)80的驱动电路。EPS 80包括方向盘90、转向轴91、小齿轮92、齿条轴93和EPS装置81。转向轴91连接至方向盘90。小齿轮92设置在转向轴91的端部处。小齿轮92与齿条轴93啮合。车轮95通过拉杆等可旋转地连接至齿条轴93的两端。当驾驶员转动方向盘90时，转向轴91旋转。转向轴91的旋转运动通过小齿轮92被转换成齿条轴93的线性运动，并且车轮95被转向至与齿条轴93的位移量对应的转向角。
EPS装置81包括：扭矩传感器94、减速器96、旋转电机82和激励电路单元83。扭矩传感器94设置在转向轴91上，并且检测作为转向轴91的输出扭矩的转向扭矩Trq。旋转电机82产生与检测到的转向扭矩Trq和方向盘90的转向方向对应的辅助扭矩。激励电路单元83执行对旋转电机82的驱动控制。减速器96在降低旋转电机82的转子的旋转轴的旋转的同时将辅助扭矩传递至转向轴91。
如图7所示，永磁体场型或绕组场型可以用作旋转电机82。旋转电机82的定子包括第一绕组集M1和第二绕组集M2。第一绕组集M1包括星形连接的第一U相绕组U1、第一V相绕组V1和第一W相绕组W1，并且第二绕组集M2包括星形连接的第二U相绕组U2、第二V相绕组V2和第二W相绕组W2。第一U相绕组U1、第一V相绕组V1和第一W相绕组W1的相应第一端在中性点处彼此连接。第一U相绕组U1、第一V相绕组V1和第一W相绕组W1在电角θe处偏移120°。第二U相绕组U2、第二V相绕组V2和第二W相绕组W2的相应第一端在中性点处彼此连接。第二U相绕组U2、第二V相绕组V2和第二W相绕组W2在电角θe处偏移120°。
激励电路单元83包括作为电力转换器的第一逆变器INV1和第二逆变器INV2、作为电源继电器的第一继电器RL1和第二继电器RL2。
在第一逆变器INV1中，第一U相绕组U1的第二端连接至第一U相的上臂开关SU1p与下臂开关SU1n之间的连接点。第一V相绕组V1的第二端连接至第一V相的上臂开关SV1p与下臂开关SV1n之间的连接点。第一W相绕组W1的第二端连接至第一W相的上臂开关SW1p与下臂开关SW1n之间的连接点。在第二逆变器INV2中，第二U相绕组U1的第二端连接至第二U相的上臂开关SU2p与下臂开关SU2n之间的连接点。第二V相绕组V2的第二端连接至第二V相的上臂开关SV2p与下臂开关SV2n之间的连接点。第二W相绕组W2的第二端连接至第二W相的上臂开关SW2p与下臂开关SW2n之间的连接点。
第一U相的上臂开关SU1p、第一V相的上臂开关SV1p、第一W相的上臂开关SW1p的高电位侧端子通过第一继电器RL1连接至作为DC(直流)电源的电池97的正电极端子。第一U相的下臂开关SU1n、第一V相的下臂开关SV1n、第一W相的下臂开关SW1n的低电位侧端子分别通过电阻器RU1、RV1和RW1连接至地。第二U相的上臂开关SU2p、第二V相的上臂开关SV2p、第二W相的上臂开关SW2p的高电位侧端子通过第二继电器RL2连接至电池97的正电极端子。第二U相的下臂开关SU2n、第二V相的下臂开关SV2n以及第二W相的下臂开关SW2n的低电位侧端子分别通过电阻器RU2、RV2和RW2连接至地。电池97的负电极端子连接至地。
可以使用MOSFET诸如第一半导体装置10和第二半导体装置20作为开关SU1p至SW2n。在每个臂中串联连接的两个开关SU1p和SU1n、SV1p和SV1n、SW1p和SW1n、SU2p和SU2n、SV2p和SV2n、SW2p和SW2n中的每一个通过连接前一MOSFET的源电极和后一MOSFET的漏电极而串联连接。
半导体模块1可以用作半导体模块SU1、SV1、SW1、SU2、SV2和SW2，在半导体模块SU1、SV1、SW1、SU2、SV2和SW2中，在每个臂中串联连接的两个开关SU1p和SU1n、SV1p和SV1n、SW1p和SW1n、SU2p和SU2n、SV2p和SV2n以及SW2p和SW2n被集成在一起。
当半导体模块1用作半导体模块SU1至SW2时，上臂开关SU1p、SV1p、SW1p、SU2p、SV2p和SW2p对应于第二半导体装置20；并且下臂开关SU1n、SV1n、SW1n、SU2n、SV2n和SW2n对应于第一半导体装置10。半导体模块1的电极焊盘122连接至电源继电器RL1和RL2侧，并且外部端子102至104连接至电阻器RU1至RW2侧。因此，可以将半导体模块1应用于第一逆变器INV1和第二逆变器INV2以构造逆变器电路。
可以使用MOSFET诸如第一半导体装置10和第二半导体装置20作为构成电源继电器RL1的开关SP1和SC1以及构成电源继电器RL2的开关SP2和SC2。开关SP1和SP2是电源继电器开关，而开关SC1和SC2是反向连接保护继电器。在每个臂中串联连接的两个开关SP1和SC1以及SP2和SC2通过将MOSFET的源电极彼此连接来串联连接。
当MOSFET诸如第一半导体装置10和第二半导体装置20被用作开关SU1p至SW2n、SP1、SC1、SP2和SC2时，MOSFET的体二极管可以被用作续流二极管。在图7中，未示出与相应开关SU1p至SW2n、SP1、SC1、SP2和SC2反并联连接的续流二极管，但是续流二极管可以连接至相应开关SU1p至SW2n、SP1、SC1、SP2和SC2。
激励电路单元83检测流经电阻器RU1、RV1和RW1的电流，并且输出检测的电流作为第一U相电流Iur1、第一V相电流Ivr1和第一W相电流Iwr1。激励电路单元83还检测流经电阻器RU2、RV2和RW2的电流，并且输出检测的电流作为第二U相电流Iur2、第二V相电流Ivr2和第二W相电流Iwr2。
激励电路单元83包括由微型计算机构成的ECU，并且该ECU操作第一逆变器INV1和第二逆变器INV2的开关来控制旋转电机82的扭矩以达到扭矩命令值Tr*。基于例如由扭矩传感器94检测的转向扭矩Trq来设定扭矩命令值Tr*。激励电路单元83基于角度传感器的输出信号，通过ECU计算旋转电机82的电角θe。角度传感器可以是例如包括作为设置在旋转电机82的转子侧上的磁产生部分的磁体和设置成靠近磁体的磁检测元件的角度传感器。由ECU提供的功能可以例如由存储在有形存储装置中的软件和执行软件的计算机、硬件或者软件、计算机和硬件的组合来提供。
半导体模块1可以应用至EPS 80，并且可以应用于与EPS 80的驱动电路相对应的激励电路单元83，作为包括彼此串联连接的两个开关的半导体模块SU1至SW2。
半导体模块1可以应用至示出为第一逆变器INV1和第二逆变器INV2的逆变器电路中的每一个，并且第一半导体装置10和第二半导体装置20应用至逆变器电路，作为彼此串联连接的开关元件。
可以将通过相对于半导体模块1反转第一半导体装置10的顶部和底部而获得的半导体模块应用于图7所示的电源继电器RL1和RL2。在这种情况下，例如，第一导电构件121延伸至接合板116侧而不是接合板106，并且接合至接合板106，并且第三导电构件124延伸至接合板106侧而不是接合板116，并且接合至接合板116。通过上述替代，外部端子102至104用作第一源极端子S1和第二源极端子S2。外部端子112至114用作第一漏极端子D1。结果，电连接至同一半导体装置的栅极端子和漏极端子彼此不相邻。
(第二实施方式)
如图8A至图11所示，在根据第二实施方式的半导体模块2中，当从顶部观看时，第一半导体装置10以相对于第二半导体装置20绕作为轴线的竖向方向逆时针旋转大约90°的取向布置。半导体模块2类似于半导体模块1。
半导体模块2包括从顶部以以下所述顺序堆叠的第一导电构件221、第二导电构件223、第一半导体装置10、第三导电构件224、第四导电构件225、第二半导体装置20和电极焊盘222。半导体模块2在竖向方向上与电极焊盘222的位置相同的位置处还包括外部端子201至204和211至214以及导电接合板205、206、215和216。半导体模块2还包括栅极连接构件207和217。
在半导体模块2中，外部端子201至204以所述的顺序从x轴的负方向到正方向被布置，与外部端子101至104的布置相反。相应地，接合板205被布置在x轴的负侧，并且接合板206被布置在x轴的正侧。
当从顶部看时，对应于接合板205的布置，第二导电构件223被成形为矩形的四个角中的最靠近接合板205的沿x轴的负方向和y轴的正方向的角的位置具有切口。第一半导体装置10的栅极焊盘设置在切口部分中。当从顶部观看时，第四导电构件225被成形为矩形的四个角中的最靠近接合板215的沿x轴的正方向和y轴的负方向的角的位置具有切口。第二半导体装置20的栅极焊盘设置在切口部分中。在第二实施方式中，第一半导体装置10和第二半导体装置20在形状和尺寸上相同，但是与第一实施方式的不同之处在于栅极焊盘的位置不同。
栅极连接构件207布置在x轴的负侧，这与布置栅极连接构件107的情况相反。栅极连接构件207包括在接合板205的上表面上沿竖向方向延伸的柱状部分，以及从柱状部分沿y轴的负方向延伸至第一半导体装置10的上表面的梁状部分。半导体模块2中的其他配置与半导体模块1中的那些配置相同，并因此将省略对那些配置的描述。
外部端子201是电连接至第一半导体装置10的栅电极的第一栅极端子G1。外部端子211是电连接至第二半导体装置20的栅电极的第二栅极端子G2。
第一栅极端子G1沿y轴的正方向布置在x轴的最负向侧。第二栅极端子G2沿y轴的负方向布置在x轴的最正向侧。当从顶部观看树脂模制件230时，第一栅极端子G1和第二栅极端子G2布置在相对于中心O1大致点对称的位置处。中心O1位于树脂模制件230在x轴方向上的中心和树脂模制件230在y轴方向上的中心。
外部端子202至204是电连接至第一半导体装置10的源电极的第一源极端子S1。外部端子212至214是电连接至第二半导体装置20的源电极的第二源极端子S2，并且还是电连接至第一半导体装置10的漏电极的第一漏极端子D1。
与外部端子201相邻的外部端子仅是外部端子202。外部端子201是第一栅极端子G1，并且外部端子202是第一源极端子S1。作为第一栅极端子G1的外部端子201不与作为第一漏极端子D1的外部端子212至214中的任何一个相邻。与外部端子211相邻的外部端子仅是外部端子212。外部端子211是第二栅极端子G2，并且外部端子212是第二源极端子S2和第一漏极端子D1。由于第二漏极端子D2不被包括为外部端子，所以第二栅极端子G2和第二漏极端子D2彼此不相邻。在半导体模块2中，电连接至同一半导体装置的栅极端子和漏极端子彼此不相邻。
当从顶部观看树脂模制件230时，第一栅极端子G1和第二栅极端子G2可能被布置在相对于中心O1大致点对称的位置处。即使在上述配置中，也可以防止电连接至同一半导体装置的栅极端子和漏极端子彼此相邻。半导体模块2可以应用于EPS 80。更具体地，半导体模块2可以应用于示出为第一逆变器INV1和第二逆变器INV2的逆变器电路。
(第三实施方式)
如图12A至图14所示，根据第三实施方式的半导体模块3与半导体模块1的不同之处在于，提供第一半导体装置11和第二半导体装置21，而不是第一半导体装置10和第二半导体装置20。第一半导体装置11和第二半导体装置21是具有相同结构、形状、尺寸等的半导体装置。与第一半导体装置10和第二半导体装置20相比，第一半导体装置11和第二半导体装置21在从顶部观看时在大致矩形形状中的短侧方向(换句话说，图12A至图14中的x轴方向)上具有较长的长度。
第一半导体装置11被布置成使得当从顶部观看时纵向方向沿y轴方向，并且第二半导体装置21被布置成使得当从顶部观看时纵向方向沿x轴方向。当从顶部观看时，第一半导体装置11以相对于第二半导体装置21绕作为轴线的竖向方向逆时针旋转大致90°的取向布置。
半导体模块3包括从顶部以以下所述顺序堆叠的第一导电构件321、第二导电构件323、第一半导体装置11、第三导电构件324、第四导电构件325、第二半导体装置21和电极焊盘322。半导体模块3还包括在竖向方向上与电极焊盘322的位置相同的位置处的外部端子301至304和311至314以及导电接合板305、306、315和316。半导体模块3还包括栅极连接构件307和317。
在半导体模块3中，根据第一半导体装置11和第二半导体装置21的尺寸，第一导电构件321、第三导电构件324和电极焊盘322的尺寸在x轴的正方向上被放大。例如，在第一导电构件321中，要接合至接合板306的连接部分321a沿x轴的正方向延伸至与外部端子302的位置相同的位置。栅极连接构件307的梁状部分从柱状部分沿y轴的负方向延伸至第一半导体装置11的上表面。半导体模块3中的其他配置与半导体模块1中的那些配置相同，并因此将省略对那些配置的描述。
外部端子301是电连接至第一半导体装置11的栅电极的第一栅极端子G1。外部端子311是电连接至第二半导体装置21的栅电极的第二栅极端子G2。第一栅极端子G1和第二栅极端子G2布置在相对于沿x轴方向延伸的线段L3大致线对称的位置处。
外部端子302至304是电连接至第一半导体装置11的源电极的第一源极端子S1。外部端子312至314是电连接至第二半导体装置21的源电极的第二源极端子S2，并且还是电连接至第一半导体装置11的漏电极的第一漏极端子D1。
与外部端子301相邻的外部端子仅是外部端子302。外部端子301是第一栅极端子G1，并且外部端子302是第一源极端子S1。作为第一栅极端子G1的外部端子301不与作为第一漏极端子D1的外部端子312至314中的任何一个相邻。与外部端子311相邻的外部端子仅是外部端子312。外部端子311是第二栅极端子G2，并且外部端子312是第二源极端子S2和第一漏极端子D1。由于第二漏极端子D2不被包括为外部端子，所以第二栅极端子G2和第二漏极端子D2彼此不相邻。在半导体模块3中，电连接至同一半导体装置的栅极端子和漏极端子彼此不相邻。
即使当提供与在半导体模块3中相比相对大的第一半导体装置11和第二半导体装置21时，也可以调整第一导电构件321、第三导电构件324、栅极连接构件307和317以及电极焊盘322的尺寸和形状。第一导电构件321、第三导电构件324和栅极连接构件307、317是夹片。因此，可以实现与半导体模块1的外部端子配置相同的外部端子配置。在半导体模块1至3中，即使在第一半导体装置10和11以及第二半导体装置20和21的形状和尺寸改变的情况下，通过调整夹片和电极焊盘322的尺寸和形状，也可以实现与半导体模块1至3的外部端子布置相同的外部端子布置。
在半导体模块1至3中，已经作为示例描述了第一半导体装置和第二半导体装置的尺寸相同的情况。然而，可以通过使用具有不同尺寸的第一半导体装置和第二半导体装置来实现与半导体模块1至3的外部端子的布置类似的外部端子的布置。例如，即使当半导体模块1中的第三导电构件124、第四导电构件125、第二半导体装置20和电极焊盘122分别用半导体模块3中的第三导电构件324、第四导电构件325、第二半导体装置21和电极焊盘322替换时，第一栅极端子G1和第二栅极端子G2也可以被布置成线对称。即使在使用具有不同尺寸的第一半导体装置和第二半导体装置的情况下，也可以防止电连接至同一半导体装置的栅极端子和漏极端子彼此相邻。
(第四实施方式)
如图15所示，在根据第四实施方式的半导体模块4中，第一半导体装置10和第二半导体装置20沿x轴方向并排布置。第一半导体装置10和第二半导体装置20被布置为使得栅极焊盘在纵向方向和y轴彼此重合的取向中处于x轴的正方向和y轴的负方向。
在半导体模块4中，第一导电构件421具有与第一导电构件121相同的形状。第一导电构件421接合至第一半导体装置10的源电极的上表面，并且在连接部分处接合至与外部端子402至404一体形成的接合板(未示出)的上表面。第一半导体装置10的漏电极接合至与外部端子405至408一体形成的接合板(未示出)的上表面。外部端子401和第一半导体装置10的栅电极通过栅极连接构件(未示出)彼此电连接。
在半导体模块4中，第一导电构件441具有与第一导电构件121相同的形状。第一导电构件441接合至第二半导体装置20的源电极的上表面，并且在连接部分处接合至与外部端子412至414一体形成的接合板(未示出)的上表面。第二半导体装置20的漏电极接合至与外部端子415至418一体形成的接合板(未示出)的上表面。外部端子411和第二半导体装置20的栅电极通过栅极连接构件(未示出)彼此电连接。
外部端子401是电连接至第一半导体装置10的栅电极的第一栅极端子G1。外部端子411是电连接至第二半导体装置20的栅电极的第二栅极端子G2。
外部端子402至404是电连接至第一半导体装置10的源电极的第一源极端子S1。外部端子412至414是电连接至第二半导体装置20的源电极的第二源极端子S2。
外部端子405至408是电连接至第一半导体装置10的漏电极的第一漏极端子D1。外部端子415至418是电连接至第二半导体装置20的漏电极的第二漏极端子D2。
与外部端子401相邻的外部端子仅是外部端子402和外部端子414。外部端子401是第一栅极端子G1。外部端子402是第一源极端子S1。外部端子414是第二源极端子S2。外部端子401不与外部端子405至408中的任何一个相邻。外部端子405至408是第一漏极端子D1。与外部端子411相邻的外部端子仅是外部端子412。外部端子411是第二栅极端子G2，而外部端子412是第二源极端子S2。外部端子411不与外部端子415至418中的任何一个相邻。外部端子415至418是第二漏极端子D2。在半导体模块4中，电连接至同一半导体装置的栅极端子和漏极端子彼此不相邻。
即使在第一半导体装置10和第二半导体装置20如在半导体模块4中那样不彼此交叠并且并排布置的情况下，第一栅极端子G1和第一漏极端子D1也不彼此相邻，并且第二栅极端子G2和第二漏极端子D2也不彼此相邻。
通过调节外部端子402至408与412至418之间的连接，半导体模块4可以应用于图7所示的第一逆变器INV1和第二逆变器INV2与电源继电器RL1和RL2二者。利用第一源极端子S1与第二漏极端子D2之间的连接，半导体模块4可以用作半导体模块SU1、SV1、SW1、SU2、SV2和SW2。利用第一源极端子S1与第二源极端子S2之间的连接，半导体模块4可以用作电源继电器RL1与RL2。
(第五实施方式)
如图16所示，在根据第五实施方式的半导体模块5中，第一半导体装置10和第二半导体装置20沿x轴方向并排布置。第一半导体装置10和第二半导体装置20以纵向方向(或长侧方向)和y轴方向彼此一致的取向布置使得栅极焊盘处于相反的方向。第二半导体装置20以相对于第一半导体装置10绕作为轴线的竖向方向旋转180°的取向布置。
在半导体模块5中，第一导电构件521具有与第一导电构件121相同的形状。第一导电构件521接合至第一半导体装置10的源电极的上表面，并且在连接部分处接合至与外部端子502至504一体形成的接合板(未示出)的上表面。第一半导体装置10的漏电极接合至与外部端子505至508一体形成的接合板(未示出)的上表面。外部端子501和第一半导体装置10的栅电极通过栅极连接构件(未示出)彼此电连接。
在半导体模块5中，第一导电构件541具有与第一导电构件121相同的形状。第一导电构件541接合至第二半导体装置20的源电极的上表面，并且在连接部分处接合至与外部端子512至514一体形成的接合板(未示出)的上表面。第二半导体装置20的漏电极接合至与外部端子515至518一体形成的接合板(未示出)的上表面。外部端子511和第二半导体装置20的栅电极通过栅极连接构件(未示出)彼此电连接。
外部端子501是电连接至第一半导体装置10的栅电极的第一栅极端子G1。外部端子511是电连接至第二半导体装置20的栅电极的第二栅极端子G2。外部端子501即第一栅极端子G2，沿y轴的正方向布置在x轴的最负向侧。外部端子511即第二栅极端子G2，沿y轴的负方向布置在x轴的最正向侧。当从顶部观看树脂模制件530时，第一栅极端子G1和第二栅极端子G2布置在相对于中心大致点对称的位置处。
外部端子502至504是电连接至第一半导体装置10的源电极的第一源极端子S1。外部端子512至514是电连接至第二半导体装置20的源电极的第二源极端子S2。
外部端子505至508是电连接至第一半导体装置10的漏电极的第一漏极端子D1。外部端子515至518是电连接至第二半导体装置20的漏电极的第二漏极端子D2。
与外部端子501相邻的外部端子仅是外部端子502。外部端子501是第一栅极端子G1，并且外部端子502是第一源极端子S1。作为第一栅极端子G1的外部端子501不与作为第一漏极端子D1的外部端子505至508中的任何一个相邻。与外部端子511相邻的外部端子仅是外部端子512。外部端子511是第二栅极端子G2，而外部端子512是第二源极端子S2。作为第二栅极端子G2的外部端子511不与作为第二漏极端子D1的外部端子515至518中的任何一个相邻。在半导体模块4中，电连接至同一半导体装置的栅极端子和漏极端子彼此不相邻。
即使在第一半导体装置10和第二半导体装置20如在半导体模块5中那样不彼此交叠并且并排布置的情况下，第一栅极端子G1和第一漏极端子D1也不彼此相邻，并且第二栅极端子G2和第二漏极端子D2也不彼此相邻。如在半导体模块4中，通过调节外部端子502至508与512至518之间的连接，半导体模块5可以应用于图7所示的第一逆变器INV1和第二逆变器INV2与电源继电器RL1和RL2二者。
根据以上描述的实施方式，可以获得以下效果。
半导体模块1至5包括：多个半导体装置(例如，第一半导体装置10和第二半导体装置20)；用于一体地密封/封装多个半导体装置的树脂模制件130、230、330、430和530以及当半导体装置的厚度方向被定义为竖向方向时沿树脂模制件的横向侧布置的外部端子101至104、111至114、201至204、211至214、301至304、311至314、401至404、411至414、501至504和511至514。
半导体装置10、11、20和21是垂直绝缘栅半导体装置，每个半导体装置都包括栅电极75、第一电极(例如源电极71)和第二电极(例如漏电极72)。在半导体装置10、11、20和21中，将电压施加至栅电极使得电流从半导体装置10、11、20和21的第一电极流向第二电极。
在半导体模块1至5中，电连接至同一半导体装置的栅极端子和第二端子彼此不相邻。电连接至第一半导体装置10和11的栅电极的第一栅极端子G1(对应于外部端子101、201、301、401和501)和对应于电连接至第一半导体装置10和11的第二电极的第二端子的第一漏极端子D1(对应于外部端子112至114、212至214、312至314、405至408和505至508)没有布置在彼此相邻的位置处。即使在彼此相邻的外部端子的两个端子由于接触而短路的情况下，也可以抑制第一半导体装置10和11的栅电极和第二电极短路。可以抑制第一半导体装置10和11经受热击穿。
在半导体装置1至3中，由于与电连接至第二半导体装置20和21的第二电极的第二端子对应的第二漏极端子D2不存在，所以与电连接至第二半导体装置20和21的栅电极的第二栅极端子G2(对应于外部端子111、211和311)相邻的外部端子不是第二漏极端子D2。
在半导体装置4和5中，电连接至第二半导体装置20的栅电极的第二栅极端子G2(对应于外部端子411和511)和电连接至第二半导体装置20的第二电极的第二漏极端子D2(对应于外部端子405至408和505至508)没有布置在彼此相邻的位置处。
即使在彼此相邻的外部端子的两个端子由于接触而短路的情况下，也可以抑制第二半导体装置20和21的栅电极和第二电极短路。因此，可以抑制第二半导体装置20和21经受热击穿。
为了实现如上所述的外部端子的布置，优选的是，多个半导体装置是垂直绝缘栅半导体装置，其中第一电极形成在半导体衬底60的第一表面侧(上表面60u侧)上，并且第二电极形成在面向第一表面的第二表面侧(下表面60b侧)上。优选的是，多个半导体装置中的至少之一的第二电极电连接至暴露于树脂模制件130、230、330、430和530的下表面的电极焊盘122、222和322，并且不被电连接至外部端子。
如在半导体模块1至3中，多个半导体装置可以在竖向方向上彼此堆叠，使得从顶部观看时半导体装置的至少一部分彼此交叠。这种布置可以减小半导体模块1至3的装置面积。
在多个半导体装置10、11、20和21之中，布置在下方的第二半导体装置20和21的第一电极和相邻地安装在第二半导体装置20和21之上的第一半导体装置10的第二电极可以通过第三导电构件124、224和324彼此接合。第三导电构件124、224和324可以是电连接至外部端子中的一些的夹片。所述夹片可适以当地用于功率半导体模块，例如其中有相当大的电流流动的功率MOSFET。
第一栅极端子G1可以沿第一方向(y轴的正方向)布置在树脂模制件130、230、330、430和530的横向侧上，并且第二栅极端子G2可以沿与第一方向相反的第二方向(y轴的负方向)布置。第一栅极端子G1和第二栅极端子G2还可以布置在相对于与第一方向和第二方向大致正交的线段L1和L3大致线对称的位置处。替选地，当从顶部观看树脂模制件时，第一栅极端子G1和第二栅极端子G2可能被布置在相对于中心大致点对称的位置处。
多个半导体装置可以是具有相同尺寸的半导体装置。替选地，多个半导体装置可以包括具有不同尺寸的半导体装置。
当多个半导体装置包括具有相同形状的第一半导体装置10和第二半导体装置20时，优选的是，第一半导体装置10以相对于第二半导体装置20绕作为轴线的竖向方向旋转大致90°的取向布置。在第一半导体装置10和第二半导体装置20以这样的位置关系布置的情况下，当第一半导体装置10和第二半导体装置20彼此安装在对方上以便从顶部观看时至少部分彼此交叠时，有助于半导体装置10和20中的每一个的栅极端子G1、G2与栅电极之间的连接。
半导体模块1至5可以应用于电动助力转向系统的驱动电路。更具体地，半导体模块1至5可以应用于包括在驱动电路中的逆变器电路。半导体模块4和5可以作为串联连接的开关元件应用于电源继电器电路。
在上述实施方式中，通过施加栅极电压来提供n沟道的沟槽栅极型MOSFET是半导体装置的装置结构的示例。然而，半导体装置结构不限于以上示例。例如，半导体元件结构可以是平面栅极型、p沟道型(在图5中p型和n型被替换)、绝缘栅双极晶体管(IGBT)或者反向传导IGBT(RC-IGBT)。当半导体装置是IGBT时，发射极对应于第一电极，并且集电极对应于第二电极。电连接至发射极的外部端子对应于第一端子，电连接至集电极的外部端子对应于第二端子。
在图7中，开关SU1p至SW2n和SP1、SC1、SP2、SC2不限于第一半导体装置10和第二半导体装置20的MOSFET，并且可以使用电压控制的半导体开关元件诸如IGBT。当不包括续流二极管的IGBT被用作开关SU1p至SW2n中的每一个时，可以优选地为开关SU1p至SW2n中的每一个安装续流二极管。例如，续流二极管可以反并联连接至开关SU1p至SW2n中的每一个，或者可以将其中续流二极管形成在与IGBT等的半导体衬底相同的半导体衬底中的反向导通IGBT(RC-IGBT)用作开关SU1p至SW2n中的每一个。
多个半导体装置、树脂模制件、第一接合构件等的形状不限于当从顶部观看时形状大致为矩形的情况。外部端子的数量不限于上述实施方式中的每一个所描述的数量。例如，可以为半导体装置中的每一个提供多个栅极端子。漏极端子和源极端子可以具有一个或两个端子，或者可以具有四个或更多个端子。
尽管半导体模块1至5已经被描述为其中两个半导体装置被集成模块化的示例，但是本公开内容不限于以上示例，并且可以使用包括三个或更多个半导体装置的半导体模块。例如，图2至图4所示的树脂模制件130的三个内部配置可以沿x轴方向对齐并容纳在一个树脂模制件中，并且六个半导体装置可以集成到模块中。当六个半导体装置如上所述集成到模块中时，例如，可以构造其中图7中所示的SU1、SV1和SW1集成在一起的半导体模块。
尽管已经参照本公开内容的实施方式描述了本公开内容，但是应当理解的是，本公开内容不限于这些实施方式和结构。本公开内容旨在涵盖各种修改和等同布置。另外，虽然公开了各种组合和配置，但是包括更多、更少或仅单个元件的其他组合和配置也在本公开内容的精神和范围内。

Claims (12)

1.一种半导体模块，包括：
多个半导体装置(10、11、20、21)；
树脂模制件(130、230、330、430、530)，其一体地密封所述半导体装置；以及
多个外部端子(101至104、111至114、201至204、211至214、301至304、311至314、401至404、411至414、501至504、511至514)，在所述半导体装置的厚度方向被定义为竖向方向的情况下，所述多个外部端子被布置在所述树脂模制件的横向侧，
其中，所述半导体装置中的每一个半导体装置包括具有栅电极(75)、第一电极(71)和第二电极(72)的绝缘栅半导体装置，
其中，在所述绝缘栅半导体装置中，载流子通过由施加至所述栅电极的电压提供的沟道从所述第一电极移动至所述第二电极，
其中，所述外部端子包括：
栅极端子(101、111、201、211、301、311、401、411、501、511)，其被电连接至所述栅电极；
第一端子(102至104、112至114、202至204、212至214、302至304、312至314、402至404、412至414、502至504、512至514)，其被电连接至所述第一电极；以及
第二端子(112至114、212至214、312至314、405至408、415至418、505至508、515至518)，其被电连接至所述第二电极，并且
其中，电连接至所述半导体装置之中的同一半导体装置的所述栅极端子和所述第二端子彼此不相邻。
2.根据权利要求1所述的半导体模块，还包括：
电极焊盘(122)，其暴露于所述树脂模制件的下表面，
其中，所述半导体装置中的每一个半导体装置包括垂直绝缘栅半导体装置，所述垂直绝缘栅半导体装置包括具有彼此面对的第一表面和第二表面的半导体衬底，
其中，所述第一电极布置在所述第一表面处，并且所述第二电极布置在所述第二表面处，以及
其中，所述半导体装置中的至少一个半导体装置的所述第二电极电连接至所述电极焊盘，并且不电连接至所述外部端子。
3.根据权利要求1所述的半导体模块，
其中，在所述半导体装置的顶表面视图中，所述半导体装置沿所述竖向方向彼此堆叠以使得所述半导体装置的至少一部分彼此交叠。
4.根据权利要求3所述的半导体模块，
其中，所述半导体装置包括第一半导体装置和第二半导体装置，所述第二半导体装置沿所述竖向方向相邻地堆叠在所述第一半导体装置上，并且
其中，所述第一半导体装置的所述第一电极和所述第二半导体装置的所述第二电极通过导电构件(124、224、324)彼此接合。
5.根据权利要求1所述的半导体模块，
其中，所述半导体装置包括第一半导体装置和第二半导体装置，
其中，所述树脂模制件具有面向第一方向的第一横向侧和面向第二方向的第二横向侧，所述第二方向与所述第一方向相反，
其中，所述外部端子的一部分布置在所述第一横向侧处，并且所述外部端子的另一部分布置在所述第二横向侧处，
其中，所述栅极端子包括第一栅极端子(101、301)和第二栅极端子(111、311)，
其中，所述第一栅极端子连接至所述第一半导体装置的所述栅电极，并且被布置在所述第一横向侧处，
其中，所述第二栅极端子连接至所述第二半导体装置的所述栅电极，并且被布置在所述第二横向侧处，以及
其中，所述第一栅极端子和所述第二栅极端子布置在相对于与所述第一方向和所述第二方向大致正交的线段大致线对称的相应位置处。
6.根据权利要求1所述的半导体模块，
其中，所述半导体装置包括第一半导体装置和第二半导体装置，
其中，所述树脂模制件具有面向第一方向的第一横向侧和面向第二方向的第二横向侧，所述第二方向与所述第一方向相反，
其中，所述外部端子的一部分布置在所述第一横向侧处，并且所述外部端子的另一部分布置在所述第二横向侧处，
其中，所述栅极端子包括第一栅极端子(201、501)和第二栅极端子(211、511)，
其中，所述第一栅极端子连接至所述第一半导体装置的所述栅电极，并且被布置在所述第一横向侧处，
其中，所述第二栅极端子连接至所述第二半导体装置的所述栅电极，并且被布置在所述第二横向侧处，以及
其中，在所述树脂模制件的顶表面视图中，所述第一栅极端子和所述第二栅极端子布置在相对于所述树脂模制件的中心大致点对称的相应位置处。
7.根据权利要求1所述的半导体模块，
其中，所述半导体装置包括第一半导体装置和第二半导体装置，
其中，所述第一半导体装置和所述第二半导体装置是具有相同形状的半导体装置，
其中，所述第一半导体装置以相对于第二半导体装置绕轴线旋转大致90°的取向布置，以及
其中，所述轴线是沿着所述竖向方向的。
8.根据权利要求1所述的半导体模块，
其中，所述半导体装置具有相同的尺寸。
9.根据权利要求1所述的半导体模块，
其中，所述半导体装置包括具有不同尺寸的半导体装置。
10.根据权利要求1至9中任一项所述的半导体模块，
其中，所述半导体装置被应用于逆变器电路。
11.根据权利要求1至9中任一项所述的半导体模块，
其中，所述半导体装置被应用于电源继电器电路。
12.根据权利要求1至9中任一项所述的半导体模块，
其中，所述半导体装置被应用于电动助力转向系统(80)的驱动电路。
CN202010448966.7A 2019-05-30 2020-05-25 半导体模块 Active CN112018181B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019101765A JP7211268B2 (ja) 2019-05-30 2019-05-30 半導体モジュール
JP2019-101765 2019-05-30

Publications (2)

Publication Number Publication Date
CN112018181A true CN112018181A (zh) 2020-12-01
CN112018181B CN112018181B (zh) 2024-05-10

Family

ID=73506556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010448966.7A Active CN112018181B (zh) 2019-05-30 2020-05-25 半导体模块

Country Status (3)

Country Link
US (1) US11437305B2 (zh)
JP (1) JP7211268B2 (zh)
CN (1) CN112018181B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6952824B2 (ja) * 2020-04-06 2021-10-27 三菱電機株式会社 パワーモジュール及びこれを用いた電力用半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017339A1 (en) * 2003-06-19 2005-01-27 Shigeharu Yoshiba Semiconductor device and switching element
CN101908530A (zh) * 2009-06-05 2010-12-08 瑞萨电子株式会社 半导体装置
CN103035631A (zh) * 2011-09-28 2013-04-10 万国半导体(开曼)股份有限公司 联合封装高端和低端芯片的半导体器件及其制造方法
WO2016084180A1 (ja) * 2014-11-27 2016-06-02 三菱電機株式会社 半導体モジュールおよび半導体駆動装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014185050A1 (ja) * 2013-05-16 2014-11-20 富士電機株式会社 半導体装置
JP6076865B2 (ja) * 2013-09-02 2017-02-08 ルネサスエレクトロニクス株式会社 電子装置
JP6137421B2 (ja) * 2014-12-24 2017-05-31 日本精工株式会社 パワー半導体モジュール及びこれを用いた電動パワーステアリング装置
US11784639B2 (en) * 2018-11-02 2023-10-10 Rohm Co., Ltd. Semiconductor device, semiconductor module, relay unit, battery unit, and vehicle

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017339A1 (en) * 2003-06-19 2005-01-27 Shigeharu Yoshiba Semiconductor device and switching element
CN101908530A (zh) * 2009-06-05 2010-12-08 瑞萨电子株式会社 半导体装置
CN103035631A (zh) * 2011-09-28 2013-04-10 万国半导体(开曼)股份有限公司 联合封装高端和低端芯片的半导体器件及其制造方法
WO2016084180A1 (ja) * 2014-11-27 2016-06-02 三菱電機株式会社 半導体モジュールおよび半導体駆動装置

Also Published As

Publication number Publication date
US11437305B2 (en) 2022-09-06
JP7211268B2 (ja) 2023-01-24
US20200381343A1 (en) 2020-12-03
JP2020198329A (ja) 2020-12-10
CN112018181B (zh) 2024-05-10

Similar Documents

Publication Publication Date Title
US10056309B2 (en) Electronic device
JP5017332B2 (ja) インバータ
US11380656B2 (en) Semiconductor device
TWI705554B (zh) 半導體裝置及電子裝置
CN112018181B (zh) 半导体模块
CN116259622A (zh) 半导体装置和半导体芯片
JP5409889B2 (ja) インバータ
US20220223501A1 (en) Semiconductor module
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
US20220223502A1 (en) Semiconductor module
JP2004031590A (ja) 半導体装置
JP7119666B2 (ja) スイッチング素子ユニット及びスイッチング素子モジュール
JP6401444B2 (ja) パワーモジュールおよびその製造方法
JP7120286B2 (ja) 半導体モジュールを含む電子装置
JP5188602B2 (ja) インバータ
US20220247283A1 (en) Electronic device comprising semiconductor module
JP7040538B2 (ja) 接続端子ユニット
JP3922698B2 (ja) 半導体装置
WO2019150870A1 (ja) 半導体モジュール
JP2021103905A (ja) 回路装置及び回路装置の製造方法
JP5202685B2 (ja) インバータ
US20240079383A1 (en) Semiconductor device
JP7070070B2 (ja) 半導体装置
CN118077131A (zh) 电力转换装置
JP2021166247A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant