CN112005338B - 在具有翘曲控制增强件的大载体上同时制造多晶圆的方法 - Google Patents

在具有翘曲控制增强件的大载体上同时制造多晶圆的方法 Download PDF

Info

Publication number
CN112005338B
CN112005338B CN201880089260.7A CN201880089260A CN112005338B CN 112005338 B CN112005338 B CN 112005338B CN 201880089260 A CN201880089260 A CN 201880089260A CN 112005338 B CN112005338 B CN 112005338B
Authority
CN
China
Prior art keywords
frame member
semiconductor
wafer
semiconductor substrate
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880089260.7A
Other languages
English (en)
Other versions
CN112005338A (zh
Inventor
沈明皓
周晓天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Yisiwei System Integrated Circuit Co ltd
Original Assignee
Chengdu Eswin System Ic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Eswin System Ic Co ltd filed Critical Chengdu Eswin System Ic Co ltd
Publication of CN112005338A publication Critical patent/CN112005338A/zh
Application granted granted Critical
Publication of CN112005338B publication Critical patent/CN112005338B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

公开了一种制造半导体器件的方法，所述方法包括将多个半导体基板和框架构件粘附到载体基板的支撑表面上。所述半导体基板可以是能够切割或切成多个管芯的晶圆。由此，每个晶圆具有各自的有源表面和至少一个各自的集成电路区域。所述方法可以进一步包括将所述框架构件和所述多个半导体基板密封在密封剂中。随后，移除所述载体基板，并且在所述半导体基板和所述框架构件上形成再分布层(RDL)。

Description

在具有翘曲控制增强件的大载体上同时制造多晶圆的方法
相关申请
本申请要求2018年2月15日提交的题为“大面板晶圆级封装工艺”的美国临时申请No.62/631,305和2018年2月19日提交的题为“带有增强件的大面板晶圆级封装”的美国临时申请No.62/632,138的优先权，两者通过引用全部并入本文。
技术领域
本公开涉及半导体封装技术。
背景技术
半导体器件普遍存在于现代电子产品中。半导体器件中的电子部件数量和密度各不相同。离散半导体器件通常包含一种类型的电子部件，例如发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器和功率金属氧化物半导体场效应晶体管(MOSFET)。集成半导体器件通常包含数百至数百万个电子部件。集成半导体器件的示例包括微控制器、微处理器、电荷耦合器件(CCD)、太阳能电池和数字微镜器件(DMD)。
半导体器件执行多种功能，例如信号处理，高速计算，发送和接收电磁信号，控制电子器件，将太阳光转换成电以及为电视显示器创建可视投影。半导体器件应用在娱乐、通信、功率转换、网络、计算机和消费产品领域中。半导体器件还应用于军事应用、航空、汽车、工业控制器和办公设备。
半导体器件利用半导体材料的电气特性。半导体材料的原子结构允许通过施加电场或基极电流或通过掺杂过程来控制其导电性。掺杂将杂质引入半导体材料中，以操控和控制半导体器件的导电性。
半导体器件包含有源电气结构和无源电气结构。有源结构(包括双极型和场效应晶体管)控制电流的流动。通过改变掺杂水平以及施加电场或基极电流，晶体管可以促进或限制电流的流动。无源结构(包括电阻器、电容器和电感器)在执行各种电气功能所需的电压和电流之间建立关系。无源结构和有源结构被电连接以形成电路，所述电路使半导体器件能够执行高速计算和其他有用功能。
半导体器件通常使用两个复杂的制造工艺来制造，即，前端制造和后端制造，每个制造工艺均可能涉及数百个步骤。前端制造涉及在半导体晶圆的表面上形成多个管芯。每个半导体管芯通常是相同的，并且包含通过电连接有源部件和无源部件而形成的电路。后端制造涉及从完成的晶圆中分离出单个半导体管芯，并封装管芯以提供结构支撑和环境隔离。
在整个说明书中，术语“管芯”、“半导体芯片”和“半导体管芯”可互换使用。本文中使用的术语“晶圆”包括根据本发明的具有在其上沉积层例如以形成电路结构的暴露表面的任何结构。
图1A至1E示出了用于制造具有再分布层(RDL)的晶圆级封装的典型方法的示意性截面图。
如图1A所示，准备晶圆100。晶圆100可以包括根据已知工艺形成的多个半导体器件结构(未示出)。然后根据已知工艺在晶圆100上形成RDL层。在图1A至1E中，RDL象征性地示出为一组层102、104和106。RDL通常是通过在晶圆的表面上添加金属和电介质层以将I/O布局重新布线为更宽松的间距占位区(pitch footprint)来限定的。这样的再分布通常包括薄膜聚合物如BCB、PI或其他有机聚合物和金属化物(如Al或Cu)，以将外围焊盘重新布线为面积阵列配置。层102和106表示电介质层，层104表示金属特征。层102、104和106共同表示电介质和金属层，其形成为允许从晶圆100到图1E所示的焊接凸块或焊接球108的电气通信。在RDL上形成焊接球108以用于进一步连接。同样如图1E所示，可以沿着晶圆的切口区域进行切割或锯切工艺，以将单个晶圆级管芯彼此分开。
在晶圆级封装中，晶圆和管芯由于热膨胀系数(CTE)不匹配而容易翘曲。众所周知，晶圆翘曲仍然是令人担忧的问题。由于无法保持管芯和晶圆的耦合，翘曲会阻止管芯-晶圆堆叠体的成功组装。翘曲问题尤其是在大尺寸晶圆中是严重的，并且已经对要求精细间距RDL工艺的晶圆级半导体封装工艺产生了障碍。
本公开提供新颖的改进的封装方法，从而减少翘曲或其他缺陷。
发明内容
根据本公开的制造半导体器件的方法可以包括提供多个半导体基板，如晶圆，每个半导体基板具有各自的有源表面和至少一个各自的集成电路区域。
所述方法还可以包括将所述多个半导体基板粘附到载体基板的支撑表面上，并且将框架构件粘附到所述载体基板的所述支撑表面上。所述方法可以进一步包括将所述框架构件和所述多个半导体基板密封在密封剂中，从而得到多晶圆密封层。随后，所述方法可以包括从所述多晶圆密封层中移除所述载体基板，并在所述多晶圆密封层的所述半导体基板上形成再分布层(RDL)，从而得到多晶圆面板。
在一些实施例中，所述载体基板和/或所述框架构件的热膨胀系数(CTE)可以与所述多个半导体基板的CTE基本匹配。
在一些实施例中，所述框架构件的至少一部分能够沿着所述载体基板的所述支撑表面在所述多个半导体基板中的至少两个之间延伸。
在一些实施例中，在一些实施例中，所述方法可以进一步包括将所述多层面板切割以获得单独的半导体器件。
在一些实施例中，所述多个半导体基板中的每一个都可以是由硅制成的晶圆，或者可以是任何其他种类的半导体晶圆。
在一个实施例中，一种制造半导体器件的方法包括：提供多个半导体基板，其中每个半导体基板具有各自的有源表面和至少一个各自的集成电路区域；将所述多个半导体基板粘附到载体基板的支撑表面上；将框架构件粘附到所述载体基板的所述支撑表面上；将所述框架构件和所述多个半导体基板密封在密封剂中，从而得到多晶圆密封层；从所述多晶圆密封层中移除所述载体基板；以及在所述多晶圆密封层的所述半导体基板上形成再分布层(RDL)，从而得到多晶圆面板。
在一个实施例中，可以进一步对所述多晶圆面板进行切割步骤，从而可以使多层面板单片化(singulated)以获得单独的半导体器件。在一些实施例中，所述载体基板的热膨胀系数(CTE)可以与所述多个半导体基板的CTE基本匹配。在其他实施例中，所述框架构件的热膨胀系数(CTE)也可以与所述多个半导体基板和/或所述载体基板的CTE基本匹配。
在一个实施例中，所述框架构件的至少一部分能够沿着所述载体基板的所述支撑表面在所述多个半导体基板中的至少两个之间延伸。在一些实施例中，所述多个半导体基板中的每一个可以包含硅，并且所述框架构件的热膨胀系数(CTE)可以与硅的CTE基本匹配。
在另一个实施例中，一种所述制造半导体器件的方法包括：提供第一半导体基板和第二半导体基板，第一半导体基板和第二半导体基板分别具有各自的有源表面和至少一个各自的集成电路区域；将所述第一半导体基板和第二半导体基板粘附到载体基板的支撑表面上；将框架构件粘附到所述载体基板的所述支撑表面上，其中所述框架构件的至少一部分在所述第一半导体基板和第二半导体基板之间延伸；将所述框架构件以及所述第一半导体基板和第二半导体基板密封在密封剂中，从而得到多晶圆密封层，其中所述密封剂的至少一部分在所述框架构件与所述第一半导体基板和第二半导体基板中的至少一个之间形成密封剂通道；从所述多晶圆密封层中移除所述载体基板；以及在所述多晶圆密封层的所述第一半导体基板和第二半导体基板上形成再分布层(RDL)，从而得到多晶圆面板。
在一些实施例中，在以上讨论的方法中，所述载体基板的热膨胀系数(CTE)可以与所述第一半导体基板和第二半导体基板的CTE基本匹配。在其他实施例中，所述框架构件的热膨胀系数(CTE)与所述第一半导体基板和第二半导体基板的CTE和/或所述载体基板的CTE基本匹配。
在一个实施例中，所述框架构件的至少一部分沿着所述载体的所述支撑表面在所述第一半导体基板和第二半导体基板之间延伸。在一些实施例中，所述第一半导体基板和第二半导体基板中的每一个都包含硅，并且所述框架构件的热膨胀系数(CTE)与硅的CTE基本匹配。
在一个实施例中，一种制造半导体器件的方法包括：提供限定其第一通孔和第二通孔的框架构件；将框架构件粘附到载体基板的支撑表面上；通过第一框架构件通孔和第二框架构件通孔将第一半导体基板和第二半导体基板分别粘附到载体基板的支撑表面上；将所述框架构件以及所述第一半导体基板和第二半导体基板密封在密封剂中，从而得到多晶圆密封层，其中所述密封剂的至少一部分在所述框架构件与所述第一半导体基板和第二半导体基板中的至少一个之间形成密封剂通道；从所述多晶圆密封层中移除所述载体基板；以及在所述多晶圆密封层的所述第一半导体基板和第二半导体基板上形成再分布层(RDL)，从而得到多晶圆面板。
在一个实施例中，一种制造半导体器件的方法开始于提供多个半导体基板的步骤，其中每个半导体基板具有各自的有源表面和至少一个各自的集成电路区域，随后进行下一步骤，即，将所述多个半导体基板粘附到载体基板的支撑表面上。再下一步骤包括将所述多个半导体基板密封在密封剂中，从而得到多晶圆密封层。在该实施例中，没有框架构件。所述方法继续进行从所述多晶圆密封层中移除所述载体基板的步骤，随后进行下一步骤，即，在所述多晶圆密封层的所述半导体基板上形成再分布层(RDL)，从而得到多晶圆面板。在一个实施例中，可以进一步对所述多晶圆面板进行切割步骤，从而可以使多层面板单片化以获得单独的半导体器件。
附图说明
图1A至1E示出了用于制造晶圆级封装的传统方法的示意性截面图。
图2A至2E示出了根据本公开的实施例的用于制造晶圆级封装的示例性方法的示意性截面图。
图3示出了根据本公开的实施例的框架构件的一个实施例的平面图。
图4是示出根据本公开的用于制造晶圆级封装的示例性方法的工艺流程图。
具体实施方式
本公开涉及晶圆级封装工艺。例如，在半导体晶圆封装工艺中，晶圆可以是其上具有数千个芯片的半导体晶圆或器件晶圆。薄晶圆，尤其是超薄晶圆(厚度小于60微米或甚至小于30微米)非常不稳定，比传统的厚晶圆更容易受到应力的影响。在加工期间，薄晶圆可能容易断裂和翘曲。因此，将其临时结合到刚性支撑载体基板上可以减少晶圆损坏的风险。载体基板可以是由玻璃、蓝宝石、金属或其他刚性材料制成的正方形或矩形面板，以增加芯片的体积。在一种晶圆封装方法中，将晶圆临时放置在临时的涂覆有粘合剂的载体基板上，将其密封在诸如环氧树脂模制化合物之类的密封剂材料中。然后将密封的晶圆用期望的半导体封装操作进行处理，所述操作包括RDL形成和切割成单个芯片。
在本发明的以下详细描述中，对附图进行了参照，这些附图构成本发明的一部分，并且在附图中通过说明的方式示出了可以实践本发明的特定实施例。对这些实施例进行了足够详细的描述，以使本领域技术人员能够实施本发明。在不脱离本发明的范围的情况下，可以利用其他实施例并且可以进行结构改变。
因此，以下详细描述不应被理解为限制性的，并且本发明的范围仅由所附权利要求以及这些权利要求所赋予的等同物的全部范围来限定。
现在将参照附图描述本发明的一个或多个实施方式，其中，贯穿全文，相似的附图标记用于指代相似的元件，并且其中所示的结构不是一定按比例绘制。
图2A至2E示出了表示根据本公开的用于制造晶圆级封装的示例性方法的示意性截面图。
如图2A所示，准备载体基板202。载体基板202可以包括可离型的基板材料。将粘合剂层206设置在载体基板202的顶表面上。在一个实施例中，载体基板202可以是玻璃基板，但是替代地，也可以是CTE与待加工的晶圆200的CTE匹配的任何其他材料。例如，载体基板202也可以是陶瓷、蓝宝石或石英。粘合层206可以是粘合带，或者替代地，可以是经由旋涂工艺等施加到载体基板202上的胶水或环氧树脂。
随后，晶圆200和框架构件204可以经由粘合剂层206安装在载体基板202的支撑表面上。在图3中还示出了示例性框架构件204的平面图。在一些实施例中，不需要任何框架构件204。换言之，晶圆200将经由粘合剂层206安装在载体基板202的支撑表面上，而没有任何相邻的框架构件204。载体基板可以由玻璃或其他合适的材料形成，这些材料的CTE至少与晶圆200的CTE基本匹配。例如，载体基板202也可以是陶瓷、蓝宝石或石英。晶圆200可以包括在其上形成的半导体电路，所述半导体电路适于被切开或切割成多个管芯。框架构件204可以包括多个通孔，将所述多个通孔的尺寸和形状设置为允许相应的晶圆200定位在其中，如图2A至2E和图3所示。还可以将框架构件204称为增强件材料。在一些实施例中，框架构件204可以由玻璃、陶瓷、蓝宝石、石英或CTE至少与晶圆200和/或载体基板202的CTE基本匹配的其他合适的材料形成。
组装的顺序可以变化；换言之，可以在放置晶圆200之前、期间或之后放置框架构件204。此外，虽然示出了四个晶圆200和通孔，但是替代实施例可以包括任何数量的晶圆200和通孔。此外，虽然图中所示的框架构件204为正方形并且图中所示的晶圆200为圆形，但是框架构件204的替代实施例可以具有任何期望的形状。例如，框架构件204可以是圆形或矩形，并且同样地，晶圆200也可以是正方形或矩形。可以通过使用任何常规的表面安装技术将晶圆200和框架构件204安装在载体基板202上，所述表面安装技术包括粘合剂、胶水和/或临时胶带，但不限于此。
如图2B所示，在将晶圆200和框架构件204安装在载体基板202上之后，施加诸如模制化合物208之类的密封剂。模制化合物208覆盖粘附的晶圆200和框架构件204。在没有框架构件204的实施例中，模制化合物208将仅覆盖粘附的晶圆200。模制化合物208还可以填充晶圆200与框架构件204之间可能存在的任何间隙。然后可以使模制化合物208经历固化过程。在不存在框架构件204的一些实施例中，模制化合物208将仅填充晶圆200之间的间隙。
根据图示实施例，例如，可以在转移模压机中使用热固性模制化合物来形成模制化合物208。可以使用其他分配模制化合物的方式。可以使用在高温下为液体或在环境温度下为液体的环氧树脂、树脂和化合物。模制化合物208可以是电绝缘体并且可以是热导体。可以添加不同的填充剂以增强模制化合物208的导热性、刚性或粘附性。
接下来，转向图2C至2E，注意图示结构已经被翻转，使得如图2A至2B所示的顶侧是如图2C至2E所示的底侧。如图2C所示，在形成模制化合物208之后，移除或剥离载体基板202和粘合剂层206以使晶圆200和框架构件204暴露。
如图2D所示，随后，可以使用已知的RDL形成技术来制造RDL 210。此外，为了提供RDL 210与其他电路之间的电连接，形成了多个凸块212，如微凸块或铜柱。可选地，可以进行热处理以使凸块212进行回流焊(reflow)。
如图2E所示，可以沿着切口区域进行切割或锯切过程，以将各个晶圆200及其各自的晶圆级封装彼此分开。应当理解，附图中描绘的截面结构仅用于说明目的。
图4是示出根据本公开的用于制造晶圆级封装的示例性方法的工艺流程图400。在该实施例中，制造半导体器件的方法开始于步骤410，即，提供多个半导体基板，每个半导体基板具有各自的有源表面和至少一个各自的集成电路区域。在一个实施例中，下一步骤420涉及将所述多个半导体基板粘附到载体基板的支撑表面上，随后是步骤430，即，将框架构件粘附到载体基板的支撑表面上。在替代实施例中，可以以相反的顺序进行步骤420和430，例如，步骤430之后是步骤420。下一步骤440涉及将框架构件和所述多个半导体基板密封在密封剂中，从而得到多晶圆密封层，随后是加工步骤450，即，从多晶圆密封层中移除载体基板。所述工艺的下一步骤460包括在多晶圆密封层的半导体基板上形成再分布层(RDL)，从而得到多晶圆面板。在一个实施例中，可以进一步对多晶圆面板进行切割步骤470，由此可以使多层面板单片化以获得单独的半导体器件。
在一些实施例中，在以上讨论的方法中，载体基板的热膨胀系数(CTE)可以与所述多个半导体基板的CTE基本匹配。同样地，框架构件的热膨胀系数(CTE)也可以与所述多个半导体基板和/或载体基板的CTE基本匹配。
在一个实施例中，框架构件的至少一部分能够沿着载体基板的支撑表面在所述多个半导体基板中的至少两个之间延伸。在这些实施例中，所述多个半导体基板中的每一个均可以包含硅，并且框架构件的热膨胀系数(CTE)可以与硅的CTE基本匹配。
在另一个实施例中，制造半导体器件的方法包括：提供第一半导体基板和第二半导体基板，第一半导体基板和第二半导体基板分别具有各自的有源表面和至少一个各自的集成电路区域；将所述第一半导体基板和第二半导体基板粘附到载体基板的支撑表面上；将框架构件粘附到所述载体基板的所述支撑表面上，其中所述框架构件的至少一部分在所述第一半导体基板和第二半导体基板之间延伸；将所述框架构件以及所述第一半导体基板和第二半导体基板密封在密封剂中，从而得到多晶圆密封层，其中所述密封剂的至少一部分在所述框架构件与所述第一半导体基板和第二半导体基板中的至少一个之间形成密封剂通道；从所述多晶圆密封层中移除所述载体基板；以及在所述多晶圆密封层的所述第一半导体基板和第二半导体基板上形成再分布层(RDL)，从而得到多晶圆面板。
在一些实施例中，在以上讨论的方法中，所述载体基板的热膨胀系数(CTE)可以与所述第一半导体基板和第二半导体基板的CTE基本匹配。同样地，所述框架构件的热膨胀系数(CTE)与所述第一半导体基板和第二半导体基板的CTE和/或所述载体基板的CTE基本匹配。
在一个实施例中，所述框架构件的至少一部分沿着所述载体的所述支撑表面在所述第一半导体基板和第二半导体基板之间延伸。在另一个实施例中，如上所讨论的方法可以进一步包括将所述多晶圆面板切割以获得单独的半导体器件。在一些实施例中，所述第一半导体基板和第二半导体基板中的每一个均包含硅，并且所述框架构件的热膨胀系数(CTE)与硅的CTE基本匹配。
在一个实施例中，制造半导体器件的方法包括：提供限定其第一通孔和第二通孔的框架构件；将框架构件粘附到载体基板的支撑表面上；通过第一框架构件通孔和第二框架构件通孔将第一半导体基板和第二半导体基板分别粘附到载体基板的支撑表面上；将所述框架构件以及所述第一半导体基板和第二半导体基板密封在密封剂中，从而得到多晶圆密封层，其中所述密封剂的至少一部分在所述框架构件与所述第一半导体基板和第二半导体基板中的至少一个之间形成密封剂通道；从所述多晶圆密封层中移除所述载体基板；以及在所述多晶圆密封层的所述第一半导体基板和第二半导体基板上形成再分布层(RDL)，从而得到多晶圆面板。
在一些实施例中，在以上讨论的方法中，所述载体基板的热膨胀系数(CTE)可以与所述第一半导体基板和第二半导体基板的CTE基本匹配。在其他实施例中，所述框架构件的热膨胀系数(CTE)可以与所述第一半导体基板和第二半导体基板的CTE和/或所述载体基板的CTE基本匹配。
在一个实施例中，所述第一半导体基板和第二半导体基板中的每一个均包含硅。在另一个实施例中，所述框架构件的热膨胀系数(CTE)与硅的CTE基本匹配。
在一个实施例中，以上讨论的方法进一步包括将多晶圆面板切割以获得单独的半导体器件。
在一个实施例中，制造半导体器件的方法不需要包括步骤430。换言之，所述方法开始于提供多个半导体基板的步骤410，其中每个半导体基板具有各自的有源表面和至少一个各自的集成电路区域，随后进行下一步骤420，即，将所述多个半导体基板粘附到载体基板的支撑表面上。再下一步骤440包括将所述多个半导体基板密封在密封剂中，从而得到多晶圆密封层。在该实施例中，没有框架构件204。所述方法继续进行从所述多晶圆密封层中移除所述载体基板的步骤450，随后进行下一步骤460，即，在所述多晶圆密封层的所述半导体基板上形成再分布层(RDL)，从而得到多晶圆面板。在一个实施例中，可以进一步对所述多晶圆面板进行切割步骤470，从而可以使多层面板单片化以获得单独的半导体器件。
本领域技术人员将容易地观察到，在保持本发明的教导的同时，可以对设备和方法进行多种修改和改变。因此，以上公开内容应被解释为仅由所附权利要求书的边界和界限来限定。

Claims (14)

1.一种制造半导体器件的方法，其特征在于，包括：
提供多个半导体基板，其中每个半导体基板具有各自的有源表面和至少一个各自的集成电路区域；
将多个所述半导体基板安装在框架构件的通孔中；
将所述多个半导体基板和所述框架构件粘附到载体基板的支撑表面上，所述载体基板的支撑表面具有粘合剂层；
将所述框架构件和所述多个半导体基板密封在密封剂中，所述密封剂覆盖所述多个半导体基板和所述框架构件，从而得到多晶圆密封层；
从所述多晶圆密封层中移除所述载体基板和所述粘合剂层；以及
在所述多晶圆密封层的所述半导体基板上形成再分布层，从而得到多晶圆面板；
其中，所述载体基板的热膨胀系数与所述多个半导体基板的热膨胀系数基本匹配，所述框架构件的热膨胀系数与所述多个半导体基板的热膨胀系数基本匹配。
2.根据权利要求1所述的方法，其特征在于，所述框架构件的至少一部分沿着所述载体基板的所述支撑表面在所述多个半导体基板中的至少两个之间延伸。
3.根据权利要求1所述的方法，其特征在于，进一步包括将所述多晶圆面板切割以获得单独的半导体器件。
4.根据权利要求1所述的方法，其特征在于，所述多个半导体基板中的每一个均包含硅。
5.根据权利要求4所述的方法，其特征在于，所述框架构件的热膨胀系数与硅的热膨胀系数基本匹配。
6.一种制造半导体器件的方法，其特征在于，包括：
提供第一半导体基板和第二半导体基板，其中所述第一半导体基板和所述第二半导体基板分别具有各自的有源表面和至少一个各自的集成电路区域；
将所述第一半导体基板和所述第二半导体基板粘附到载体基板的支撑表面上，所述载体基板的支撑表面具有粘合剂层；
将框架构件粘附到所述载体基板的所述支撑表面上，其中所述框架构件的至少一部分在所述第一半导体基板和第二半导体基板之间延伸；
将所述框架构件以及所述第一半导体基板和第二半导体基板密封在密封剂中，所述密封剂覆盖所述第一半导体基板、所述第二半导体基板和所述框架构件，从而得到多晶圆密封层，其中所述密封剂的至少一部分在所述框架构件与所述第一半导体基板和所述第二半导体基板中的至少一个之间形成密封剂通道；
从所述多晶圆密封层中移除所述载体基板和所述粘合剂层；以及
在所述多晶圆密封层的所述第一半导体基板和所述第二半导体基板上形成再分布层，从而得到多晶圆面板；
其中，所述载体基板的热膨胀系数与所述第一半导体基板和所述第二半导体基板的热膨胀系数基本匹配，所述框架构件的热膨胀系数与所述第一半导体基板和所述第二半导体基板的热膨胀系数基本匹配。
7.根据权利要求6所述的方法，其特征在于，所述框架构件的至少一部分沿着所述载体基板的所述支撑表面在所述第一半导体基板和所述第二半导体基板之间延伸。
8.根据权利要求6所述的方法，其特征在于，进一步包括将所述多晶圆面板切割以获得单独的半导体器件。
9.根据权利要求6所述的方法，其特征在于，所述第一半导体基板和所述第二半导体基板中的每一个均包含硅。
10.根据权利要求9所述的方法，其特征在于，所述框架构件的热膨胀系数与硅的热膨胀系数基本匹配。
11.一种制造半导体器件的方法，其特征在于，包括：
提供框架构件，所述框架构件限定了第一框架构件通孔和第二框架构件通孔；
将框架构件粘附到载体基板的支撑表面上，所述载体基板的支撑表面具有粘合剂层；
通过第一框架构件通孔和第二框架构件通孔将第一半导体基板和第二半导体基板分别粘附到载体基板的支撑表面上；
将所述框架构件以及所述第一半导体基板和所述第二半导体基板密封在密封剂中，所述密封剂覆盖所述第一半导体基板、所述第二半导体基板和所述框架构件，从而得到多晶圆密封层，其中所述密封剂的至少一部分在所述框架构件与所述第一半导体基板和所述第二半导体基板中的至少一个之间形成密封剂通道；
从所述多晶圆密封层中移除所述载体基板和所述粘合剂层；以及
在所述多晶圆密封层的所述第一半导体基板和所述第二半导体基板上形成再分布层，从而得到多晶圆面板；
其中，所述载体基板的热膨胀系数与所述第一半导体基板和所述第二半导体基板的热膨胀系数基本匹配，所述框架构件的热膨胀系数与所述第一半导体基板和所述第二半导体基板的热膨胀系数基本匹配。
12.根据权利要求11所述的方法，其特征在于，进一步包括将所述多晶圆面板切割以获得单独的半导体器件。
13.根据权利要求11所述的方法，其特征在于，所述第一半导体基板和所述第二半导体基板中的每一个均包含硅。
14.根据权利要求13所述的方法，其特征在于，所述框架构件的热膨胀系权利要求书数与硅的热膨胀系数基本匹配。
CN201880089260.7A 2018-02-15 2018-03-23 在具有翘曲控制增强件的大载体上同时制造多晶圆的方法 Active CN112005338B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862631305P 2018-02-15 2018-02-15
US62/631,305 2018-02-15
US201862632138P 2018-02-19 2018-02-19
US62/632,138 2018-02-19
PCT/US2018/024051 WO2019160566A1 (en) 2018-02-15 2018-03-23 Method of simultaneously fabricating multiple wafers on large carrier with warpage control stiffener

Publications (2)

Publication Number Publication Date
CN112005338A CN112005338A (zh) 2020-11-27
CN112005338B true CN112005338B (zh) 2024-07-16

Family

ID=67540224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880089260.7A Active CN112005338B (zh) 2018-02-15 2018-03-23 在具有翘曲控制增强件的大载体上同时制造多晶圆的方法

Country Status (4)

Country Link
US (1) US10424524B2 (zh)
CN (1) CN112005338B (zh)
TW (1) TW201946247A (zh)
WO (1) WO2019160566A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11127604B2 (en) * 2018-01-05 2021-09-21 Innolux Corporation Manufacturing method of semiconductor device
US11694906B2 (en) * 2019-09-03 2023-07-04 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
CN110867386A (zh) * 2019-10-23 2020-03-06 广东芯华微电子技术有限公司 板级晶圆扇入封装方法
US11217498B2 (en) * 2019-11-01 2022-01-04 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method of the same
TWI795696B (zh) * 2020-12-04 2023-03-11 吳聲欣 半導體元件封裝結構及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097337A (zh) * 2009-10-22 2011-06-15 英飞凌科技股份有限公司 使用重组晶圆的半导体器件制造的方法和设备

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4233073A1 (de) 1992-10-01 1994-04-07 Siemens Ag Verfahren zum Herstellen eines Halbleiter-Modulaufbaus
US5436745A (en) 1994-02-23 1995-07-25 Ois Optical Imaging Systems, Inc. Flex circuit board for liquid crystal display
WO1996008746A1 (fr) 1994-09-16 1996-03-21 Seiko Epson Corporation Affichage a cristaux liquides, sa structure de montage, et dispositif electronique
US5705855A (en) 1995-01-13 1998-01-06 Motorola, Inc. Integrated circuit for directly attaching to a glass substrate and method for manufacturing the same
JP3019021B2 (ja) 1997-03-31 2000-03-13 日本電気株式会社 半導体装置及びその製造方法
TW424171B (en) 1998-11-03 2001-03-01 Ind Tech Res Inst Device of compensation-type tape and method for making the same
US6423615B1 (en) 1999-09-22 2002-07-23 Intel Corporation Silicon wafers for CMOS and other integrated circuits
US6456353B1 (en) 1999-11-04 2002-09-24 Chi Mei Opto Electronics Corp. Display driver integrated circuit module
US6534338B1 (en) 2001-06-29 2003-03-18 Amkor Technology, Inc. Method for molding semiconductor package having a ceramic substrate
US6885032B2 (en) 2001-11-21 2005-04-26 Visible Tech-Knowledgy, Inc. Display assembly having flexible transistors on a flexible substrate
JP2003202589A (ja) 2001-12-28 2003-07-18 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
US8148803B2 (en) 2002-02-15 2012-04-03 Micron Technology, Inc. Molded stiffener for thin substrates
KR100857494B1 (ko) 2002-04-30 2008-09-08 삼성전자주식회사 구동 집적 회로 패키지 및 이를 이용한 칩 온 글래스액정표시장치
JP2004200346A (ja) * 2002-12-18 2004-07-15 Sumitomo Electric Ind Ltd 半導体素子収納用パッケージ、その製造方法及び半導体装置
TWI221327B (en) 2003-08-08 2004-09-21 Via Tech Inc Multi-chip package and process for forming the same
US7691730B2 (en) 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator
CN101401195B (zh) 2006-03-28 2010-11-03 夏普株式会社 半导体元件的转印方法和半导体装置的制造方法以及半导体装置
US8048358B2 (en) 2006-04-18 2011-11-01 Texas Instruments Incorporated Pop semiconductor device manufacturing method
US7903083B2 (en) 2006-11-13 2011-03-08 Motorola Mobility, Inc. Mixed-mode encapsulated electrophoretic display for electronic device
US20080142946A1 (en) 2006-12-13 2008-06-19 Advanced Chip Engineering Technology Inc. Wafer level package with good cte performance
US20080182363A1 (en) 2007-01-31 2008-07-31 Freescale Semiconductor, Inc. Method for forming a microelectronic assembly including encapsulating a die using a sacrificial layer
US7635617B2 (en) 2007-04-27 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
TWI368051B (en) 2007-07-04 2012-07-11 Chimei Innolux Corp Color filter substrate, method for manufacturing the same and liquid crystal display panel using the same
US8044464B2 (en) 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8513124B1 (en) 2008-03-06 2013-08-20 Novellus Systems, Inc. Copper electroplating process for uniform across wafer deposition and void free filling on semi-noble metal coated wafers
US7888181B2 (en) * 2008-09-22 2011-02-15 Stats Chippac, Ltd. Method of forming a wafer level package with RDL interconnection over encapsulant between bump and semiconductor die
JP5557439B2 (ja) * 2008-10-24 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US8580612B2 (en) 2009-02-12 2013-11-12 Infineon Technologies Ag Chip assembly
EP2230683B1 (de) 2009-03-18 2016-03-16 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Wafers von einem Träger
US9390974B2 (en) 2012-12-21 2016-07-12 Qualcomm Incorporated Back-to-back stacked integrated circuit assembly and method of making
EP2667407B1 (de) 2009-09-01 2019-01-23 EV Group GmbH Verfahren zum Ablösen eines Produktsubstrats (z.B. eines Halbleiterwafers) von einem Trägersubstrat mittels eines Lösungsmittels und Schallwellen durch Verformung eines auf einem Filmrahmen montierten flexiblen Films
TWI497679B (zh) 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8174070B2 (en) 2009-12-02 2012-05-08 Alpha And Omega Semiconductor Incorporated Dual channel trench LDMOS transistors and BCD process with deep trench isolation
US8409926B2 (en) 2010-03-09 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer around semiconductor die
US8796137B2 (en) 2010-06-24 2014-08-05 Stats Chippac, Ltd. Semiconductor device and method of forming RDL along sloped side surface of semiconductor die for z-direction interconnect
US8318541B2 (en) * 2010-08-10 2012-11-27 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect in FO-WLCSP using leadframe disposed between semiconductor die
US8525344B2 (en) 2011-02-24 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming bond wires between semiconductor die contact pads and conductive TOV in peripheral area around semiconductor die
US8564004B2 (en) 2011-11-29 2013-10-22 Cree, Inc. Complex primary optics with intermediate elements
KR101831938B1 (ko) 2011-12-09 2018-02-23 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지
US20130256884A1 (en) * 2012-03-27 2013-10-03 Intel Mobile Communications GmbH Grid fan-out wafer level package and methods of manufacturing a grid fan-out wafer level package
JP2013229356A (ja) * 2012-04-24 2013-11-07 Mitsubishi Electric Corp Ｓｏｉウェハおよびその製造方法、並びにｍｅｍｓデバイス
WO2014013945A1 (ja) 2012-07-20 2014-01-23 シャープ株式会社 表示装置
US9041192B2 (en) 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
JP6078272B2 (ja) * 2012-09-10 2017-02-08 株式会社ディスコ ウエーハの加工方法
US10192796B2 (en) * 2012-09-14 2019-01-29 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual-sided interconnect structures in FO-WLCSP
JP6051011B2 (ja) 2012-10-22 2016-12-21 株式会社ジャパンディスプレイ 液晶表示装置およびその製造方法
US8941248B2 (en) 2013-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package and method
US9269622B2 (en) 2013-05-09 2016-02-23 Deca Technologies Inc. Semiconductor device and method of land grid array packaging with bussing lines
US9575382B2 (en) 2013-08-20 2017-02-21 Apple Inc. Electronic device having display with split driver ledges
US9754918B2 (en) 2014-05-09 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D chip-on-wafer-on-substrate structure with via last process
EP2950338B1 (en) 2014-05-28 2019-04-24 ams AG Dicing method for wafer-level packaging
US9396999B2 (en) * 2014-07-01 2016-07-19 Freescale Semiconductor, Inc. Wafer level packaging method
CN104199206B (zh) 2014-08-19 2017-10-27 京东方光科技有限公司 一种显示装置及其装配方法
CN105514080B (zh) 2014-10-11 2018-12-04 意法半导体有限公司 具有再分布层和加强件的电子器件及相关方法
JP6421537B2 (ja) 2014-10-15 2018-11-14 セイコーエプソン株式会社 ドライバー及び電子機器
US9991150B2 (en) 2014-12-12 2018-06-05 Micro Materials Inc. Procedure of processing a workpiece and an apparatus designed for the procedure
KR102255030B1 (ko) 2015-01-08 2021-05-25 삼성디스플레이 주식회사 표시 장치
DE102015100863B4 (de) * 2015-01-21 2022-03-03 Infineon Technologies Ag Verfahren zur Handhabung eines Produktsubstrats und ein verklebtes Substratsystem
DE102015101897A1 (de) 2015-02-10 2016-08-11 Ev Group E. Thallner Gmbh Vorrichtung und Verfahren zum zumindest teilweisen Lösen einer Verbindungsschicht eines temporär verbondeten Substratstapels
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
US9893017B2 (en) 2015-04-09 2018-02-13 STATS ChipPAC Pte. Ltd. Double-sided semiconductor package and dual-mold method of making same
US9547208B2 (en) 2015-04-27 2017-01-17 Sony Corporation Divided backlight configuration of a display
US9679785B2 (en) 2015-07-27 2017-06-13 Semtech Corporation Semiconductor device and method of encapsulating semiconductor die
US9449935B1 (en) 2015-07-27 2016-09-20 Inotera Memories, Inc. Wafer level package and fabrication method thereof
US20170103904A1 (en) 2015-10-12 2017-04-13 Texas Instruments Incorporated Integrated circuit package mold assembly
KR101753512B1 (ko) * 2016-01-11 2017-07-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 이의 제조 방법
US11373990B2 (en) * 2016-02-29 2022-06-28 Semtech Corporation Semiconductor device and method of stacking semiconductor die for system-level ESD protection
US9911672B1 (en) 2016-09-30 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices, method for fabricating integrated fan-out packages, and method for fabricating semiconductor devices
US10804251B2 (en) 2016-11-22 2020-10-13 Cree, Inc. Light emitting diode (LED) devices, components and methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097337A (zh) * 2009-10-22 2011-06-15 英飞凌科技股份有限公司 使用重组晶圆的半导体器件制造的方法和设备

Also Published As

Publication number Publication date
TW201946247A (zh) 2019-12-01
US10424524B2 (en) 2019-09-24
WO2019160566A1 (en) 2019-08-22
CN112005338A (zh) 2020-11-27
US20190252278A1 (en) 2019-08-15

Similar Documents

Publication Publication Date Title
CN112005338B (zh) 在具有翘曲控制增强件的大载体上同时制造多晶圆的方法
US10629508B2 (en) Packaged semiconductor devices and methods of packaging semiconductor devices
US10269744B2 (en) Semiconductor device with thin redistribution layers
CN110098147B (zh) 半导体器件和制作半导体器件的方法
TWI550739B (zh) 埋置形成於半導體晶粒上之凸塊於可穿透黏著層中之半導體裝置及方法以減少在單一化過程中晶粒之移動
US8354746B2 (en) Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant
TWI553794B (zh) 半導體裝置及在膠封期間形成黏著材料於半導體晶粒和載體上以減少晶粒位移之方法
TWI602262B (zh) 形成穿過互連結構和ｗｌｃｓｐ的封膠的導電通孔之半導體裝置及方法
TWI567898B (zh) 形成具有對半導體晶粒的接觸墊減少開口之再鈍化層的半導體裝置及方法
US20070287265A1 (en) Substrate treating method and method of manufacturing semiconductor apparatus
CN103681468A (zh) 在Fo-WLCSP中形成双面互连结构的半导体器件和方法
US10347509B1 (en) Molded cavity fanout package without using a carrier and method of manufacturing the same
TW201639085A (zh) 電子封裝件之製法及電子封裝結構
TWI816747B (zh) 玻璃框架扇出封裝及其製造方法
US20210287953A1 (en) Embedded molding fan-out (emfo) packaging and method of manufacturing thereof
US10734326B2 (en) Hermetic flat top integrated heat spreader (IHS)/electromagnetic interference (EMI) shield package and method of manufacturing thereof for reducing warpage
TWI856007B (zh) 不使用載體之模腔扇出封裝及其製造方法
CN203386745U (zh) 在Fo-WLCSP中具有双面互连结构的半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220208

Address after: No. 12, Shangyang Road, high tech Zone, Chengdu, Sichuan

Applicant after: Chengdu yisiwei System Technology Co.,Ltd.

Address before: 2880 Zanker Road, room 210, Santa Clara, CA 95134, USA

Applicant before: Didro Technology (BVI) Co.,Ltd.

TA01 Transfer of patent application right

Effective date of registration: 20230110

Address after: 611731 No. 12, Shangyang Road, high tech Zone, Chengdu, Sichuan

Applicant after: Chengdu yisiwei system integrated circuit Co.,Ltd.

Address before: 611731 No. 12, Shangyang Road, high tech Zone, Chengdu, Sichuan

Applicant before: Chengdu yisiwei System Technology Co.,Ltd.

TA01 Transfer of patent application right
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No. 1866 Kangqiang Third Road, Gaoxin West District, Chengdu City, Sichuan Province, 611730

Applicant after: Chengdu ESWIN SYSTEM IC Co.,Ltd.

Address before: 611731 No. 12, Shangyang Road, high tech Zone, Chengdu, Sichuan

Applicant before: Chengdu yisiwei system integrated circuit Co.,Ltd.

CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Shen Minghao

Inventor after: Zhou Xiaotian

Inventor before: Shen Minghao

Inventor before: Zhou Xiaotian

GR01 Patent grant
GR01 Patent grant