CN111933619B - 测试结构及其测试方法 - Google Patents

测试结构及其测试方法 Download PDF

Info

Publication number
CN111933619B
CN111933619B CN202011106814.5A CN202011106814A CN111933619B CN 111933619 B CN111933619 B CN 111933619B CN 202011106814 A CN202011106814 A CN 202011106814A CN 111933619 B CN111933619 B CN 111933619B
Authority
CN
China
Prior art keywords
conductive
test structure
test
conductive path
contact pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011106814.5A
Other languages
English (en)
Other versions
CN111933619A (zh
Inventor
周山
王丽雅
俞佩佩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingxincheng Beijing Technology Co Ltd
Original Assignee
Jingxincheng Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingxincheng Beijing Technology Co Ltd filed Critical Jingxincheng Beijing Technology Co Ltd
Priority to CN202011106814.5A priority Critical patent/CN111933619B/zh
Publication of CN111933619A publication Critical patent/CN111933619A/zh
Application granted granted Critical
Publication of CN111933619B publication Critical patent/CN111933619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种测试结构及其测试方法。通过在钝化层的下方设置第一金属层，并在第一金属层中形成第一导电路径和第二导电路径，以及在第一金属层中还填充允许碱离子扩散的介质层，从而通过电性测试即可判断出第一导电路径和第二导电路径之间的介质层中是否扩散有碱离子，进而可推断出钝化层是否存在破裂。本发明提供的测试结构，能够灵敏的检测出钝化层的完整性，并且还可以通过对第一金属层的线路布局进行调整，以对钝化层的应力进行评估。

Description

测试结构及其测试方法
技术领域
本发明涉及半导体技术领域，特别涉及一种测试结构及其测试方法。
背景技术
在半导体制造中，为了保护芯片免受外面环境湿气、离子脏污、化学危害和机械应力的影响，通常会在芯片表面沉积钝化层（Passivation），以对钝化层下方的结构进行隔离保护。然而，钝化层中常常会产生有较大的内应力，在较大的内应力下即容易导致钝化层破裂。
在当前通用的半导体制程中，并没有对应的测试结构来检测钝化层是否发生破裂，以及也没有合适的测试结构用于评估钝化层的内应力状况。
发明内容
本发明的目的在于提供一种测试结构，以用于检测钝化层完整性以及评估钝化层的内应力状况。
为此，本发明提供一种测试结构，包括：
第一金属层，所述第一金属层中形成有第一导电路径和第二导电路径；
介质层，至少填充在所述第一导电路径和所述第二导电路径之间，用于当所述介质层暴露于含碱离子的环境时，碱离子扩散至所述介质层中；
钝化层，覆盖在所述第一金属层和所述介质层上；
第一接触垫和第二接触垫，分别连接所述第一导电路径和所述第二导电路径，用于对所述第一接触垫和所述第二接触垫施加电信号，并根据反馈回的反馈信号判断所述钝化层是否发生破裂。
可选的，所述第一导电路径顺应所述第二导电路径并行设置，以构成测试电容；以及，所述反馈信号为所述测试电容的电容值，当所述电容值低于设定值时，则判断所述第一导电路径和所述第二导电路径之间的介质层中扩散有碱离子，进而判断所述钝化层破裂。
可选的，所述第一导电路径包括至少一个第一导电环，所述第二导电路径包括至少一个第二导电环，所述至少一个第一导电环和所述至少一个第二导电环同心设置，并且所述第一导电环和所述第二导电环交替排布。
可选的，所述第一导电路径包括至少一条第一导电线，所述第二导电路径包括至少一条第二导电线；其中，所述第一导电线紧邻第二导电线并顺应所述第二导电线延伸设置；或者，所述第二导电线紧邻所述第一导电线并顺应所述第一导电线延伸设置。
可选的，所述第一导电线和所述第二导电线均具有弯折结构，并由弯折结构还界定出镂空区；以及，所述第一导电线的弯折结构穿插至所述第二导电线的镂空区中；和/或，所述第二导电线的弯折结构穿插至所述第一导电线的镂空区中。
可选的，所述第一导电线和第二导电线的弯折结构的弯折角度为90°。
可选的，所述第一导电路径包括多条第一导电线，所述第二导电路径包括多条第二导电线，以及至少一条第一导电线和至少一条第二导电线组合构成一个测试区块，并由所述多条第一导电线和所述多条第二导电线组合构成多个测试区块。
可选的，所述多个测试区块中的其中两个区块沿着第一方向延伸，以及所述多个测试区块中的其他区块沿着第二方向延伸，并排布在所述其中两个区块之间。
可选的，所述第一导电路径包括至少一个第一导电环和至少一条第一导电线，所述第一导电线连接至所述第一导电环，所述第一导电环连接至所述第一接触垫；
以及，所述测试结构还包括第二金属层和多个接触插塞，所述第二金属层设置在所述第一金属层的下方，以及所述第二金属层中形成有第一连接线，所述第一导电线和所述第一导电环之间、所述第一导电环和所述第一接触垫之间均通过所述接触插塞和所述第一连接线相互连接。
可选的，所述第二导电路径包括至少一个第二导电环和至少一条第二导电线，所述第二导电线连接至所述第二导电环，所述第二导电环连接至所述第二接触垫；
以及，所述测试结构还包括第二金属层和多个接触插塞，所述第二金属层设置在所述第一金属层的下方，以及所述第二金属层中形成有第二连接线，所述第二导电线和所述第二导电环之间、所述第二导电环和所述第二接触垫之间均通过所述接触插塞和所述第二连接线相互连接。
本发明的又一目的在于提供一种测试方法，包括：
提供如上所述的测试结构；
将所述测试结构置于含碱离子的环境中；以及，
对所述测试结构中的所述第一接触垫和所述第二接触垫施加电信号，并根据反馈回的反馈信号判断测试结构中的钝化层是否发生破裂。
可选的，在将所述测试结构置于含碱离子的环境中之前，还包括：至少一次将所述测试结构交替置于高温环境和低温环境中。
可选的，在将所述测试结构置于含碱离子的环境中之前，还包括：对所述第一接触垫和所述第二接触垫施加电信号，并得到初始反馈信号；
以及，在将所述测试结构置于含碱离子的环境中之后，并得到反馈信号后，比对之后得到的反馈信号和所述初始反馈信号的差值大小，判断所述钝化层是否存在破裂。
可选的，所述反馈信号为电容信号。具体的，对所述第一接触垫和所述第二接触垫施加电信号，并根据反馈回的反馈信号判断所述钝化层是否发生破裂的方法包括：对所述第一接触垫和所述第二接触垫施加电压信号，并根据反馈回的电容信号判断所述钝化层是否发生破裂。
可选的，所述含碱离子的环境为氯化钠溶液、氯化钾溶液或者氯化钠和氯化钾的混合溶液。
在本发明提供的测试结构中，通过在钝化层的下方设置第一金属层，并在第一金属层中进行线路布局，从而利用第一金属层的电性状况反应出钝化层的完整性。具体而言，通过在第一金属层中形成第一导电路径和第二导电路径，并在第一导电路径和第二导电路径之间填充允许碱离子扩散的介质层，从而通过对测试结构进行电性测试以判断出第一导电路径和第二导电路径之间的介质层中是否扩散有碱离子，如此即可推断出所述钝化层是否存在破裂。本发明提供的测试结构，能够灵敏的检测出钝化层的完整性。
进一步的，还可以对本发明提供的测试结构中的第一金属层的线路布局进行优化，以进一步影响第一金属层上方的钝化层的应力状况，如此，即有利于对钝化层的应力进行评估。
附图说明
图1为本发明一实施例中的测试结构其主要示意出第一金属层和第二金属层的结构示意图；
图2为本发明一实施例中的测试结构其主要示意出第一金属层的结构示意图；
图3为图2所示的本发明一实施例中的测试结构在aa’方向的剖面示意图。
其中，附图标记如下：
100T-测试区块；
100-第一导电路径；
110-第一导电环；
120-第一导电线；
200-第二导电路径；
210-第二导电环；
220-第二导电线；
310-第二金属层；
320-接触插塞；
410-第一接触垫；
420-第二接触垫；
500-介质层；
600-钝化层；
700-碱离子。
具体实施方式
承如背景技术所述，钝化层的膜层完整性对整个芯片或器件而言发挥着极为重要的作用。因此，如何判断钝化层的完整性以及评估钝化层的内应力状况也显得尤其必要。
而针对上述技术问题，本发明主要是通过对钝化层下方紧邻设置的金属层进行线路布局，以得到用于检测钝化层的完整性的测试结构。
此外，本发明还发现，钝化层下方紧邻设置的金属层的线路布局会对钝化层的应力分布造成影响，在创造性的发现了该现象的基础上，本发明还可进一步对测试结构中金属层的线路布局进行改进，以利用本发明的测试结构还能够对钝化层的内应力进行评估。
以下结合附图和具体实施例对本发明提出的测试结构及其测试方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本发明一实施例中的测试结构其主要示意出第一金属层和第二金属层的结构示意图，图2为本发明一实施例中的测试结构其主要示意出第一金属层的结构示意图，图3为图2所示的本发明一实施例中的测试结构在aa’方向的剖面示意图。结合图1~图3所示，所述测试结构包括：第一金属层和介质层500。其中，所述第一金属层中形成有第一导电路径100和第二导电路径200，以及所述介质层500至少填充在所述第一导电路径100和所述第二导电路径200之间。
其中，所述介质层500进一步为允许碱离子扩散的膜层。即，当所述介质层500暴露于含碱离子的环境中时，则碱离子700可以进入至所述介质层500中并在所述介质层300中扩散。
重点参考图3所示，所述测试结构还包括钝化层600，所述钝化层600覆盖在所述第一金属层和所述介质层500上。其中，所述钝化层600可用于抵御外界环境中的湿气、离子脏污等，具体的，所述钝化层600的材料例如包括氮化硅。
即，在将所述测试结构置于含碱离子的环境中时，若所述钝化层600完好而不存在破裂，则所述钝化层600能够很好的阻挡外界环境中的碱离子，避免碱离子侵入；反之，若所述钝化层600中存在有破裂，则外界环境中的碱离子极易通过钝化层600中的破裂处侵入至其下方的膜层中。
本实施例中，所述介质层500还覆盖所述第一金属层的顶表面，以及所述钝化层600覆盖所述介质层500。即，所述钝化层600紧邻介质层500覆盖，所述介质层500紧邻所述第一金属层设置。如此，即可使得所述第一金属层最大程度的靠近所述钝化层600，并且当钝化层600中存在有破裂时，有利于使碱离子700能够通过第一金属层上方的介质层扩散至相邻的第一导电路径100和第二导电路径200之间的介质层中。
继续参考图1所示，所述测试结构还包括第一接触垫410和第二接触垫420，所述第一接触垫410和所述第二接触垫420分别连接所述第一导电路径100和所述第二导电路径200，用于对所述第一接触垫410和所述第二接触垫420施加电信号，并根据反馈回的反馈信号判断所述钝化层600是否发生破裂。
在第一种方案中，所述第一导电路径100顺应所述第二导电路径200并行设置，以构成测试电容。以及，在对所述测试结构进行检测时，即包括：将所述测试结构置于含碱离子的环境中（例如，置于含碱离子的溶液中），此时若所述钝化层600未存在有破裂，则碱离子即能够被所述钝化层600有效阻挡而无法侵入至其下方的介质层500中，进而使得由第一导电路径100和第二导电路径200所构成的测试电容的电容值未发生较大变化；反之，若所述钝化层600中存在有破裂，则碱离子即能够侵入至其下方的介质层500中，进而使得所述测试电容的电容值会发生较大变化。
即，在如上所述的第一种方案中，由所述第一接触垫410和所述第二接触垫420得到的反馈信号为测试电容的电容值，当反馈回的电容值低于设定值时，则判断所述第一导电路径100和所述第二导电路径200之间的介质层500中扩散有碱离子，进而判断所述钝化层600破裂。
或者，在第二种方案中，还可通过检测所述第一接触垫410和所述第二接触垫420之间的漏电流，以判断所述第一导电路径100和第二导电路径200之间的连通状况，进而推断出所述钝化层600是否发生破裂。具体而言，在将所述测试结构置于含碱离子的环境中（例如，置于含碱离子的溶液中），此时若所述钝化层600未存在有破裂，则碱离子即能够被所述钝化层600有效阻挡而无法侵入至其下方的介质层500中，进而使得第一导电路径100和第二导电路径200仍保持为相互电性隔离；反之，若所述钝化层600中存在有破裂，则碱离子即能够侵入至其下方的介质层500中，使得第一导电路径100和第二导电路径200之间会存在一定程度的导通。
即，在如所述的第二种方案中，由所述第一接触垫410和所述第二接触垫420得到的反馈信号为漏电流信号，当反馈回的电流信号大于设定值时，则可以认为第一导电路径100和第二导电路径200之间存在一定程度的导通；反之，当反馈回的电流信号远远小于设定值时，则可以认为第一导电路径100和第二导电路径200相互隔离而未构成电流回路。
需要说明的是，在实际应用中，可根据具体状况采用第一种方案对如上测试结构进行电压-电容测试，或者可根据具体状况采用第二种方案对如上测试结构进行电压-电流测试。通常而言，当第一导电路径100和第二导电路径200之间的介质层500中扩散有碱离子时，则会对第一导电路径100和第二导电路径200所构成的测试电容的电容值产生较大的影响，考虑到介质层500中碱离子的存在会对测试电容的电容值的影响更为敏感，则可对如上测试结构进行电压-电容测试。
继续参考图1和图2所示，所述第一导电路径100包括至少一个第一导电环110，所述第二导电路径200包括至少一个第二导电环210，所述至少一个第一导电环110和所述至少一个第二导电环210同心设置，并且所述第一导电环110和所述第二导电环210交替排布。需要说明的是，通过将第一导电环110和第二导电环210以交替的形式进行排布，此时针对第一种方案而言即可利用所述第一导电环110和第二导电环210构成测试电容，而针对第二种方案而言，当钝化层600中存在有破裂时，可使得紧邻设置的第一导电环110和第二导电环210之间能够更容易通过侵入的碱离子相互连通，提高所构成的测试结构的检测灵敏度。
本实施例中，示意性的示出两个相互电性连接的第一导电环110和一个第二导电环210，并且两个第一导电环110和一个第二导电环210交替同心设置。应当认识到，其他实施例中，所述第一导电路径100可以设置有三个或三个以上且相互电性连接的第一导电环，多个第一导电环中排布在最外围的第一导电环连接至所述第一接触垫410；以及，所述第二导电路径200可以设置有两个或两个以上且相互电性连接的第二导电环，多个第二导电环中排布在最外围的第二导电环连接至所述第二接触垫420。
进一步的，紧邻设置的第一导电环110和第二导电环210之间的间隔尺寸可以为当前工艺的最小特征尺寸，以及还可使所述第一导电环110和所述第二导电环210的宽度尺寸也均对应于当前工艺的最小特征尺寸。
需要说明的是，本发明经过研究后发现，所述钝化层600的应力大小与其下方的金属层的宽度尺寸以及相邻金属层之间的间隔尺寸成反比，基于此，通过最小化第一金属层中的导线的尺寸，从而使所述钝化层600中能够最大限度的产生内应力，此时即能够得到极限条件下的钝化层600是否产生有破裂，实现对钝化层600的内应力的评估。
继续参考图1和图2所示，所述第一导电路径100还包括至少一条第一导电线120，所述第二导电路径200还包括至少一条第二导电线220。其中，所述第一导电线120紧邻第二导电线220并顺应所述第二导电线220并行延伸；或者，所述第二导电线220紧邻所述第一导电线120并顺应所述第一导电线120并行延伸。即，每一条第一导电线120的侧边均紧邻设置有所述第二导电线220，或者每一条第二导电线220的侧边均紧邻设置有所述第一导电线120。同样的，针对第一种方案而言即可利用所述第一导电线120和第二导电线220构成测试电容，而针对第二种方案而言，当钝化层600中存在有破裂时，即可使得紧邻设置的第一导电线120和第二导电线220之间能够更容易通过侵入的碱离子相互连通，提高所构成的测试结构的检测灵敏度。
同样的，可以使紧邻设置的第一导电线120和第二导电线220之间的间隔尺寸对应于当前工艺的最小特征尺寸，以及还可使所述第一导电线120和所述第二导电线220的宽度尺寸也均对应于当前工艺的最小特征尺寸。
本实施例中，所述第一导电路径100包括多条第一导电线120，所述多条第一导电线120被所述第一导电环110和第二导电环210围绕在内，并均电性连接至所述第一导电环110。以及，所述第二导电路径200包括多条第二导电线220，所述多条第二导电线220被所述第一导电环110和第二导电环210围绕在内，并均电性连接至所述第二导电环210。
进一步的，所述第一导电线120的两侧可均设置有所述第二导电线220，以使所述第二导电线220围绕在所述第一导电线120外围，并在所述第一导电线120两侧顺应所述第一导电线120延伸，此时所述第二导电线220可构成环形导线。或者，其他的方案中，所述第二导电线220的两侧可均设置有所述第一导电线120，以使所述第一导电线120围绕在所述第二导电线220外围，并在所述第二导电线220的两侧顺应所述第二导电线220延伸，此时所述第一导电线120可构成环形导线。
继续参考图1和图2所示，所述第一导电路径100中的第一导电线120和所述第二导电路径200中的第二导电线220均具有弯折结构，并由弯折结构还界定出镂空区。以及，所述第一导电线120的弯折结构穿插至所述第二导电线220的镂空区中；和/或，所述第二导电线220的弯折结构穿插至所述第一导电线120的镂空区中。
进一步的，所述第一导电线120和第二导电线220的弯折结构的弯折角度可为90°或者接近90°。需要说明的是，本发明进一步发现，在所述钝化层600下方的金属线的90°弯曲角处，所述钝化层600的应力最大，因此将第一导电线120和第二导电线220的弯折角度设置为90°或者接近90°，即有利于提高所述测试结构针对钝化层600的应力评估的灵敏度。
本实施例中，所述第一导电线120以90°的弯折角度连续弯折延伸，以及所述第二导电线220中位于所述第一导电线120侧边的部分也顺应所述第一导电线120的弯折结构对应弯折，以使所述第一导电线120的弯折结构和所述第二导电线220的弯折结构相互穿插设置。
此外，所述第一导电路径100中的第一导电环110和第二导电路径200中的第二导电环210也可均为矩形环。即，所述第一导电环110和所述第二导电环210均具有90°或接近90°的弯折角。同样的，此时在第一导电环110和第二导电环210的拐角区域即对应于钝化层600内应力较大的区域，该区域能灵敏的反应出所述钝化层600的应力状况。
可选的方案中，可以利用至少一条第一导电线120和至少一条第二导电线220组合构成一个测试区块100T。例如，本实施例中，即利用一条第一导电线120和一条第二导电线220（环形导线）组合构成一个测试区块100T。
继续参考图1和图2所示，本实施例中，基于多条第一导电线120和多条第二导电线220组合构成多个测试区块100T。其中，所述多个测试区块100T中的其中两个区块沿着第一方向延伸，以及所述多个测试区块100T中的其他区块沿着第二方向延伸并排布在沿着第一方向延伸的所述其中两个区块之间。
如上所述，所述第一导电路径100中，多条第一导电线120均电性连接至第一导电环110，所述第一导电环110进一步连接至所述第一接触垫410。以及，所述第二导电路径200中，多条第二导电线220均电性连接至第二导电环210，以及所述第二导电环210进一步连接至所述第二接触垫420。其中，所述第一导电线120和所述第一导电环110之间、所述第一导电环110和所述第一接触垫410之间、所述第二导电线220和所述第二导电环210之间、所述第二导电环210和所述第二接触垫420之间可均通过第二金属层310和接触插塞320相互连接。
重点参考图1所示，所述测试结构还包括第二金属层310，所述第二金属层310位于所述第一金属层的下方，所述第二金属层310用于形成第一连接线和第二连接线。
具体的，所述第一导电线120和所述第一导电环110均通过接触插塞320连接所述第一连接线，进而使得所述第一导电线120和所述第一导电环110电性连接，以及，所述第一导电环110和所述第一接触垫410也均通过接触插塞320连接所述第一连接线，进而使得所述第一导电环110和所述第一接触垫410电性连接。
同样的，所述第二导电线220和所述第二导电环210均通过接触插塞320连接所述第二连接线，进而使得所述第二导电线220和所述第二导电环210电性连接，以及，所述第二导电环210和所述第二接触垫420也均通过接触插塞320连接所述第二连接线，进而使得所述第二导电环210和所述第二接触垫420电性连接。
基于如上所述的测试结构，以下进一步对其测试方法进行详细说明。具体可结合图1~图3所示，所述测试方法包括：
步骤S10，将如上所述的测试结构置于含碱离子的环境中；
步骤S20，对所述测试结构中的第一接触垫410和所述第二接触垫420施加电信号，并根据反馈回的反馈信号判断所述钝化层600是否发生破裂。
其中，所述含碱离子的环境例如为含碱离子的溶液。以及，所述含碱离子的溶液中，碱离子可根据所述介质层500的材料对应选取。例如，本实施例中，所述介质层500的材料包括氧化硅，此时所述碱离子例如可包括钠离子和/或钾离子等，即钠离子和钾离子在所述介质层500中通常具有较大的扩散系数和较快的迁移率。具体的，所述含碱离子的溶液例如为氯化钠溶液、氯化钾溶液或者氯化钠和氯化钾的混合溶液等。需要说明的是，氯化钠溶液和氯化钾溶液通常也不会对半导体芯片或半导体器件表面造成腐蚀，有利于保证器件的性能。
进一步的，所述含碱离子的溶液的温度例如大于40℃，具体的方案中所述含碱离子的溶液的温度为40℃~60℃，以利于当所述钝化层600存在破裂时，碱离子700可以在所述介质层500中快速的迁移扩散。以及，可将所述测试结构置于所述含碱离子的溶液中大约30min，当然，具体的浸置时间可根据实际状况调整。
本实施例中，在将所述测试结构置于含碱离子的环境中之前，还包括：对所述测试结构中的第一接触垫和所述第二接触垫施加电信号，并得到初始反馈信号。之后再将所述测试结构置于含碱离子的环境中，并再次得到反馈信号，进而可以通过比对之后得到的反馈信号和初始反馈信号的差值大小，判断所述钝化层600是否存在破裂。
第一种方案中，所述第一导电路径100顺应所述第二导电路径200并行设置，以构成测试电容，进而可根据所述第一导电路径100和所述第二导电路径200之间的电容值来判断所述钝化层600的完整性。具体的，所述第一导电路径100中的第一导电环110和第二导电路径200中的第二导电环210并行且相对设置，所述第一导电路径100中的第一导电线120和第二导电路径200中的第二导电线220并行且相对设置，以构成所述测试电容。
针对第一种方案的具体的测试过程例如包括：在将所述测试结构置于含碱离子的环境中之前，对所述测试结构中的第一接触垫410和所述第二接触垫420施加电压信号，以获得所述测试电容的初始电容值；以及，在将所述测试结构置于含碱离子的环境中之后，再次获得电容值，并比对之后获得的电容值与初始电容值的差值大小，若电容差值较大（例如，之后获得的电容值小于所述初始电容值的5倍），则可判断为所述钝化层600存在破裂；反之，若电容差值不大，则可判断为所述钝化层600不存在破裂。
第二种方案中，可根据所述第一导电路径100和所述第二导电路径200的漏电流判断所述钝化层600的完整性。具体的，所述第一导电路径100中的第一导电环110和第二导电路径200中的第二导电环210紧邻设置，所述第一导电路径100中的第一导电线120和第二导电路径200中的第二导电线220紧邻设置，进而可以基于紧邻设置的第一导电环110和第二导电环210、以及紧邻设置的第一导电线120和第二导电线220更为灵敏的判断出介质层中是否扩散有碱离子。
针对第二种方案的具体测试过程例如包括：在将所述测试结构置于含碱离子的环境中之前，对所述测试结构中的第一接触垫410和所述第二接触垫420施加电压信号，以获得所述第一接触垫410和第二接触垫420之间的初始漏电流；以及，在将所述测试结构置于含碱离子的环境中之后，并再次获得漏电流后，比对之后获得的漏电流与初始漏电流的差值大小，若漏电流差值较大（例如，之后获得的漏电流大于所述初始漏电流的5倍），则可判断为所述钝化层600存在破裂；反之，若漏电流差值不大，则可判断为所述钝化层600不存在破裂。
需要说明的是，基于如上所述的测试结构，一方面可用于对钝化层600的完整性进行检测，另一方面还可用于对钝化层600的内应力状况进行评估。
参考上述实施例所述的，第一导电路径100和第二导电路径200中的各个导线的尺寸可均对应于当前工艺的最小特征尺寸，以及在第一导电路径100和第二导电路径200中还设置有较多的90°或接近90°的拐角，如此即可以最大限度的验证出所述钝化层600的内应力状况。
还需要说明的是，所述钝化层600的内应力通常来源于钝化层薄膜沉积制程的本征因素以及其下方的金属层的线路布局，此外外界环境的温度变化也会对钝化层600的内应力产生影响。
为此，本实施例中，在将所述测试结构置于含碱离子的环境中之前，还包括：至少一次将所述测试结构交替置于高温环境和低温环境中。如此，即可使得所述测试结构的钝化层600中能够产生有较大的内应力，进而在后续的测试步骤中即能够判读出所述钝化层600在经过如上的温度变化后是否会基于其内应力而发生破裂。
在实际应用中，所述高温环境的温度可以为高于60℃，具体例如为80℃、100℃、150℃等。以及，所述低温环境的温度可以为低于0℃，具体例如为-20℃、-40℃、-60℃等。
进一步的，所述测试结构交替置于高温环境和低温环境中的循环次数可以根据具体状况调整。例如，可以循环执行50次、100次或200次等。
综上所述，本实施例提供的测试结构，不仅能够用于对钝化层的完整性进行检测，并且还可以通过调整第一金属层中的线路布局，实现对钝化层的最大应力状况的评估。此外，如上所述的测试结构中，具体是通过对其进行电性检测以根据检测结果进行判断，该电性检测的灵敏度较高，能够精确有效的反应出钝化层的膜层状况。
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第 二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或 多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。

Claims (14)

1.一种测试结构，其特征在于，包括：
第一金属层，所述第一金属层中形成有第一导电路径和第二导电路径；
介质层，至少填充在所述第一导电路径和所述第二导电路径之间，用于当所述介质层暴露于含碱离子的环境时，碱离子扩散至所述介质层中；
钝化层，覆盖在所述第一金属层和所述介质层上；
第一接触垫和第二接触垫，分别连接所述第一导电路径和所述第二导电路径，用于对所述第一接触垫和所述第二接触垫施加电信号，并根据反馈回的反馈信号判断所述钝化层是否发生破裂。
2.如权利要求1所述的测试结构，其特征在于，所述第一导电路径顺应所述第二导电路径并行设置，以构成测试电容；以及，所述反馈信号为所述测试电容的电容值，当所述电容值低于设定值时，则判断所述第一导电路径和所述第二导电路径之间的介质层中扩散有碱离子，进而判断所述钝化层破裂。
3.如权利要求1所述的测试结构，其特征在于，所述第一导电路径包括至少一个第一导电环，所述第二导电路径包括至少一个第二导电环，所述至少一个第一导电环和所述至少一个第二导电环同心设置，并且所述第一导电环和所述第二导电环交替排布。
4.如权利要求1所述的测试结构，其特征在于，所述第一导电路径包括至少一条第一导电线，所述第二导电路径包括至少一条第二导电线；
其中，所述第一导电线紧邻第二导电线并顺应所述第二导电线延伸设置；或者，所述第二导电线紧邻所述第一导电线并顺应所述第一导电线延伸设置。
5.如权利要求4所述的测试结构，其特征在于，所述第一导电线和所述第二导电线均具有弯折结构，并由弯折结构还界定出镂空区；
以及，所述第一导电线的弯折结构穿插至所述第二导电线的镂空区中；和/或，所述第二导电线的弯折结构穿插至所述第一导电线的镂空区中。
6.如权利要求5所述的测试结构，其特征在于，所述第一导电线和第二导电线的弯折结构的弯折角度为90°。
7.如权利要求4所述的测试结构，其特征在于，所述第一导电路径包括多条第一导电线，所述第二导电路径包括多条第二导电线，以及至少一条第一导电线和至少一条第二导电线组合构成一个测试区块，并由所述多条第一导电线和所述多条第二导电线组合构成多个测试区块。
8.如权利要求7所述的测试结构，其特征在于，所述多个测试区块中的其中两个区块沿着第一方向延伸，以及所述多个测试区块中的其他区块沿着第二方向延伸，并排布在所述其中两个区块之间。
9.如权利要求1所述的测试结构，其特征在于，所述第一导电路径包括至少一个第一导电环和至少一条第一导电线，所述第一导电线连接至所述第一导电环，所述第一导电环连接至所述第一接触垫；
以及，所述测试结构还包括第二金属层和多个接触插塞，所述第二金属层设置在所述第一金属层的下方，以及所述第二金属层中形成有第一连接线，所述第一导电线和所述第一导电环之间、所述第一导电环和所述第一接触垫之间均通过所述接触插塞和所述第一连接线相互连接。
10.如权利要求1所述的测试结构，其特征在于，所述第二导电路径包括至少一个第二导电环和至少一条第二导电线，所述第二导电线连接至所述第二导电环，所述第二导电环连接至所述第二接触垫；
以及，所述测试结构还包括第二金属层和多个接触插塞，所述第二金属层设置在所述第一金属层的下方，以及所述第二金属层中形成有第二连接线，所述第二导电线和所述第二导电环之间、所述第二导电环和所述第二接触垫之间均通过所述接触插塞和所述第二连接线相互连接。
11.一种测试方法，其特征在于，包括：
提供如权利要求1-10任一项所述的测试结构；
将所述测试结构置于含碱离子的环境中；以及，
对所述测试结构中的所述第一接触垫和所述第二接触垫施加电信号，并根据反馈回的反馈信号判断测试结构中的钝化层是否发生破裂。
12.如权利要求11所述的测试方法，其特征在于，在将所述测试结构置于含碱离子的环境中之前，还包括：至少一次将所述测试结构交替置于高温环境和低温环境中。
13.如权利要求11所述的测试方法，其特征在于，在将所述测试结构置于含碱离子的环境中之前，还包括：对所述第一接触垫和所述第二接触垫施加电信号，并得到初始反馈信号；
以及，在将所述测试结构置于含碱离子的环境中之后，并得到反馈信号后，比对之后得到的反馈信号和所述初始反馈信号的差值大小，判断所述钝化层是否存在破裂。
14.如权利要求11所述的测试方法，其特征在于，所述反馈信号为电容信号。
CN202011106814.5A 2020-10-16 2020-10-16 测试结构及其测试方法 Active CN111933619B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011106814.5A CN111933619B (zh) 2020-10-16 2020-10-16 测试结构及其测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011106814.5A CN111933619B (zh) 2020-10-16 2020-10-16 测试结构及其测试方法

Publications (2)

Publication Number Publication Date
CN111933619A CN111933619A (zh) 2020-11-13
CN111933619B true CN111933619B (zh) 2020-12-25

Family

ID=73334486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011106814.5A Active CN111933619B (zh) 2020-10-16 2020-10-16 测试结构及其测试方法

Country Status (1)

Country Link
CN (1) CN111933619B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113658939B (zh) * 2021-08-12 2023-10-03 长鑫存储技术有限公司 半导体基板及其测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59184540A (ja) * 1983-04-05 1984-10-19 Hitachi Ltd パツシベ−シヨン膜の欠陥検査方法
CN101465337A (zh) * 2007-12-20 2009-06-24 和舰科技(苏州)有限公司 一种电性测试键及其测试方法
CN110544683A (zh) * 2018-05-29 2019-12-06 澜起科技股份有限公司 用于检测金属间介质层缺陷的叠层结构及测试方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108231A (ja) * 2004-10-01 2006-04-20 Denso Corp 半導体装置
US7749778B2 (en) * 2007-01-03 2010-07-06 International Business Machines Corporation Addressable hierarchical metal wire test methodology

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59184540A (ja) * 1983-04-05 1984-10-19 Hitachi Ltd パツシベ−シヨン膜の欠陥検査方法
CN101465337A (zh) * 2007-12-20 2009-06-24 和舰科技(苏州)有限公司 一种电性测试键及其测试方法
CN110544683A (zh) * 2018-05-29 2019-12-06 澜起科技股份有限公司 用于检测金属间介质层缺陷的叠层结构及测试方法

Also Published As

Publication number Publication date
CN111933619A (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
US7355201B2 (en) Test structure for measuring electrical and dimensional characteristics
US7716992B2 (en) Sensor, method, and design structure for a low-k delamination sensor
US10079187B2 (en) Semiconductor devices and methods for testing a gate insulation of a transistor structure
US8426234B2 (en) Device for detecting an attack against an integrated circuit
CN111933619B (zh) 测试结构及其测试方法
US20150221567A1 (en) Alternating open-ended via chains for testing via formation and dielectric integrity
US5739052A (en) Apparatus and method for detecting defects in insulative layers of MOS active devices
CN112864131A (zh) 电迁移测试结构及电迁移测试方法
CN110335861B (zh) 一种半导体器件及其制作方法
KR101265042B1 (ko) 반도체 소자의 검사방법, 반도체 소자의 검사장치, 및 반도체 소자
CN110400788B (zh) 一种检查半导体器件设计规则的测试结构及测试方法
CN103545294B (zh) 半导体检测结构及检测方法
CN103887280B (zh) 对层间电介质进行可靠性分析的测试结构及测试方法
US20080083922A1 (en) Radio frequency test key structure
US8102053B2 (en) Displacement detection pattern for detecting displacement between wiring and via plug, displacement detection method, and semiconductor device
CN110364447B (zh) 半导体工艺的关键尺寸的监测结构及监测方法
KR100295916B1 (ko) 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법
CN114743893B (zh) 导电插塞的深度的监控方法、检测结构
EP2225571A1 (en) Embedded structure for passivation integrity testing
CN104701298B (zh) 栅氧化层完整性测试结构及测试方法
US20230048600A1 (en) Semiconductor structure and method for manufacturing semiconductor structure
CN206271698U (zh) 半导体测试结构
KR100520509B1 (ko) 가아드 링 패턴을 이용한 절연층의 전기적 특성검사를위한 모니터링 장치
CN115274622A (zh) 金属栅极晶体管的测试结构
CN115000048A (zh) 测试接触孔阻值的版图

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant