CN111916487A - 一种显示面板及其制作方法 - Google Patents
一种显示面板及其制作方法 Download PDFInfo
- Publication number
- CN111916487A CN111916487A CN202010880019.5A CN202010880019A CN111916487A CN 111916487 A CN111916487 A CN 111916487A CN 202010880019 A CN202010880019 A CN 202010880019A CN 111916487 A CN111916487 A CN 111916487A
- Authority
- CN
- China
- Prior art keywords
- conductive
- layer
- conducting
- insulating layer
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 20
- 230000000149 penetrating effect Effects 0.000 claims description 19
- 239000010410 layer Substances 0.000 description 206
- 229910052751 metal Inorganic materials 0.000 description 32
- 239000002184 metal Substances 0.000 description 32
- 239000000463 material Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明实施例公开了一种显示面板及其制作方法。其中，该显示面板包括衬底和在衬底上依次层叠设置的第一导电层、第一绝缘层和第二导电层；其中，第一导电层包括多条间隔设置的第一导电线；第二导电层包括多条间隔设置的第二导电线，第二导电线与第一导电线一一对应，对应的第一导电线和第二导电线沿垂直于衬底的方向正对，对应的第一导电线和第二导电线及其之间的第一绝缘层形成一导线单元，相邻的导线单元之间间隔设置。本发明实施例提供技术方案通过在扇出区设置并联布线结构，可以降低扇出区的信号线的阻抗。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板及其制作方法。
背景技术
在显示面板中，显示区内的像素单元以矩阵阵列的形式排布，显示区内的像素单元通过非显示区中的金属走线与驱动芯片(driver IC)的信号输出端连接，以使驱动芯片通过非显示区中的金属走线向像素单元传输表征图像信息的数据信号电压。与驱动芯片连接的多根金属线呈扇形排布
随着消费者对显示屏的分辨率要求的提高，对显示面板的扇出区(fan-out)等区域的走线电阻的要求逐渐提高；由于扇出区空间小，排线密度大幅度提高，会增大串扰及线电阻，在显示屏的刷新频率较高时，会导致像素电容充电时间不足的问题。
发明内容
本发明实施例提供一种显示面板及其制作方法，通过在扇出区设置并联布线结构，可以降低扇出区的信号线的阻抗，同时解决了扇出区走线采用双层金属线来制作时，两层金属线交错排列，两层金属线传输不同的信号，两层金属线的线距很小，相邻金属线之间形成狭缝，造成在叠层金属线上制备又一金属层的过程中，光刻胶涂布厚度不均，曝光不完全，使得叠层金属线上的金属层在狭缝中残留而发生短路，出现显示器性能异常的问题。
第一方面，本发明实施例提供了一种显示面板，包括：衬底和在衬底上依次层叠设置的第一导电层、第一绝缘层和第二导电层；
其中，第一导电层包括多条间隔设置的第一导电线；
第二导电层包括多条间隔设置的第二导电线，第二导电线与第一导电线一一对应，对应的第一导电线和第二导电线沿垂直于衬底的方向正对，对应的第一导电线和第二导电线及其之间的第一绝缘层形成一导线单元，相邻的导线单元之间间隔设置。导线单元中的第一导电线和第二导电线叠层放置，以形成并联布线，导线单元中的第一导电线和第二导电线传输同一信号，无寄生电容影响，同时并联结构可使走线电阻阻值降低。
进一步地，第一导电线与其对应的第二导电线并联。
进一步地，显示面板还包括：
第二绝缘层，位于第二导电层远离衬底的一侧，第二绝缘层覆盖导线单元及其之间的间隙；
第三导电层，位于第二绝缘层远离衬底的一侧，第三导电层包括多条间隔设置的第三导电线，第三导电线与导线单元一一对应，
任一第三导电线通过贯穿第二绝缘层的第一过孔，与其对应的导线单元的一端的侧壁接触，以方便实现导线单元中的第一导电线和第二导电线的并联连接，以及导线单元与第三导电线的连接。
进一步地，导线单元包括沿平行于衬底的第一横截面和第二横截面，第一横截面位于第二横截面远离衬底的一侧，第一横截面的面积小于第二横截面的面积，以增大第一过孔与第一导电线和第二导电线的接触面积，以降低接触电阻；
优选地，导线单元的侧壁呈台阶状。
进一步地，显示面板包括：显示区和围绕显示区的非显示区，第一导电线和第二导电线位于非显示区，第三导电线的至少部分位于显示区。
进一步地，第三导电层还包括多个绑定端，绑定端与导线单元一一对应，
任一绑定端通过贯穿第二绝缘层的第二过孔，与其对应的导线单元远离第三导电线的一端的侧壁接触，以方便实现导线单元中的第一导电线和第二导电线的并联连接，以及导线单元与绑定端的连接。
进一步地，第三导电线包括下述至少一种：扫描线、数据线、发光控制线和电源线。
第二方面，本发明实施例还提供了一种显示面板的制作方法，包括：
在衬底上形成第一导电层；
在第一导电层上形成第一绝缘层；
在第一绝缘层上形成第二导电层；
通过自对准刻蚀工艺，刻蚀第二导电层、第一绝缘层和第一导电层，以使第一导电层形成多条间隔设置的第一导电线，第二导电层形成多条间隔设置的第二导电线，第二导电线与第一导电线一一对应，对应的第一导电线和第二导电线沿垂直于衬底的方向正对，对应的第一导电线和第二导电线及其之间的第一绝缘层形成一导线单元，相邻的导线单元之间间隔设置。导线单元中的第一导电线和第二导电线叠层放置，以形成并联布线，导线单元中的第一导电线和第二导电线传输同一信号，无寄生电容影响，同时并联结构可使走线电阻阻值降低，通过自对准刻蚀工艺，刻蚀第二导电层、第一绝缘层和第一导电层，可以提高对应的第一导电线和第二导电线沿垂直于衬底方向的对准精度，确保相邻的导线单元之间的线距的均一性。
进一步地，该显示面板的制作方法还包括：
在第二导电层远离衬底的一侧形成第二绝缘层，第二绝缘层覆盖导线单元及其之间的间隙；
在第二绝缘层远离衬底的一侧形成第三导电层；
对第三导电层进行图形化刻蚀，以形成多条间隔设置的第三导电线，第三导电线与导线单元一一对应，任一第三导电线通过贯穿第二绝缘层的第一过孔，与其对应的导线单元的一端的侧壁接触。
进一步地，在对第三导电层进行图形化刻蚀时，还形成多个绑定端，绑定端与导线单元一一对应，
任一绑定端通过贯穿第二绝缘层的第二过孔，与其对应的导线单元远离第三导电线的一端的侧壁接触。
本发明实施例的技术方案中显示面板包括衬底和在衬底上依次层叠设置的第一导电层、第一绝缘层和第二导电层；其中，第一导电层包括多条间隔设置的第一导电线；第二导电层包括多条间隔设置的第二导电线，第二导电线与第一导电线一一对应，对应的第一导电线和第二导电线沿垂直于衬底的方向正对，对应的第一导电线和第二导电线及其之间的第一绝缘层形成一导线单元，相邻的导线单元之间间隔设置，导线单元中的第一导电线和第二导电线叠层放置，以形成并联布线，导线单元中的第一导电线和第二导电线传输同一信号，无寄生电容影响，同时并联结构可使走线电阻阻值降低。
附图说明
图1为本发明实施例提供的一种显示面板的俯视结构示意图；
图2为本发明实施例提供的一种显示面板沿A1A2方向的剖面结构示意图；
图3为本发明实施例提供的又一种显示面板的俯视结构示意图；
图4为本发明实施例提供的又一种显示面板沿A1A2方向的剖面结构示意图；
图5为图3中区域a沿B1B2方向的剖面结构示意图；
图6为本发明实施例提供的一种显示面板的制作方法的流程图；
图7为与图6中的各步骤对应的剖面结构示意图；
图8为本发明实施例提供的又一种显示面板的制作方法的流程图；
图9至图10为与图8中的部分步骤对应的剖面结构示意图；
图11为本发明实施例提供的又一种显示面板的制作方法的流程图；
图12为现有技术中显示面板采用两层金属线交错排列时的剖面结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
本发明实施例提供一种显示面板。图1为本发明实施例提供的一种显示面板的俯视结构示意图。图2为本发明实施例提供的一种显示面板沿A1A2方向的剖面结构示意图。该显示面板100包括：衬底10和在衬底10上依次层叠设置的第一导电层20、第一绝缘层30和第二导电层40。
其中，第一导电层20包括多条间隔设置的第一导电线21；第二导电层40包括多条间隔设置的第二导电线41，第二导电线41与第一导电线21一一对应，对应的第一导电线21和第二导电线41沿垂直于衬底10的方向正对，对应的第一导电线21和第二导电线41及其之间的第一绝缘层30形成一导线单元1，相邻的导线单元1之间间隔设置。
其中，该显示面板可包括有机发光显示面板或液晶显示面板等。衬底10可以是硬性衬底或柔性衬底。第一导电层20可以是金属层，第一导电层20可包括下述至少一种材料：铝、铜、银、金和钼等。第二导电层40可以是金属层，第二导电层40可包括下述至少一种材料：铝、铜、银、金和钼等。第一绝缘层30可包括下述至少一种材料：氧化硅和氮化硅等。显示面板100可包括显示区101和围绕显示区101的非显示区102，非显示区102可具有扇出区。第一导电线21和第二导电线41可位于扇出区。可根据需要设置第一导电线21和第二导电线41的位置，本发明实施例对此不做限定。第一导电线21和第二导电线41可用于传输显示面板显示所需的信号。显示面板的显示区可包括发光单元、用于形成驱动发光单元发光的像素驱动电路中的薄膜晶体管、存储电容等器件，以及扫描线、数据线、发光控制线和电源线等的膜层。第一导电层20和第二导电层40还可一部分位于非显示区，另一部分位于显示区，第一导电层20和第二导电层40位于显示区101的部分可以用于在显示区101形成薄膜晶体管的栅极、源极和漏极，以及存储电容的两个电极等中的至少一种。第一绝缘层30还可一部分位于非显示区，另一部分位于显示区，第一绝缘层30位于显示区101的部分可以用于在显示区101形成栅极绝缘层或层间绝缘层等。可选的，第一导电线21与其对应的第二导电线41并联，第一导电线21与其对应的第二导电线41用于传输相同的信号。
导线单元11中的第一导电线21和第二导电线41叠层放置，形成并联布线，导线单元11中的第一导电线21和第二导电线41传输同一信号，无寄生电容影响，同时并联结构可使电阻阻值降低。可根据需要合理设置第一导电线21和第二导电线41的线宽D1，以满足电阻大小要求。线宽D1越大，导线单元1的阻值越小。与图12中的两层金属线交错排列的方式相比，在走线电阻大小相同的情况下，图2对应的技术方案中的导线单元1的线宽D1可以设置的相对小一些，进一步地，在扇出区大小和信号数量相同的情况下，图2对应的技术方案中的导线单元1的线距D2可以设置的相对大一些。可根据需要合理设置相邻导线单元1之间的线距D2，以避免由于线距较小，相邻金属线之间形成狭缝，在第二导电层上制备与第二导电线延伸方向相交的其他金属线过程中，光刻胶涂布厚度不均，曝光不完全，使得在第二导电层上制备的金属层在狭缝中残留，导致第二导电层上制备的金属线发生短路，出现显示器性能异常的情况发生。可选的，线距D2大于或等于1.3微米，由于线距增大，可以避免相邻金属线之间形成狭缝，可以避免在第二导电层上制备的金属层在狭缝中残留，导致第二导电层上制备的金属线发生短路的情况发生。
本实施例的技术方案中显示面板包括衬底和在衬底上依次层叠设置的第一导电层、第一绝缘层和第二导电层；其中，第一导电层包括多条间隔设置的第一导电线；第二导电层包括多条间隔设置的第二导电线，第二导电线与第一导电线一一对应，对应的第一导电线和第二导电线沿垂直于衬底的方向正对，对应的第一导电线和第二导电线及其之间的第一绝缘层形成一导线单元，相邻的导线单元之间间隔设置，导线单元中的第一导电线和第二导电线叠层放置，以形成并联布线，导线单元中的第一导电线和第二导电线传输同一信号，无寄生电容影响，同时并联结构可使走线电阻阻值降低。
可选的，在上述实施例的基础上，图3为本发明实施例提供的又一种显示面板的俯视结构示意图，图4为本发明实施例提供的又一种显示面板沿A1A2方向的剖面结构示意图，图5为图3中区域a沿B1B2方向的剖面结构示意图，显示面板100还包括：第二绝缘层50和第三导电层60。
其中，第二绝缘层50位于第二导电层40远离衬底10的一侧，第二绝缘层50覆盖导线单元1及其之间的间隙。第三导电层60位于第二绝缘层50远离衬底10的一侧，第三导电层60包括多条间隔设置的第三导电线61，第三导电线61与导线单元1一一对应，任一第三导电线61通过贯穿第二绝缘层50的第一过孔62，与其对应的导线单元1的一端的侧壁接触，以方便实现导线单元1中的第一导电线21和第二导电线41的并联连接，以及导线单元1与第三导电线61的连接。
其中，第二绝缘层50可包括下述至少一种材料：氧化硅和氮化硅等。第三导电层60可包括下述至少一种材料：铝、铜、银、金和钼等。可选的，第一导电线21和第二导电线41位于非显示区102，第三导电线61的至少部分位于显示区101。可选的，第三导电线61包括下述至少一种：扫描线、数据线、发光控制线和电源线。任一第三导电线61通过贯穿第二绝缘层50的第一过孔62，与其对应的导线单元1的一端中的第一导电线21、绝缘层30和第二导电线41的侧壁均接触。
可选的，在上述实施例的基础上，继续参见图5，导线单元1包括沿平行于衬底10的第一横截面11和第二横截面12，第一横截面位于第二横截面远离衬底10的一侧，第一横截面11的面积小于第二横截面12的面积，以增大第一过孔62与第一导电线21和第二导电线41的接触面积，以降低第三导电线61与对应的导线单元1的接触电阻。
可选的，在上述实施例的基础上，继续参见图5，导线单元1的侧壁呈台阶状，则任一第三导电线61通过贯穿第二绝缘层50的第一过孔62，与其对应的导线单元1的一端的侧壁接触的接触面呈台阶状，以增大第一过孔62与第一导电线21和第二导电线41的接触面积，以降低第三导电线61与对应的导线单元1的接触电阻。需要说明的是，方向Z垂直于衬底10，方向X和方向Y平行于衬底10，方向X、方向Y和方向Z可互相垂直。
可选的，在上述实施例的基础上，继续参见图3和图5，第三导电层60还包括多个绑定端63，绑定端63与导线单元1一一对应。任一绑定端63通过贯穿第二绝缘层50的第二过孔64，与其对应的导线单元1远离第三导电线61的一端的侧壁接触，以方便实现导线单元1中的第一导电线21和第二导电线41的并联连接，以及导线单元1与绑定端63的连接。
其中，显示面板100可通过绑定端63与驱动芯片电连接，以使驱动芯片输出显示所需的控制信号等至显示区的扫描线、数据线、发光控制线等。任一绑定端63通过贯穿第二绝缘层50的第二过孔64，与其对应的导线单元1远离第三导电线61的一端中的第一导电线21、绝缘层30和第二导电线41的侧壁接触。
本发明实施例提供一种显示面板的制作方法。图6为本发明实施例提供的一种显示面板的制作方法的流程图。图7为与图6中的各步骤对应的剖面结构示意图。该显示面板的制作方法用于制作本发明任意实施例提供的显示面板。该显示面板的制作方法包括：
步骤110、在衬底上形成第一导电层。
其中，如图7所示，通过物理气相沉积等工艺，在衬底10上形成第一导电层20。
步骤120、在第一导电层上形成第一绝缘层。
其中，如图7所示，通过化学气相沉积等工艺，在第一导电层20上形成第一绝缘层30。
步骤130、在第一绝缘层上形成第二导电层。
其中，如图7所示，通过物理气相沉积等工艺，在第一绝缘层30上形成第二导电层40。
步骤140、通过自对准刻蚀工艺，刻蚀第二导电层、第一绝缘层和第一导电层，以使第一导电层形成多条间隔设置的第一导电线，第二导电层形成多条间隔设置的第二导电线，第二导电线与第一导电线一一对应，对应的第一导电线和第二导电线沿垂直于衬底的方向正对，对应的第一导电线和第二导电线及其之间的第一绝缘层形成一导线单元，相邻的导线单元之间间隔设置。
其中，结合图1和图7所示，通过自对准刻蚀工艺，刻蚀第二导电层40、第一绝缘层30和第一导电层20，以形成多个间隔设置的导线单元1，实现扇出区并联布线，降低布线电阻。在形成第二导电层40后，通过自对准刻蚀工艺，刻蚀扇出区的第一导电层20、第一绝缘层30和第二导电层40，相比于先形成第一导电层20，再刻蚀第一导电层20形成第一导电线21，再形成第一绝缘层30，再刻蚀第一绝缘层30，再形成第二导电层40，再刻蚀第二导电层40形成第二导电线41的方式，可以提高对应的第一导电线21和第二导电线41沿垂直于衬底方向的对准精度，确保相邻的导线单元1之间的线距D2的均一性。
本发明实施例提供的显示面板的制作方法用于制作本发明任意实施例提供的显示面板，因此本发明实施例提供的显示面板的制作方法也具备上述实施例中所描述的有益效果，此处不再赘述。
本发明实施例提供又一种显示面板的制作方法。图8为本发明实施例提供的又一种显示面板的制作方法的流程图。图9至图10为与图8中的部分步骤对应的剖面结构示意图。在上述实施例的基础上，该显示面板的制作方法包括：
步骤210、在衬底上形成第一导电层。
其中，如图9所示，可选的，可在衬底10上形成第一导电层20之前，还可包括：在衬底10的显示区101上形成薄膜晶体管的有源层70，在有源层70上形成栅极绝缘层80。在栅极绝缘层80上形成第一导电层20。第一导电层20可覆盖显示区101和非显示区102。
步骤220、在第一导电层上形成第一绝缘层。
其中，如图9所示，可在第一导电层20上形成第一绝缘层30之前，还包括：对位于显示区102的第一导电层20进行图形化刻蚀，以形成薄膜晶体管的栅极等。第一绝缘层30可覆盖显示区101和非显示区102。
步骤230、在第一绝缘层上形成第二导电层。
其中，如图9所示，可在位于非显示区102的第一绝缘层30上形成第二导电层40。可选的，第二导电层40可覆盖显示区101和非显示区102，在第一绝缘层30上形成第二导电层40之后，还可包括：对位于显示区102的第二导电层40进行图形化刻蚀，以形成薄膜晶体管的源极和漏极等。
步骤240、通过自对准刻蚀工艺，刻蚀第二导电层、第一绝缘层和第一导电层，以使第一导电层形成多条间隔设置的第一导电线，第二导电层形成多条间隔设置的第二导电线，第二导电线与第一导电线一一对应，对应的第一导电线和第二导电线沿垂直于衬底的方向正对，对应的第一导电线和第二导电线及其之间的第一绝缘层形成一导线单元，相邻的导线单元之间间隔设置。
其中，如图10所示，通过自对准刻蚀工艺，刻蚀位于非显示区102的第一导电层20、第一绝缘层30和第二导电层40，以形成多个间隔设置的导线单元1。
步骤250、在第二导电层远离衬底的一侧形成第二绝缘层，第二绝缘层覆盖导线单元及其之间的间隙。
其中，如图10所示，在第二导电层40远离衬底10的一侧形成第二绝缘层50，第二绝缘层50覆盖导线单元1及其之间的间隙。
步骤260、在第二绝缘层远离衬底的一侧形成第三导电层。
其中，如图10所示，在第二绝缘层50远离衬底10的一侧形成第三导电层60。第三导电层60可覆盖显示区101。
步骤270、对第三导电层进行图形化刻蚀，以形成多条间隔设置的第三导电线，第三导电线与导线单元一一对应，任一第三导电线通过贯穿第二绝缘层的第一过孔，与其对应的导线单元的一端的侧壁接触。
其中，结合图3和图10所示，对第三导电层60进行图形化刻蚀，以在显示区101形成多条间隔设置的第三导电线61，任一第三导电线61通过贯穿第二绝缘层50的第一过孔62，与其对应的导线单元1的一端中的第一导电线21、第一绝缘层30和第二导电线41的侧壁接触。
本发明实施例提供又一种显示面板的制作方法。图11为本发明实施例提供的又一种显示面板的制作方法的流程图。在上述实施例的基础上，该显示面板的制作方法包括：
步骤310、在衬底上形成第一导电层。
步骤320、在第一导电层上形成第一绝缘层。
步骤330、在第一绝缘层上形成第二导电层。
步骤340、通过自对准刻蚀工艺，刻蚀第二导电层、第一绝缘层和第一导电层，以使第一导电层形成多条间隔设置的第一导电线，第二导电层形成多条间隔设置的第二导电线，第二导电线与第一导电线一一对应，对应的第一导电线和第二导电线沿垂直于衬底的方向正对，对应的第一导电线和第二导电线及其之间的第一绝缘层形成一导线单元，相邻的导线单元之间间隔设置。
步骤350、在第二导电层远离衬底的一侧形成第二绝缘层，第二绝缘层覆盖导线单元及其之间的间隙。
步骤360、在第二绝缘层远离衬底的一侧形成第三导电层。
其中，第三导电层60可覆盖显示区101和非显示区102。
步骤370、对第三导电层进行图形化刻蚀，以形成多条间隔设置的第三导电线和多个绑定端，其中，第三导电线与导线单元一一对应，任一第三导电线通过贯穿第二绝缘层的第一过孔，与其对应的导线单元的一端的侧壁接触，绑定端与导线单元一一对应，任一绑定端通过贯穿第二绝缘层的第二过孔，与其对应的导线单元远离第三导电线的一端的侧壁接触。
其中，结合图3和图5所示，对第三导电层60进行图形化刻蚀，以在显示区101形成多条间隔设置的第三导电线61，在非显示区102形成多个绑定端63，任一第三导电线61通过贯穿第二绝缘层50的第一过孔62，与其对应的导线单元1的一端中的第一导电线21、第一绝缘层30和第二导电线41的侧壁接触，任一绑定端63通过贯穿第二绝缘层50的第二过孔64，与其对应的导线单元1远离第三导电线61的一端中的第一导电线21、第一绝缘层30和第二导电线41的侧壁接触。
需要说明的是，图12为现有技术中显示面板采用两层金属线交错排列时的剖面结构示意图，其中，衬底201上设置有两层金属层和绝缘层203，金属线202和金属线204位于不同的金属层，各金属线传输不同的信号。相邻金属线202和金属线204的线距D3较小。示例性的，若图12对应的技术方案中的线宽D3为2.3微米，线距D4为1.3微米，图4对应的技术方案中的线宽D1为1.8微米，线距D2为1.8微米，图12对应的技术方案和图4对应的技术方案的走线的厚度相同，则图4对应的技术方案中的导线单元1的阻值降低为图12对应的技术方案中的金属线202阻值的0.64，线距增大，无布线间狭缝内金属残留的防线。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种显示面板，其特征在于，包括：衬底和在所述衬底上依次层叠设置的第一导电层、第一绝缘层和第二导电层；
其中，所述第一导电层包括多条间隔设置的第一导电线；
所述第二导电层包括多条间隔设置的第二导电线，所述第二导电线与所述第一导电线一一对应，对应的第一导电线和第二导电线沿垂直于所述衬底的方向正对，对应的第一导电线和第二导电线及其之间的第一绝缘层形成一导线单元，相邻的导线单元之间间隔设置。
2.根据权利要求1所述的显示面板，其特征在于，所述第一导电线与其对应的第二导电线并联。
3.根据权利要求2所述的显示面板，其特征在于，所述显示面板还包括：
第二绝缘层，位于所述第二导电层远离所述衬底的一侧，所述第二绝缘层覆盖所述导线单元及其之间的间隙；
第三导电层，位于所述第二绝缘层远离所述衬底的一侧，所述第三导电层包括多条间隔设置的第三导电线，所述第三导电线与所述导线单元一一对应，
任一所述第三导电线通过贯穿所述第二绝缘层的第一过孔，与其对应的导线单元的一端的侧壁接触。
4.根据权利要求3所述的显示面板，其特征在于，所述导线单元包括沿平行于所述衬底的第一横截面和第二横截面，所述第一横截面位于所述第二横截面远离所述衬底的一侧，所述第一横截面的面积小于所述第二横截面的面积；
优选地，所述导线单元的侧壁呈台阶状。
5.根据权利要求3所述的显示面板，其特征在于，所述显示面板包括：显示区和围绕所述显示区的非显示区，所述第一导电线和所述第二导电线位于所述非显示区，所述第三导电线的至少部分位于所述显示区。
6.根据权利要求3所述的显示面板，其特征在于，所述第三导电层还包括多个绑定端，所述绑定端与所述导线单元一一对应，
任一所述绑定端通过贯穿所述第二绝缘层的第二过孔，与其对应的导线单元远离所述第三导电线的一端的侧壁接触。
7.根据权利要求4所述的显示面板，其特征在于，所述第三导电线包括下述至少一种：扫描线、数据线、发光控制线和电源线。
8.一种显示面板的制作方法，其特征在于，包括：
在衬底上形成第一导电层；
在所述第一导电层上形成第一绝缘层；
在所述第一绝缘层上形成第二导电层；
通过自对准刻蚀工艺，刻蚀所述第二导电层、所述第一绝缘层和所述第一导电层，以使所述第一导电层形成多条间隔设置的第一导电线，所述第二导电层形成多条间隔设置的第二导电线，所述第二导电线与所述第一导电线一一对应，对应的第一导电线和第二导电线沿垂直于所述衬底的方向正对，对应的第一导电线和第二导电线及其之间的第一绝缘层形成一导线单元，相邻的导线单元之间间隔设置。
9.根据权利要求8所述的显示面板的制作方法，其特征在于，还包括：
在所述第二导电层远离所述衬底的一侧形成第二绝缘层，所述第二绝缘层覆盖所述导线单元及其之间的间隙；
在所述第二绝缘层远离所述衬底的一侧形成第三导电层；
对所述第三导电层进行图形化刻蚀，以形成多条间隔设置的第三导电线，所述第三导电线与所述导线单元一一对应，任一所述第三导电线通过贯穿所述第二绝缘层的第一过孔，与其对应的导线单元的一端的侧壁接触。
10.根据权利要求9所述的显示面板的制作方法，其特征在于，
在对所述第三导电层进行图形化刻蚀时，还形成多个绑定端，所述绑定端与所述导线单元一一对应，
任一所述绑定端通过贯穿所述第二绝缘层的第二过孔，与其对应的导线单元远离所述第三导电线的一端的侧壁接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010880019.5A CN111916487A (zh) | 2020-08-27 | 2020-08-27 | 一种显示面板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010880019.5A CN111916487A (zh) | 2020-08-27 | 2020-08-27 | 一种显示面板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111916487A true CN111916487A (zh) | 2020-11-10 |
Family
ID=73266076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010880019.5A Pending CN111916487A (zh) | 2020-08-27 | 2020-08-27 | 一种显示面板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111916487A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1743927A (zh) * | 2005-10-12 | 2006-03-08 | 友达光电股份有限公司 | 扇出导线结构 |
| US20150102343A1 (en) * | 2013-10-14 | 2015-04-16 | Samsung Display Co., Ltd. | Display substrates, methods of manufacturing the same and display devices including the same |
| CN107065332A (zh) * | 2017-02-14 | 2017-08-18 | 京东方科技集团股份有限公司 | 一种扇出线结构、显示面板及其制造方法 |
| CN108957885A (zh) * | 2018-07-20 | 2018-12-07 | 深圳市华星光电技术有限公司 | 阵列基板 |
| CN109037235A (zh) * | 2018-07-20 | 2018-12-18 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法 |
| US20200027902A1 (en) * | 2018-07-20 | 2020-01-23 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Array substrate |
| CN110931541A (zh) * | 2019-12-24 | 2020-03-27 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
-
2020
- 2020-08-27 CN CN202010880019.5A patent/CN111916487A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1743927A (zh) * | 2005-10-12 | 2006-03-08 | 友达光电股份有限公司 | 扇出导线结构 |
| US20150102343A1 (en) * | 2013-10-14 | 2015-04-16 | Samsung Display Co., Ltd. | Display substrates, methods of manufacturing the same and display devices including the same |
| CN107065332A (zh) * | 2017-02-14 | 2017-08-18 | 京东方科技集团股份有限公司 | 一种扇出线结构、显示面板及其制造方法 |
| CN108957885A (zh) * | 2018-07-20 | 2018-12-07 | 深圳市华星光电技术有限公司 | 阵列基板 |
| CN109037235A (zh) * | 2018-07-20 | 2018-12-18 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法 |
| US20200027902A1 (en) * | 2018-07-20 | 2020-01-23 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Array substrate |
| CN110931541A (zh) * | 2019-12-24 | 2020-03-27 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN210349841U (zh) | 一种显示面板和显示装置 | |
| CN110047898B (zh) | 显示基板及其制造方法、显示装置 | |
| CN111880344B (zh) | 一种显示面板及其制备方法、显示装置 | |
| CN109037235B (zh) | 阵列基板及其制作方法 | |
| CN100369258C (zh) | 有源元件阵列基板 | |
| CN112687190B (zh) | 显示面板、显示装置及显示面板的制备方法 | |
| CN106920815B (zh) | 像素阵列结构、显示面板以及像素阵列结构的制作方法 | |
| WO2020238063A1 (zh) | 阵列基板及阵列基板母板 | |
| CN104733470A (zh) | 一种平板显示装置及其制备方法 | |
| CN114975517A (zh) | 显示基板、显示装置和布线方法 | |
| CN111276492B (zh) | 显示装置及其oled面板、oled面板的制作方法 | |
| WO2022160807A1 (zh) | 显示面板及其制造方法、显示装置 | |
| US7816174B2 (en) | Control element of an organic electro-luminescent display and manufacturing process thereof | |
| CN113078203A (zh) | 显示母板及显示面板 | |
| US11955590B2 (en) | Display panel and method for making the same | |
| CN114267683A (zh) | 一种显示背板及其制备方法、显示装置 | |
| CN111916487A (zh) | 一种显示面板及其制作方法 | |
| CN110600520A (zh) | 一种显示面板及显示装置 | |
| CN114464656B (zh) | 显示面板、制作方法及显示装置 | |
| CN113257876B (zh) | 显示面板及显示设备 | |
| US8519393B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US6621536B1 (en) | Matrix wiring substrate having an auxiliary line connected to a bundling line | |
| CN114842778A (zh) | 测试电路、显示面板及显示装置 | |
| CN110649045B (zh) | 有机发光显示面板及显示装置 | |
| CN113192990A (zh) | 阵列基板及其制作方法、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201110 |