CN111916450A - 级联电路及级联器件 - Google Patents
级联电路及级联器件 Download PDFInfo
- Publication number
- CN111916450A CN111916450A CN202010932257.6A CN202010932257A CN111916450A CN 111916450 A CN111916450 A CN 111916450A CN 202010932257 A CN202010932257 A CN 202010932257A CN 111916450 A CN111916450 A CN 111916450A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- voltage
- cascade
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000008569 process Effects 0.000 claims abstract description 9
- 238000002161 passivation Methods 0.000 claims description 80
- 229910052751 metal Inorganic materials 0.000 claims description 55
- 239000002184 metal Substances 0.000 claims description 55
- 229910002601 GaN Inorganic materials 0.000 claims description 38
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 27
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 9
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0883—Combination of depletion and enhancement field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明揭示了一种级联电路及级联器件，所述级联电路包括：低压增强型器件及高压耗尽型器件，所述低压增强型器件和高压耗尽型器件分别包括栅极、源极及漏极，且所述低压耗尽型器件的漏极与高压耗尽型器件的源极电性连接，作为级联电路的中间电极，低压增强型器件的源极与高压耗尽型器的栅极电性连接，作为级联电路的源极，低压增强型器件的栅极作为级联电路的栅极，高压耗尽型器件的漏极作为级联电路的漏极；电容及电阻，并联设置且分别电性连接于级联电路的中间电极与级联电路的源极之间。本发明能有效控制级联结构中间电极点的电压在高速开关过程中的漂移，降低中间电极点关断时刻的电压；具有较小的等效米勒电容，能够实现更高的开关频率。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种级联电路及级联器件。
背景技术
氮化铝镓/氮化镓高电子迁移率晶体管作为功率器件受到越来越广泛的关注。得益于氮化镓材料宽禁带、高饱和电子迁移率等特点，其功率器件对比传统硅基功率器件展现出明显的优势。举例来说，同样用作650V级应用，氮化镓功率器件可以提供更小的导通电阻以及10倍以上的开关速度，开关频率的显著提升可以减小系统中无源器件的尺寸，从而减小整个系统的体积，因此也逐渐成为氮化镓功率器件的主要优势。近两年中不断涌现的氮化镓65W快充产品正是利用这一特点，在传统硅基方案的基础上，体积减小了50％以上。
然而，现阶段氮化镓增强型功率器件主要采用传统单个三极管的设计，单个三极管的米勒电容成为了器件在高频及高压工作模式下最为关键的参数之一。过高的米勒电容会限制器件的开关频率，并且对驱动电路提出更高的要求，从而影响器件的动态性能。在单个三极管的设计中，经常通过减小栅场板的方式来减小米勒电容，但这种方法会导致器件耐压的降低以及电流崩塌效应的增大。
另一方面，共源共栅的级联结构通过在低压增强型器件的漏极级联高压耗尽型器件的方式，有效的避免了传统单个器件中栅级与漏极之间的正反馈，从而大幅降低了等效米勒电容。级联结构不仅作为一种经典的电路单元被广泛的应用于射频器件，对于氮化镓功率器件也有着重要的意义。2013年，由美国Transphorm公司推出的一种基于硅基增强型器件与氮化镓耗尽型器件的混合型级联结构，首次实现了氮化镓功率器件的商用。然而，这种混合型结构因使用了速度较慢的硅基器件，无法完全发挥级联结构在开关速度上优势。
随着氮化镓增强型技术的不断成熟，全氮化镓集成的级联结构也开始成为选择。美国Cree公司针对高频应用，于2017年公布了首个单片集成的氮化镓级联结构。然而，所提出的基本结构因没有考虑到级联结构中间点电压的控制以及两个三极管的漏电流匹配等问题，无法适用于650V级的高压应用。在高速开关过程中，级联结构中间点关断时刻的电压会因两个三极管的寄生电容以及漏电流的不匹配而产生漂移，从而超出低压增强型器件的耐压，导致器件损坏；同时，过高的中间点关断时刻电压也会影响器件的开关效率。
因此，针对上述技术问题，有必要提供一种级联电路及级联器件。
发明内容
本发明的目的在于提供一种级联电路及级联器件，以抑制级联电路开关过程中中间电极的电压漂移，降低级联结构关断时刻中间电极的电压值。
为了实现上述目的，本发明一实施例提供的技术方案如下：
一种级联电路，所述级联电路包括：
低压增强型器件及高压耗尽型器件，所述低压增强型器件和高压耗尽型器件分别包括栅极、源极及漏极，且所述低压耗尽型器件的漏极与高压耗尽型器件的源极电性连接，作为级联电路的中间电极，低压增强型器件的源极与高压耗尽型器的栅极电性连接，作为级联电路的源极，低压增强型器件的栅极作为级联电路的栅极，高压耗尽型器件的漏极作为级联电路的漏极；
电容及电阻，并联设置且分别电性连接于级联电路的中间电极与级联电路的源极之间，以抑制级联电路开关过程中中间电极的电压漂移和/或降低级联结构关断时刻中间电极的电压值。
一实施例中，所述电容为金属-绝缘层-金属结构的电容。
一实施例中，所述低压增强型器件为Ⅲ族氮化物低压增强型器件，高压耗尽型器件为Ⅲ族氮化物高压耗尽型器件；优选地，低压增强型器件为基于氮化镓/铝镓氮异质结的低压增强型器件，高压耗尽型器件为基于氮化镓/铝镓氮异质结的氮化镓高压耗尽型器件。
本发明一实施例提供的技术方案如下：
一种级联器件，所述级联器件包括衬底、位于衬底上的外延结构、位于外延结构上的若干钝化层及若干电极，所述外延结构包括位于衬底上的沟道层及位于沟道层上的势垒层，所述外延结构上设有增强区域及耗尽区域，所述电极包括位于外延结构上的源极、漏极和中间电极、位于增强区域上且位于源极和中间电极之间的第一栅极、及位于耗尽区域上且位于中间电极和漏极之间的第二栅极，第二栅极与源极电性连接，所述源极、漏极、第一栅极分别作为级联器件的源极、漏极和栅极，所述外延结构上还包括电容及电阻，电阻及电容的两端分别与源极和中间电极电性连接。
一实施例中，所述钝化层包括：
第一钝化层，位于外延结构及源极、漏极和中间电极上方，优选地，第一钝化层为氮化硅层或氧化硅层中的一种或多种的组合，厚度为50nm～250nm；
第二钝化层，位于第一钝化层上方，且第二钝化层的厚度小于第一钝化层的厚度，优选地，第二钝化层为氮化硅层、氧化铝层、氧化硅层中的一种或多种的组合，厚度为10nm～100nm；
若干第三钝化层，位于第二钝化层及第一栅极和第二栅极上方，优选地，第三钝化层为氮化硅层或氧化硅层中的一种或多种的组合，每层厚度为50nm～1000nm。
一实施例中，所述电阻位于钝化层上方，电阻的两端分别通过若干导电柱与源极和中间电极电性连接，优选地，电阻为TaN金属电阻。
一实施例中，所述电容为金属-绝缘层-金属结构的电容，所述电容包括第一金属层、第二金属层及位于第一金属层和第二金属层之间的绝缘层，所述第一金属层为中间电极或与中间电极电性连接的金属层，第二金属层为第二栅极或与第二栅极电性连接的金属层，绝缘层为第一钝化层、第二钝化层、第三钝化层中的一种或多种的组合；优选地，第一金属层为中间电极，第二金属层为第二栅极，绝缘层为第二钝化层，或，第一金属层为中间电极、第二金属层为与第二栅极电性连接的金属层，绝缘层为第三钝化层中的任意一层。
一实施例中，所述衬底为硅、蓝宝石、碳化硅中的一种或多种的组合；和/或，所述沟道层和势垒层为Ⅲ族氮化物，优选地，沟道层为氮化镓层，势垒层为铝镓氮层；和/或，所述外延结构包括位于沟道层和衬底之间的缓冲层，优选地，所述缓冲层为氮化铝层、氮化镓层、铝镓氮层中的一种或多种的组合。
一实施例中，所述增强区域包括贯穿全部第一钝化层的第一凹槽及位于第一凹槽内的p型掺杂层，所述p型掺杂层为p型氮化镓层或p型铝镓氮层，或，所述增强区域包括贯穿全部第一钝化层及全部或部分势垒层的第一凹槽，第一栅极与第一凹槽之间填充有第二钝化层；和/或，所述耗尽区域包括贯穿全部第一钝化层的第二凹槽，第二栅极与第二凹槽之间填充有第二钝化层。
一实施例中，所述级联器件还包括与第一栅极电性连接的一层或多层源场板，源场板与级联器件的源极电性连接。
与现有技术相比，本发明具有以下优点：
本发明通过在级联电路及级联器件的中间电极与源极之间并联电容和电阻，能有效控制级联结构中间电极点的电压在高速开关过程中的漂移，降低中间电极点关断时刻的电压，进一步减小了开关损耗；
级联电路及级联器件具有较小的等效米勒电容，能够实现更高的开关频率，对比传统单个器件，更适用于高频应用场景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1中级联电路的示意图；
图2为本发明实施例2中级联器件的结构示意图；
图3为本发明实施例3中级联器件的结构示意图；
图4为本发明实施例4中级联器件的结构示意图。
具体实施方式
以下将结合附图所示的各实施方式对本发明进行详细描述。但该等实施方式并不限制本发明，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
实施例1：
参图1所示，本实施例中公开了一种级联电路，该级联电路包括：
低压增强型器件110及高压耗尽型器件120，低压增强型器件110包括第一栅极1101、第一源极1102及第一漏极1103，高压耗尽型器件120包括第二栅极1201、第二源极1202及第二漏极1203，且低压耗尽型器件110的第一漏极1103与高压耗尽型器件120的第二源极1202电性连接，作为级联电路的中间电极A，低压增强型器件110的第一源极1102与高压耗尽型器120的第二栅极1201电性连接，作为级联电路的源极S，低压增强型器件120的第一栅极1101作为级联电路的栅极G，高压耗尽型器件120的第二漏极1203作为级联电路的漏极D；
电容130及电阻140，并联设置且分别电性连接于级联电路的中间电极A与级联电路的源极S之间，以抑制级联电路开关过程中中间电极的电压漂移和/或降低级联结构关断时刻中间电极的电压值，优选地，本实施例中的电容为金属-绝缘层-金属结构的电容。
优选地，本实施例中的低压增强型器件为Ⅲ族氮化物低压增强型器件，高压耗尽型器件为Ⅲ族氮化物高压耗尽型器件；具体地，低压增强型器件为基于氮化镓/铝镓氮异质结的低压增强型器件，高压耗尽型器件为基于氮化镓/铝镓氮异质结的氮化镓高压耗尽型器件。
在级联电路高速的开关过程中，电容130直接增加了连接至级联电路中间电极A的总电容值，该电容值的增加可以有效的抑制关断状态下中间电极A处的最大电压，并确保该电压不超过低压增强型器件的耐压值。同时，电容的连接方式不会造成低压增强型器件栅漏电容(即米勒电容)的增加，因此降低了对整个级联电路开关速度的影响。
在级联电路长时间关断的过程中，电阻通过匹配低压增强型器件和高压耗尽型器的漏电流，可以将中间电极A的电压钳位在最低值，并确保该电压不超过低压增强型器件的耐压值。
由此，通过所集成的电阻和电容的共同作用，可以有效的控制级联电路在任何工作模式下的中间电极A处的电压，为全氮化镓级联结构适用于高压应用提供不可缺少的条件。最后，中间电极A处电压的抑制也间接的减小了级联电路的开关损耗，使其更适用于高频(如650V级)应用。
实施例2：
参图2所示，本实施例中公开了一种级联器件，该级联器件中主要包括低压增强型器件110、高压耗尽型器件120、电容290及电阻280。
具体地，该级联器件包括衬底210、位于衬底上的外延结构、位于外延结构上的若干钝化层及若干电极。
其中，外延结构包括位于衬底210上的沟道层230及位于沟道层230上的势垒层240，优选地，本实施例中的外延结构还包括位于沟道层230和衬底210之间的缓冲层220。
具体地，衬底210为硅、蓝宝石、碳化硅等中的一种或多种的组合；缓冲层220为氮化铝层、氮化镓层、铝镓氮层等中的一种或多种的组合；沟道层230和势垒层230为Ⅲ族氮化物，优选地，沟道层为氮化镓层，势垒层为铝镓氮层。
本实施例中的钝化层包括：
第一钝化层251，位于外延结构及源极、漏极和中间电极上方，优选地，第一钝化层为氮化硅层或氧化硅层等中的一种或多种的组合，厚度为50nm～250nm；
第二钝化层252，位于第一钝化层上方，且第二钝化层的厚度小于第一钝化层的厚度，优选地，第二钝化层为氮化硅层、氧化铝层、氧化硅层等中的一种或多种的组合，厚度为10nm～100nm；
若干第三钝化层253，位于第二钝化层及第一栅极和第二栅极上方，优选地，第三钝化层为氮化硅层或氧化硅层等中的一种或多种的组合，每层厚度为50nm～1000nm，本实施例中以一层第三钝化层为例进行说明。
本实施例中的外延结构上设有增强区域及耗尽区域，电极包括位于外延结构上的源极261、漏极262和中间电极264、位于增强区域上且位于源极和中间电极之间的第一栅极263、及位于耗尽区域上且位于中间电极和漏极之间的第二栅极265，第二栅极265与源极261电性连接。
本实施例中低压增强型器件110的源极、漏极和栅极分别为源极261、中间电极264和第一栅极263，高压耗尽型器件120的源极、漏极和栅极分别为中间电极264、漏极262和第二栅极265。整个级联器件的源极S、漏极D和栅极G分别为源极261、漏极262、第一栅极263。
本实施例中，中间电极264既作为低压增强型器件110的漏极，又作为高压耗尽型器件120的源极，在其他实施例中，低压增强型器件110的漏极和高压耗尽型器件120的源极也可以单独设置，并通过金属层电性导通，同样可以实现相同的技术效果。
低压增强型器件的漏极和源极可以为Ti/Al/TiN等不含Au的金属化结构，或者为Ti/Al/Ni/Au等基于Au的金属化结构；栅极可以为TiN/Al/TiN等不含Au的金属化结构，或为Ti(Ni)/Au等基于Au的金属化结构。
低压增强型器件中的增强区域包括贯穿全部第一钝化层251的第一凹槽(未标号)及位于第一凹槽内的p型掺杂层270，p型掺杂层为p型氮化镓层或p型铝镓氮层，第一栅极263与p型掺杂层270接触设置，第一栅极为由基于p型氮化镓或p型铝镓氮的结构来实现增强型工作模式。
高压耗尽型器件的漏极和源极可以为Ti/Al/TiN等不含Au的金属化结构，或者为Ti/Al/Ni/Au等基于Au的金属化结构；栅极金属可以w为TiN/Al/TiN等不含Au的金属化结构，或为Ti(Ni)/Au等基于Au的金属化结构。
高压耗尽型器件中的耗尽区域包括贯穿全部第一钝化层251的第二凹槽(未标号)，第二栅极与第二凹槽之间填充有第二钝化层252，栅极可以由基于金属-绝缘层-半导体的结构来实现耗尽型工作模式，其中的介质层为第二层钝化层，材料为氮化硅、氧化铝或氧化硅等，厚度为10nm～100nm。
本实施例中高压耗尽型器的第二栅极通过一层或多层金属连接层于器件外部与低压增强型器件的源极电性连接。其中金属连接层可以为Ti/Al/TiN等不含Au的金属化结构，或为Ti(Ni)/Au等基于Au的金属化结构。另外，高压耗尽型器件还可以包含一层或多层源场板2651，由一层或多层金属连接层作为场板金属。
本实施例中的外延结构上还包括电容290及电阻280，电阻280及电容290的两端分别与源极261和中间电极264电性连接。
具体地，电阻280为TaN金属电阻，电阻的一端可以通过若干导电柱2611与源极261电性连接，而另一端可以通过一层或多层金属连接层(未图示)与中间电极264电性连接。
具体地，电容290为金属-绝缘层-金属结构的电容，电容290包括第一金属层、第二金属层及位于第一金属层和第二金属层之间的绝缘层，本实施例中的第一金属层(下电极)为中间电极264，第二金属层(上电极)为延伸至中间电极264上方的第二栅极265，绝缘层为第二钝化层252，材料为氮化硅、氧化铝或氧化硅，且厚度为10nm～100nm。
应当理解的是，在其他实施例中第一金属层可以为中间电极264或与中间电极264电性连接的金属层，第二金属层可以为第二栅极265或与第二栅极265电性连接的金属层，绝缘层可以为第一钝化层、第二钝化层、第三钝化层中的一种或多种的组合。
本实施例中级联器件的等效电路图与实施例1中的级联电路完全相同，具体的工作原理此处不再进行赘述。
实施例3：
参图3所示，本实施例中的级联器件与实施例2中的级联结构类似，不同之处在于增强区域的不同，本实施例中未设置p型掺杂层。增强区域包括贯穿全部第一钝化层251及全部势垒层240的第一凹槽，第一栅极263与第一凹槽之间填充有第二钝化层252，形成金属(第一栅极263)-绝缘层(第二钝化层252)-半导体(沟道层230)的结构来实现增强型工作模式。
应当理解的是，绝缘层可以是第二层钝化层，由氮化硅、氧化铝或氧化硅组成，厚度为在10nm～100nm，也可以是第三层钝化层中的任意一层，由氮化硅、氧化铝或氧化硅组成，厚度为10nm～100nm。
实施例4：
参图4所示，本实施例中的级联器件与实施例2中的级联结构类似，不同之处在于钝化层和电容的结构不同。
具体讲，本实施例中的第三钝化层253包括三层结构，分别为第三钝化层2531、2532、2533，第二栅极265未延伸至中间电极264的上方。基于金属-绝缘层-金属结构的电容290由第三钝化层中的任意一层作为其介质层(本实施例中以中间的第三钝化层2532为例进行说明)，具体为氮化硅、氧化铝或氧化硅，且厚度为10nm～500nm，电容可以利用中间电极264作为其下电极，利用连接至高压耗尽型器的栅极的一层或多层金属连接层2652作为其上电极。
由此，基于金属-绝缘层-金属结构的电容的下电极连接于级联器件的中间电极，而上电极通过一层或多层金属连接层连接至第二栅极，并最终连接至级联器件的源极。
应当理解的是，上述实施例2-4中的结构仅仅为具体的级联器件结构，在其他实施例中可以变换具体结构，凡是等效电路为实施例1中级联电路的技术方案均属于本发明所保护的范围。
由以上技术方案可以看出，本发明具有以下有益效果：
本发明通过在级联电路及级联器件的中间电极与源极之间并联电容和电阻，能有效控制级联结构中间电极点的电压在高速开关过程中的漂移，降低中间电极点关断时刻的电压，进一步减小了开关损耗；
级联电路及级联器件具有较小的等效米勒电容，能够实现更高的开关频率，对比传统单个器件，更适用于高频应用场景。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施例加以描述，但并非每个实施例仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (10)
1.一种级联电路，其特征在于，所述级联电路包括：
低压增强型器件及高压耗尽型器件，所述低压增强型器件和高压耗尽型器件分别包括栅极、源极及漏极，且所述低压耗尽型器件的漏极与高压耗尽型器件的源极电性连接，作为级联电路的中间电极，低压增强型器件的源极与高压耗尽型器的栅极电性连接，作为级联电路的源极，低压增强型器件的栅极作为级联电路的栅极，高压耗尽型器件的漏极作为级联电路的漏极；
电容及电阻，并联设置且分别电性连接于级联电路的中间电极与级联电路的源极之间，以抑制级联电路开关过程中中间电极的电压漂移和/或降低级联结构关断时刻中间电极的电压值。
2.根据权利要求1所述的级联电路，其特征在于，所述电容为金属-绝缘层-金属结构的电容。
3.根据权利要求1所述的级联电路，其特征在于，所述低压增强型器件为Ⅲ族氮化物低压增强型器件，高压耗尽型器件为Ⅲ族氮化物高压耗尽型器件；优选地，低压增强型器件为基于氮化镓/铝镓氮异质结的低压增强型器件，高压耗尽型器件为基于氮化镓/铝镓氮异质结的氮化镓高压耗尽型器件。
4.一种级联器件，其特征在于，所述级联器件包括衬底、位于衬底上的外延结构、位于外延结构上的若干钝化层及若干电极，所述外延结构包括位于衬底上的沟道层及位于沟道层上的势垒层，所述外延结构上设有增强区域及耗尽区域，所述电极包括位于外延结构上的源极、漏极和中间电极、位于增强区域上且位于源极和中间电极之间的第一栅极、及位于耗尽区域上且位于中间电极和漏极之间的第二栅极，第二栅极与源极电性连接，所述源极、漏极、第一栅极分别作为级联器件的源极、漏极和栅极，所述外延结构上还包括电容及电阻，电阻及电容的两端分别与源极和中间电极电性连接。
5.根据权利要求4所述的级联器件，其特征在于，所述钝化层包括：
第一钝化层，位于外延结构及源极、漏极和中间电极上方，优选地，第一钝化层为氮化硅层或氧化硅层中的一种或多种的组合，厚度为50nm～250nm；
第二钝化层，位于第一钝化层上方，且第二钝化层的厚度小于第一钝化层的厚度，优选地，第二钝化层为氮化硅层、氧化铝层、氧化硅层中的一种或多种的组合，厚度为10nm～100nm；
若干第三钝化层，位于第二钝化层及第一栅极和第二栅极上方，优选地，第三钝化层为氮化硅层或氧化硅层中的一种或多种的组合，每层厚度为50nm～1000nm。
6.根据权利要求4所述的级联器件，其特征在于，所述电阻位于钝化层上方，电阻的两端分别通过若干导电柱与源极和中间电极电性连接，优选地，电阻为TaN金属电阻。
7.根据权利要求5所述的级联器件，其特征在于，所述电容为金属-绝缘层-金属结构的电容，所述电容包括第一金属层、第二金属层及位于第一金属层和第二金属层之间的绝缘层，所述第一金属层为中间电极或与中间电极电性连接的金属层，第二金属层为第二栅极或与第二栅极电性连接的金属层，绝缘层为第一钝化层、第二钝化层、第三钝化层中的一种或多种的组合；优选地，第一金属层为中间电极，第二金属层为第二栅极，绝缘层为第二钝化层，或，第一金属层为中间电极、第二金属层为与第二栅极电性连接的金属层，绝缘层为第三钝化层中的任意一层。
8.根据权利要求4所述的级联器件，其特征在于，所述衬底为硅、蓝宝石、碳化硅中的一种或多种的组合；和/或，所述沟道层和势垒层为Ⅲ族氮化物，优选地，沟道层为氮化镓层，势垒层为铝镓氮层；和/或，所述外延结构包括位于沟道层和衬底之间的缓冲层，优选地，所述缓冲层为氮化铝层、氮化镓层、铝镓氮层中的一种或多种的组合。
9.根据权利要求5所述的级联器件，其特征在于，所述增强区域包括贯穿全部第一钝化层的第一凹槽及位于第一凹槽内的p型掺杂层，所述p型掺杂层为p型氮化镓层或p型铝镓氮层，或，所述增强区域包括贯穿全部第一钝化层及全部或部分势垒层的第一凹槽，第一栅极与第一凹槽之间填充有第二钝化层；和/或，所述耗尽区域包括贯穿全部第一钝化层的第二凹槽，第二栅极与第二凹槽之间填充有第二钝化层。
10.根据权利要求4所述的级联器件，其特征在于，所述级联器件还包括与第一栅极电性连接的一层或多层源场板，源场板与级联器件的源极电性连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010932257.6A CN111916450A (zh) | 2020-09-08 | 2020-09-08 | 级联电路及级联器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010932257.6A CN111916450A (zh) | 2020-09-08 | 2020-09-08 | 级联电路及级联器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111916450A true CN111916450A (zh) | 2020-11-10 |
Family
ID=73266779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010932257.6A Pending CN111916450A (zh) | 2020-09-08 | 2020-09-08 | 级联电路及级联器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111916450A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114744988A (zh) * | 2022-06-10 | 2022-07-12 | 深圳市芯茂微电子有限公司 | 一种mos管工作电路及电子设备 |
| CN117498843A (zh) * | 2024-01-02 | 2024-02-02 | 珠海镓未来科技有限公司 | 导通速度可控的开关器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140264431A1 (en) * | 2013-03-13 | 2014-09-18 | Transphorm Inc. | Enhancement-mode iii-nitride devices |
| US9502548B1 (en) * | 2015-07-03 | 2016-11-22 | Delta Electronics, Inc. | Semiconductor device |
| CN106898604A (zh) * | 2017-01-24 | 2017-06-27 | 上海电力学院 | 共源共栅级联的氮化镓器件封装结构 |
| CN212725307U (zh) * | 2020-09-08 | 2021-03-16 | 苏州英嘉通半导体有限公司 | 级联电路及级联器件 |
-
2020
- 2020-09-08 CN CN202010932257.6A patent/CN111916450A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140264431A1 (en) * | 2013-03-13 | 2014-09-18 | Transphorm Inc. | Enhancement-mode iii-nitride devices |
| US9502548B1 (en) * | 2015-07-03 | 2016-11-22 | Delta Electronics, Inc. | Semiconductor device |
| CN106898604A (zh) * | 2017-01-24 | 2017-06-27 | 上海电力学院 | 共源共栅级联的氮化镓器件封装结构 |
| CN212725307U (zh) * | 2020-09-08 | 2021-03-16 | 苏州英嘉通半导体有限公司 | 级联电路及级联器件 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114744988A (zh) * | 2022-06-10 | 2022-07-12 | 深圳市芯茂微电子有限公司 | 一种mos管工作电路及电子设备 |
| CN117498843A (zh) * | 2024-01-02 | 2024-02-02 | 珠海镓未来科技有限公司 | 导通速度可控的开关器件 |
| CN117498843B (zh) * | 2024-01-02 | 2024-03-15 | 珠海镓未来科技有限公司 | 导通速度可控的开关器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chu | GaN power switches on the rise: Demonstrated benefits and unrealized potentials | |
| US20200168599A1 (en) | A power semiconductor device with an auxiliary gate structure | |
| CN110047910B (zh) | 一种高耐压能力的异质结半导体器件 | |
| US20070145417A1 (en) | High voltage semiconductor device having a lateral channel and enhanced gate-to-drain separation | |
| US20210104601A1 (en) | High-voltage n-channel hemt device | |
| JPWO2006132419A1 (ja) | 電界効果トランジスタ | |
| CN104051523A (zh) | 一种低欧姆接触电阻的半导体器件及其制作方法 | |
| WO2014026018A1 (en) | Iii-nitride enhancement mode transistors with tunable and high gate-source voltage rating | |
| CN110660851A (zh) | 一种高压n沟道HEMT器件 | |
| US11791389B2 (en) | Radio frequency transistor amplifiers having widened and/or asymmetric source/drain regions for improved on-resistance performance | |
| CN111916450A (zh) | 级联电路及级联器件 | |
| WO2023236523A1 (zh) | 一种增强型N沟道和P沟道GaN器件集成结构 | |
| CN110649097B (zh) | 一种高压p沟道HFET器件 | |
| CN102194819A (zh) | 一种基于MOS控制的增强型GaN异质结场效应晶体管 | |
| CN111916449A (zh) | 级联器件 | |
| CN212725307U (zh) | 级联电路及级联器件 | |
| CN110660843A (zh) | 一种高压p沟道HEMT器件 | |
| CN111490101B (zh) | 一种GaN基HEMT器件 | |
| CN113257887A (zh) | 一种具有三种区域的4H-SiC金属半导体场效应晶体管 | |
| CN210897283U (zh) | 一种半导体器件 | |
| CN115274846B (zh) | 高电子迁移率晶体管 | |
| CN111341850A (zh) | 一种GaN纵向逆导结场效应管 | |
| CN112382631B (zh) | 基于栅极保护的级联电路及级联器件 | |
| WO2019242101A1 (zh) | 氧化镓垂直结构半导体电子器件及其制作方法 | |
| CN114725091A (zh) | 一种实现氮化镓cmos逻辑电路的结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |