CN114744988A

CN114744988A - 一种mos管工作电路及电子设备

Info

Publication number: CN114744988A
Application number: CN202210650194.4A
Authority: CN
Inventors: 宗强; 方芳; 刘准; 吴寿化
Original assignee: Shenzhen Chip Hope Micro-Electronics Ltd
Current assignee: Shenzhen Chip Hope Micro-Electronics Ltd
Priority date: 2022-06-10
Filing date: 2022-06-10
Publication date: 2022-07-12

Abstract

本发明涉及半导体器件封装领域，特别是公开了一种MOS管工作电路及电子设备，包括耗尽型MOS管、增强型MOS管、封装桥接线及抗干扰组件；所述耗尽型MOS管及所述增强型MOS管为合封的两MOS管；所述耗尽型MOS管的漏极与所述增强型MOS管的源极用于连接外部电通路；所述增强型MOS管的栅极用于连接控制端；所述耗尽型MOS管在所述增强型MOS管导通的场合，也处于导通状态；所述耗尽型MOS管的源极与所述增强型MOS管的漏极通过封装桥接线电连接，且所述封装桥接线包括抗干扰引出端；所述抗干扰引出端与所述抗干扰组件电连接。本发明提升了在测试并设置抗干扰器件时的灵活性，提升了电路布局的灵活性与方案泛用性。

Description

一种MOS管工作电路及电子设备

技术领域

本发明涉及半导体器件封装领域，特别是涉及一种MOS管工作电路及电子设备。

背景技术

随着电子工业的快速发展，越来越多的半导体控制开关被应用于电路中，利用半导体作为开关，可以达到物理开关难以企及的开关频率、灵敏度与响应速度。

近年来，耗尽型MOS管越来越受到业界人士的重视，但耗尽型器件通常需要负压进行控制，为电路设计带来了新难题，为了使常规MOS驱动器也能控制耗尽型MOS管，一般采用增强型MOS管和耗尽型MOS管串接的方法，实现常规MOS驱动器对耗尽型MOS管的控制。

但需要注意的是，使用两MOS管串接合封的结构，由于增加了连接导线，也就增加了寄生电感，且增加的寄生电感不可精确计算控制。而当电流回路中的电感增加时，也就同时增强了磁场，从而导致EMI（Electromagnetic Interference，电磁干扰）增加。现有封装方式不能在合封器件内部调整EMI，只能通过外装其他抗干扰器件降低EMI对整体设备的影响，占用空间较大，降低排线灵活度，提升电路设计难度。

因此，如何提供一种封装方法降低EMI影响，占用空间较小，提升排线灵活度的方法，就成了本领域技术人员亟待解决的问题。

发明内容

本发明的目的是提供一种MOS管工作电路及电子设备，以解决现有技术中需要在MOS管封装外加装抗干扰器件降低EMI影响，占用空间大，排线灵活度低的问题。

为解决上述技术问题，本发明提供一种MOS管工作电路，包括耗尽型MOS管、增强型MOS管、封装桥接线及抗干扰组件；

所述耗尽型MOS管及所述增强型MOS管为合封的两MOS管；

所述耗尽型MOS管的漏极与所述增强型MOS管的源极用于连接外部电通路；所述增强型MOS管的栅极用于连接控制端；

所述耗尽型MOS管在所述增强型MOS管导通的场合，也处于导通状态；

所述耗尽型MOS管的源极与所述增强型MOS管的漏极通过封装桥接线电连接，且所述封装桥接线包括抗干扰引出端；

所述抗干扰引出端与所述抗干扰组件电连接。

可选地，在所述的MOS管工作电路中，所述抗干扰组件包括电容及电阻中的至少一种。

可选地，在所述的MOS管工作电路中，所述抗干扰组件包括串接的电容与电阻。

可选地，在所述的MOS管工作电路中，所述耗尽型MOS管的栅极接地。

可选地，在所述的MOS管工作电路中，所述耗尽型MOS管的栅极与所述增强型MOS管的源极电连接。

可选地，在所述的MOS管工作电路中，所述封装桥接线为基板上的印制线路。

可选地，在所述的MOS管工作电路中，所述耗尽型MOS管为耗尽型氮化镓管。

一种电子设备，所述电子设备包括如上述任一种所述的MOS管工作电路。

本发明所提供的MOS管工作电路，包括耗尽型MOS管、增强型MOS管、封装桥接线及抗干扰组件；所述耗尽型MOS管及所述增强型MOS管为合封的两MOS管；所述耗尽型MOS管的漏极与所述增强型MOS管的源极用于连接外部电通路；所述增强型MOS管的栅极用于连接控制端；所述耗尽型MOS管在所述增强型MOS管导通的场合，也处于导通状态；所述耗尽型MOS管的源极与所述增强型MOS管的漏极通过封装桥接线电连接，且所述封装桥接线包括抗干扰引出端；所述抗干扰引出端与所述抗干扰组件电连接。

本发明中通过在两个MOS管的连接引脚之间引出新的连接端，使得抗干扰器件的连接点位得以大大增加，进而显著提升了在测试并设置抗干扰器件时的灵活性，得益于更多的可选连接方案，也可以使用更少的器件组合达成现有技术的方案中大量器件才能实现的抗干扰效果，缩减了器件的空间占用，提升了电路布局的灵活性与方案泛用性。本发明同时还提供了一种具体由上述有益效果的电子设备。

附图说明

为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的MOS管工作电路的一种具体实施方式的局部结构示意图；

图2为本发明提供的MOS管工作电路的另一种具体实施方式的局部结构示意图；

图3、图4为现有技术中MOS管工作电路连接抗干扰组件的具体实施方式的结构示意图；

图5至图8为本发明提供的MOS管工作电路连接抗干扰组件的具体实施方式的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的核心是提供一种MOS管工作电路，其一种具体实施方式的结构示意图如图1所示，包括耗尽型MOS管M1、增强型MOS管M2、封装桥接线及抗干扰组件；

所述耗尽型MOS管M1及所述增强型MOS管M2为合封的两MOS管；

所述耗尽型MOS管M1的漏极D1与所述增强型MOS管M2的源极S2用于连接外部电通路；所述增强型MOS管M2的栅极G2用于连接控制端；

所述耗尽型MOS管M1在所述增强型MOS管M2导通的场合，也处于导通状态；

所述耗尽型MOS管M1的源极与所述增强型MOS管M2的漏极通过封装桥接线电连接，且所述封装桥接线包括抗干扰引出端S1；

所述抗干扰引出端S1与所述抗干扰组件电连接。

所述增强型MOS管M2通常为低压增强型MOS管M2。

当然，所述封装桥接线位于合封封装内部，所述抗干扰组件位于所述合封封装外部。

图1、图2为未连接所述抗干扰组件，露出所述抗干扰引出端S1得到结构示意图，图3、图4为现有技术中，没有所述抗干扰端S1，只能在所述耗尽型MOS管M1的漏极D1与所述增强型MOS管M2的源极S2之间增设抗干扰组件，点位固定，可选择性性差，通常需要搭设复杂的电路实现抗干扰，同时抗干扰效果较差。

图5至图8为不同点位连接不同所述抗干扰组件的结构示意图。所述耗尽型MOS管M1的源极与所述增强型MOS管M2的漏极通过封装桥接线电连接，因此图中未标出。

作为一种具体实施方式，所述抗干扰组件包括电容及电阻中的至少一种。具体可根据实际电路情况做安排，可参考图8及图6，所述抗干扰组件可为单个电容C1，且电容C1一端连接至所述抗干扰引出端S1，另一端接所述耗尽型MOS管M1的漏极D1或所述增强型MOS管M2的源极S2，当然，也可接其他结构；优选地，所述抗干扰组件包括串接的电容C1与电阻R1，可参考图5及图7，串接的电容C1与电阻R1可满足绝大多数使用场景，在保障EMI削减效果的同时，降低了成本，提高了泛用性。

所述控制端可以为外部控制端，也可为封装在内部的控制端。

作为一种具体实施方式，所述耗尽型MOS管M1的栅极G1接地。请参考图1，耗尽型MOS管M1接地，可保证当所述增强型MOS管M2导通时，耗尽型MOS管M1的源极为非0的正向电压，则必然高于所述耗尽型MOS管M1的栅极G1，相当于对所述耗尽型MOS管M1的栅极G1施加负压，所述耗尽型MOS管M1导通，本具体实施方式排线简单。

作为另一种具体实施方式，所述耗尽型MOS管M1的栅极G1与所述增强型MOS管M2的源极S2电连接。请参考图2或图5至图8，换言之，所述耗尽型MOS管M1的栅极G1与所述增强型MOS管M2的源极S2同电位，而所述增强型MOS管M2本身具有内阻，因此，所述耗尽型MOS管M1的栅极G1电位必然低于所述耗尽型MOS管M1的源极电位，相当于对所述耗尽型MOS管M1的栅极G1施加负压，所述耗尽型MOS管M1导通，本具体实施方式可靠性强，相关技术人员可根据实际需要在上述两具体实施方式中做选择，当然，也可采用其他结构保证当所述增强型MOS管M2导通时，所述耗尽型MOS管M1导通的结构，本发明在此不作限定。

作为一种具体实施方式，所述封装桥接线为基板上的印制线路。使用印制线路可避免排线混乱，同时，长度、形状均固定的印制线路，其产生的EMI影响也更加固定，易于预期和计算，方便后续通过所述抗干扰组件中和削弱。

另外，所述耗尽型MOS管M1为耗尽型氮化镓管。氮化镓(GaN)具有禁带宽度大、电子迁移率高和击穿电场强等优点，可应用于高温、高压和高频等工作环境，泛用性强。

本发明所提供的MOS管工作电路，包括耗尽型MOS管M1、增强型MOS管M2、封装桥接线及抗干扰组件；所述耗尽型MOS管M1及所述增强型MOS管M2为合封的两MOS管；所述耗尽型MOS管M1的漏极D1与所述增强型MOS管M2的源极S2用于连接外部电通路；所述增强型MOS管M2的栅极G2用于连接控制端；所述耗尽型MOS管M1在所述增强型MOS管M2导通的场合，也处于导通状态；所述耗尽型MOS管M1的源极与所述增强型MOS管M2的漏极通过封装桥接线电连接，且所述封装桥接线包括抗干扰引出端S1；所述抗干扰引出端S1与所述抗干扰组件电连接。本发明中通过在两个MOS管的连接引脚之间引出新的连接端，使得抗干扰器件的连接点位得以大大增加，进而显著提升了在测试并设置抗干扰器件时的灵活性，得益于更多的可选连接方案，也可以使用更少的器件组合达成现有技术的方案中大量器件才能实现的抗干扰效果，缩减了器件的空间占用，提升了电路布局的灵活性与方案泛用性。

本发明同时还提供了一种具有上述有益效果的电子设备，所述电子设备包括如上述任一种所述的MOS管工作电路。本发明所提供的MOS管工作电路，包括耗尽型MOS管M1、增强型MOS管M2、封装桥接线及抗干扰组件；所述耗尽型MOS管M1及所述增强型MOS管M2为合封的两MOS管；所述耗尽型MOS管M1的漏极D1与所述增强型MOS管M2的源极S2用于连接外部电通路；所述增强型MOS管M2的栅极G2用于连接控制端；所述耗尽型MOS管M1在所述增强型MOS管M2导通的场合，也处于导通状态；所述耗尽型MOS管M1的源极与所述增强型MOS管M2的漏极通过封装桥接线电连接，且所述封装桥接线包括抗干扰引出端S1；所述抗干扰引出端S1与所述抗干扰组件电连接。本发明中通过在两个MOS管的连接引脚之间引出新的连接端，使得抗干扰器件的连接点位得以大大增加，进而显著提升了在测试并设置抗干扰器件时的灵活性，得益于更多的可选连接方案，也可以使用更少的器件组合达成现有技术的方案中大量器件才能实现的抗干扰效果，缩减了器件的空间占用，提升了电路布局的灵活性与方案泛用性。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的MOS管工作电路及电子设备进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims

1.一种MOS管工作电路，其特征在于，包括耗尽型MOS管、增强型MOS管、封装桥接线及抗干扰组件；

所述耗尽型MOS管及所述增强型MOS管为合封的两MOS管；

所述抗干扰引出端与所述抗干扰组件电连接。

2.如权利要求1所述的MOS管工作电路，其特征在于，所述抗干扰组件包括电容及电阻中的至少一种。

3.如权利要求2所述的MOS管工作电路，其特征在于，所述抗干扰组件包括串接的电容与电阻。

4.如权利要求1所述的MOS管工作电路，其特征在于，所述耗尽型MOS管的栅极接地。

5.如权利要求1所述的MOS管工作电路，其特征在于，所述耗尽型MOS管的栅极与所述增强型MOS管的源极电连接。

6.如权利要求1所述的MOS管工作电路，其特征在于，所述封装桥接线为基板上的印制线路。

7.如权利要求1至6任一项所述的MOS管工作电路，其特征在于，所述耗尽型MOS管为耗尽型氮化镓管。

8.一种电子设备，其特征在于，所述电子设备包括如权利要求1至7任一项的MOS管工作电路。