CN110444524A - 用于级联增强型GaN HEMT器件的低寄生参数封装结构及其封装方法 - Google Patents

用于级联增强型GaN HEMT器件的低寄生参数封装结构及其封装方法 Download PDF

Info

Publication number
CN110444524A
CN110444524A CN201910789929.XA CN201910789929A CN110444524A CN 110444524 A CN110444524 A CN 110444524A CN 201910789929 A CN201910789929 A CN 201910789929A CN 110444524 A CN110444524 A CN 110444524A
Authority
CN
China
Prior art keywords
electrically
backing plate
voltage
conductive backing
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910789929.XA
Other languages
English (en)
Other versions
CN110444524B (zh
Inventor
周德金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Jiadan Technology Co ltd
Original Assignee
Wuxi Paiwei Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Paiwei Technology Co Ltd filed Critical Wuxi Paiwei Technology Co Ltd
Priority to CN201910789929.XA priority Critical patent/CN110444524B/zh
Publication of CN110444524A publication Critical patent/CN110444524A/zh
Application granted granted Critical
Publication of CN110444524B publication Critical patent/CN110444524B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种用于级联增强型GaN HEMT器件的低寄生参数封装结构及其封装方法，所述封装结构包括封装外壳，其中包括高压耗尽型晶体管、低压增强型晶体管、电压调整电路、第一导电基板、第二导电基板、第三导电基板、第四导电基板，低压增强型晶体管的源极、高压耗尽型晶体管的栅极和电压调整电路的下端被连接在一起并且被电连接到整个封装结构的源极引线，低压增强型晶体管的栅极电连接到整个封装结构的栅极引线，高压耗尽型晶体管的漏极电连接到整个封装结构的漏极引线，高压耗尽型晶体管的源极电连接到低压增强型晶体管的漏极和电压调整电路的上端。本发明所提供的级联增强型GaN HEMT器件通过将绑定线长度最小化实现寄身电感的优化。

Description

用于级联增强型GaN HEMT器件的低寄生参数封装结构及其封 装方法
技术领域
本发明涉及一种用于级联增强型GaN HEMT器件的低寄生参数封装结构及其封装方法，属于功率电子技术领域。
背景技术
进入21世纪，在智能电网、移动通信以及新能源汽车等新兴产业的牵引下，电力电子应用系统要求进一步提高系统的效率、小型化和增加功能，特别要求电路应用在尺寸、质量、功率和效率之间的权衡，比如服务器电源管理、电池充电器和太阳能电场的微逆变器。上述应用要求电力电子系统在设计效率>95％的同时，还具有高的功率密度(>500W/in3，即30.5W/cm3)、高比功率(10kW/磅,22kW/kg)和高总负载点(>1000W)。随着超结MOSFET和绝缘栅双极晶体管(IGBT)的出现和应用普及，器件性能逐渐接近硅材料的极限，每四年功率密度提升1倍的规律趋于饱和(功率电子领域的摩尔定律)，功率密度仅为个位数的硅基功率半导体器件的开发由于上述原因而困难重重。
近年来以氮化镓(GaN)为代表的第三代半导体功率器件，因禁带宽、击穿电场强度高、高电子饱和速度快，在大功率、高温、高频、抗辐射的微电子领域，以及短波长光电子领域，有明显优于Si、Ge、GaAs等第一代和第二代半导体材料的性能。GaN功率器件与Si器件相比具有优越的通态特性和非常好的开关特性，因此在较短的时间内就吸引了工业界的关注。研究表明，用GaN器件替换Si器件可以大幅度提高开关频率，同时保持良好的效率指标。
GaN器件的特性，使得GaN器件的栅极驱动电荷(Qg)很小，结电容也非常小，因此开关速度比Si器件快得多。好的一面是可以提高开关频率，但坏的一面就是开关过程中开关支路的电流变化非常迅速、di/dt很高。由于功率回路中不可避免的存在寄生电感，当电流迅速变化时，在开关器件两端会产生很高的尖峰过电压。轻则造成电路误动作、EMI超标，重则导致器件击穿损坏。GaN器件很高的开关速度导致其开关过程中寄生电感引起的振荡和过电压现象远比Si器件明显。为实现开关频率最大化，GaN器件的寄生电感必须最小化。
GaN HEMT可以分为增强型和耗尽型两种，目前技术条件下高压增强型型GaN HEMT晶体管很难制造。目前单体增强型GaN HEMT器件的额定电压最大能达到300V。对于单体增强型GaN HEMT，当其驱动电压达到阀值电压Vth＝1.5V时，器件就会导通，器件完全导通的栅极电压为4.5V～5.5V，由于其最大栅源电压Vgs为6V，因此增强型GaN器件对驱动设计要求较高。而单体耗尽型GaN HEMT器件很容易实现650V以上高压，并且其驱动电压范围为-30～2V，器件完全导通栅极电压为-5V，驱动电压范围较宽。然而，当前整机系统更偏向于使用增强型开关器件。因此将高压耗尽型晶体管与低压增强型晶体管结合来形成混合增强型GaN HEMT器件具有很大的现实需求。混合增强型GaN HEMT器件能以与单个高压增强型晶体管相同的方式操作，实现与单个高压增强型HEMT晶体管相同或类似的输出特性，便于整机系统使用。
图1a所示为现有的一种级联增强型GaN HEMT器件的原理图，是一种典型的混合增强型GaN HEMT器件。图1a的混合增强型器件包括被同时装入在封装外壳00中的高压耗尽型晶体管10和低压增强型晶体管11。低压增强型晶体管11的源极和高压耗尽型晶体管10的栅极被连接在一起并且被电连接到源极引线输出S。低压增强型晶体管11的栅极连接到栅极引线G。高压耗尽型晶体管10的漏极电连接到漏极引线D，高压耗尽型晶体管10的源极电连接到低压增强型晶体管11的漏极。
图1a所示级联增强型GaN HEMT器件的工作原理为：当G电压为>Vth10的高电压时，低压增强型晶体管11处于饱和导通状态，低压增强型晶体管11的源漏电压Vds11≈0，高压耗尽型晶体管10的栅源电压Vgs10＝Vds11≈0，高压耗尽型晶体管10开启导通，此时级联增强型GaN HEMT器件处于导通状态，并且反向高压Vds＝(Vds11+Vds10)≈0；当G电压为<Vth10的低电压时，低压增强型晶体管11处于截止状态，低压增强型晶体管11的源漏电压Vds11》0(取决于截止条件下晶体管11和晶体管10的分压压降)，高压耗尽型晶体管10的栅源电压Vgs10＝－Vds11，若Vgs10低于Vth10，则高压耗尽型晶体管10同样处于截止状态，此时级联增强型GaN HEMT器件处于截止状态，并且反向高压Vds的大部分由高压耗尽型晶体管10承担。可以看出混合增强型HEMT器件的控制方式及功能与普通高压增强型开关器件类似。
级联增强型GaN HEMT器件处于截止状态时，由于Vds＝Vds11+Vds10，通常设置Vds11/Vds10的比值低于5倍以上(也可以是10倍，20倍)，从而保证级联增强型GaN HEMT器件截止时反向耐压大部分由高压耗尽型晶体管10承担。当级联增强型GaN HEMT器件被封装固定以后，Vds11/Vds10的比值不管多少，为固定值。对于不同的实际应用背景，级联增强型GaN HEMT器件的反向耐压不尽相同，而高压耗尽型晶体管10的栅源电压Vgs10＝－Vds11，而Vds11/Vds10的比值为固定值，这会导致同一个器件在不同的应用系统中的栅源电压的绝对值︱Vgs10＝－Vds11︱的最大值不同。对于常规高压增强型功率开关来说，栅源电压Vgs无法承受高压，为提高功率开关可靠性，截止情况下栅源电压Vgs一般为固定值，并接近0电压。而对于图1a中所述高压耗尽型晶体管10来说，其截止条件下栅源电压Vgs10的绝对值︱－Vds11︱远大于0，并且对于不同的应用系统该绝对值︱－Vds11︱还不是固定电压，必然严重限制图1a所示级联增强型GaN HEMT器件的总体可靠性。因此，为提高图1a所示级联增强型GaN HEMT器件的总体可靠性，必须将高压耗尽型晶体管10截止条件下的栅源电压Vgs10的绝对值︱－Vds11︱设定为不随整体反向耐压Vds波动的固定值。
图1b所示为图1a给出的级联增强型GaN HEMT器件的一种典型封装结构。高压耗尽型晶体管10和低压增强型晶体管11被放置在第一导电基板J0上，并被封装在同一个封装外壳00中。由于低压增强型晶体管11通常采用VDMOS器件，通常将其源极11朝下直接焊接在导电基板J0上。而现有GaN HEMT高压耗尽型晶体管10通常为平面器件，通常将其背面采用绝缘胶粘接在导电基板J0上。低压增强型晶体管11的栅极通过绑定线B02连接到级联增强型GaN HEMT器件的栅极G00,低压增强型晶体管11的漏极D11通过绑定线B04连接到高压耗尽型晶体管10的源极10，高压耗尽型晶体管10的栅极G10通过绑定线B03连接到在导电基板J0和级联增强型GaN HEMT器件的源极S00，高压耗尽型晶体管10的漏极D10通过绑定线B01连接到级联增强型GaN HEMT器件的漏极D00。绑定线B01、绑定线B02、绑定线B03和绑定线B04的长度受封装体物理尺寸、位置和芯片尺寸的大小影响，特别是绑定线B01、绑定线B02和绑定线B04的长度很难减小。当所述级联增强型GaN HEMT器件的开关工作频率降低时，绑定线B01、绑定线B02和绑定线B04的影响可以忽略不计，当所述级联增强型GaN HEMT器件的开关工作频率很大时(例如大于500KHz),绑定线B01、绑定线B02和绑定线B04就相当于3个寄生电感。如图2所示，绑定线B01、绑定线B02和绑定线B04对应的寄生电感分别为L13、L12和L11。特别是L11位于述级联增强型GaN HEMT器件的栅极G00前端，L11引起的电压过冲将会严重影响级联增强型GaN HEMT器件的栅极G00的可靠性，并且随着开关工作频率越高，影响越明显。因此，为提高级联增强型GaN HEMT器件的开关频率，绑定线B01、绑定线B02和绑定线B04引起的寄生电感效应必须最小化。
发明内容
本发明针对级联增强型GaN HEMT器件中高压耗尽型晶体管10截止条件下的栅源电压Vgs10不固定而引起的可靠性问题，以及绑定线B01、绑定线B02和绑定线B04引起的寄生电感效应问题，提出了一种用于级联增强型GaN HEMT器件的低寄生参数封装结构及其封装方法，在提高可靠性的同时最大程度上降低寄生电感。
按照本发明提供的技术方案，所述用于级联增强型GaN HEMT器件的低寄生参数封装结构包括：高压耗尽型晶体管、低压增强型晶体管、电压调整电路、第一导电基板、第二导电基板、第三导电基板、第四导电基板、第一绑定线、第二绑定线和第三绑定线；第二导电基板、第三导电基板和第四导电基板的背面分别采用绝缘胶粘接在第一导电基板的正面；低压增强型晶体管的栅极连接到第三导电基板的正面，第三导电基板的正面还通过第二绑定线连接到整个封装结构的栅极；低压增强型晶体管的漏极连接到第四导电基板的正面，第四导电基板的正面还连接到电压调整电路的上端和高压耗尽型晶体管的源极；高压耗尽型晶体管的栅极连接到第一导电基板的正面、电压调整电路的下端和整个封装结构的源极；高压耗尽型晶体管的漏极连接到第二导电基板的正面，第二导电基板的正面还通过第一绑定线连接到整个封装结构的漏极；低压增强型晶体管的源极通过第三绑定线连接到第一导电基板的正面；低压增强型晶体管的源极、高压耗尽型晶体管的栅极和电压调整电路的下端被连接在一起并且被电连接到整个封装结构的源极引线，低压增强型晶体管的栅极电连接到整个封装结构的栅极引线，高压耗尽型晶体管的漏极电连接到整个封装结构的漏极引线，高压耗尽型晶体管的源极电连接到低压增强型晶体管的漏极和电压调整电路的上端。
具体的，所述低压增强型晶体管采用VDMOS器件，采用倒装焊之后，其栅极和漏极分别直接通过导电焊料焊接在第三导电基板正面和第四导电基板正面。
具体的，所述高压耗尽型晶体管为平面器件，其栅极直接通过导电焊料焊接在第一导电基板正面，其源极通过导电焊料焊接在第四导电基板正面，其漏极通过导电焊料焊接在第二导电基板正面。
具体的，所述绝缘胶和导电焊料的厚度均为20μm-40μm，并且两种材料的耐温特性相当。
上述用于级联增强型GaN HEMT器件的低寄生参数封装结构的封装方法，包括如下步骤：
步骤一，在第一导电基板正面涂3处绝缘胶，第一绝缘胶、第二绝缘胶和第三绝缘胶分别对应第二、第三及第四导电基板的位置；
步骤二，将第二、第三及第四导电基板的反面分别通过第一绝缘胶、第二绝缘胶和第三绝缘胶进行固定；
步骤三，在第一、第二、第三和第四导电基板的正面上需要连接器件电极的位置涂导电焊料，导电焊料分别对应高压耗尽型晶体管的漏极、低压增强型晶体管的栅极、低压增强型晶体管的漏极、高压耗尽型晶体管的源极、高压耗尽型晶体管的栅极、电压调整电路的上端以及电压调整电路的下端；
步骤四，高压耗尽型晶体管、低压增强型晶体管及电压调整电路的对应电极通过步骤三涂覆的导电焊料与导电基板正面进行电连接；
步骤五，烘烤工艺，将上一步骤完成的器件放入烘箱，充入氮气作为保护气体，确保烘箱内的氧气含量保持在100ppm以下；烘烤完成后，待烘箱内的温度降低至室温，拿出芯片；
步骤六，压焊工艺，烘烤完成后送入压焊机物料轨道，依照调试好的图像识别和布线方案进行打线，压焊完成之后进行检测；
步骤七，将步骤六检测合格的器件进行封装体注塑固定。
具体的，步骤一所使用绝缘胶和所述步骤三所使用导电焊料的厚度均为20μm-40μm，并且两种材料的耐温特性相当。
本发明的优点是：本发明所提供的用于级联增强型GaN HEMT器件的低寄生参数封装结构及其封装方法通过将绑定线长度最小化实现寄身电感的优化，在提高可靠性的同时最大程度上降低寄生电感，保证级联增强型GaN HEMT器件的高频开关特性。
附图说明
图1a为现有级联增强型GaN HEMT器件的原理图。
图1b为现有级联增强型GaN HEMT器件的典型封装结构。
图2为现有级联增强型GaN HEMT器件的寄生电感原理图。
图3为本发明的级联增强型GaN HEMT器件的原理图。
图4a为本发明级联增强型GaN HEMT器件的一种封装结构。
图4b为本发明级联增强型GaN HEMT器件的纵向剖面结构(省略封装外壳)。
图5为本发明封装方法步骤流程图。
图6a～6e分别为本发明封装方法的步骤一～步骤七的示意图。
具体实施方式
下面结合附图和实例对本发明进行进一步详细的说明。
如图3所示的GaN HEMT器件，其在图1a给出的混合增强型GaN HEMT器件的基础上增加了一个电压调整电路30。新增电压调整电路30的作用在于调整控制高压耗尽型晶体管10截止条件下的栅源电压Vgs10的绝对值︱－Vds11︱，将Vgs10的绝对值︱－Vds11︱设定为不随整体反向耐压Vds波动的固定值。
图3所述级联增强型GaN HEMT器件包括被同时装入在封装体中的高压耗尽型晶体管10、低压增强型晶体管11和电压调整电路30。低压增强型晶体管11的源极、高压耗尽型晶体管10的栅极和电压调整电路30的下端被连接在一起并且被电连接到封装体的源极引线输出S。低压增强型晶体管11的栅极连接到封装体的栅极引线G。高压耗尽型晶体管10的漏极电连接到封装体的漏极引线D，高压耗尽型晶体管10的源极电连接到低压增强型晶体管11的漏极和电压调整电路30的上端。
图3中所述的Vds11电压调整电路30实现方式，可以采用稳压二极管、并联电阻或者二者的混合形式。采用稳压二极管实现Vds11电压调整时，通过将二极管的反向电压偏置在固定值(例如：10V左右)，即可实现Vds11电压调整，并且调整之后，图3所述级联增强型GaN HEMT器件处于截止状态下Vds11电压将仅和二极管的稳压值相关，和工作电源电压高低无关。采用并联电阻实现Vds11电压调整时，并联电阻上的压降为的高压耗尽型晶体管10截止状态的漏电流乘以电阻阻值。通过将并联电阻的大小设置在低压增强型晶体管11截止状态阻抗的1/5以下(如1/10)，图3所述级联增强型GaN HEMT器件处于截止状态下Vds11电压将仅和电阻阻值相关，而和工作电源电压高低无关。采用并联电阻和稳压二极管串联实现Vds11电压调整的方法，其原理类似，所述级联增强型GaN HEMT器件处于截止状态下Vds11电压将仅和电阻阻值和二极管压降相关，而和工作电源电压高低无关。
如图4a所示，本发明所述用于级联增强型GaN HEMT器件的低寄生参数封装结构包括：封装外壳00、绝缘胶、导电焊料、高压耗尽型晶体管10、低压增强型晶体管11、电压调整电路30、第一导电基板J0、第二导电基板J31、第三导电基板J32、第四导电基板J33、第一绑定线B31、第二绑定线B32和第三绑定线B33。
其中：第二导电基板J31、第三导电基板J32和第四导电基板J33的背面分别采用绝缘胶粘接在第一导电基板J0的正面；低压增强型晶体管11的栅极G11连接到第三导电基板J32的正面，第三导电基板J32的正面还通过第二绑定线B32连接到整个封装结构的栅极G00；低压增强型晶体管11的漏极D11连接到第四导电基板J33的正面，第四导电基板J33的正面还连接到电压调整电路30的上端32和高压耗尽型晶体管10的源极S10；高压耗尽型晶体管10的栅极G10连接到第一导电基板J0的正面、电压调整电路30的下端31和整个封装结构的源极S00；高压耗尽型晶体管10的漏极D10连接到第二导电基板J31的正面，第二导电基板J31的正面还通过第一绑定线B31连接到整个封装结构的漏极D00；低压增强型晶体管11的源极S11通过第三绑定线B33连接到第一导电基板J0的正面。
图4a中本发明实现方式，与图2中现有技术相比，改进之处有2点。一是增加了电压调整电路30，用于提高高压耗尽型晶体管10的可靠性；二是将高压耗尽型晶体管10、低压增强型晶体管11和电压调整电路30采用倒装焊形式进行电连接，借助高导电性基板传输电信号，从而减小了绑定线的数量和长度，减小了寄生电感，从而提高开关频率。采用高导电性基板进行信号传输之后，与图2中现有技术相比，图4a中使用的第一绑定线B31较图2中的绑定线B01明显缩短，第二绑定线B32较图2中的绑定线B02同样也明显缩短，第三绑定线B33较图2中的绑定线B03长度相当，绑定线B04直接被移除，因此寄身电感效应大为降低。
图4a所述的本发明实现方式中，低压增强型晶体管11采用VDMOS器件，采用倒装焊之后，其栅极G11和漏极D11分别直接通过导电焊料焊接在第三导电基板J32正面和第四导电基板J33正面。GaN HEMT高压耗尽型晶体管10为平面器件，其栅极G10直接通过导电焊料焊接在第一导电基板J0正面，其源极S10通过导电焊料焊接在第四导电基板J33正面，其漏极D10通过导电焊料焊接在第二导电基板J31正面。
图4a中所述本发明实现方式，在300位置纵向剖面结构如图4b所示。该结构自下而上依次为第一导电基板J0、绝缘焊料402、第四导电基板J33、导电焊料404和高压耗尽型晶体管10。
图5为本发明所述级联增强型GaN HEMT器件封装结构的封装方法流程图。该方法包括以下步骤：
步骤一，在第一导电基板J0正面涂绝缘胶，第一绝缘胶Jh31、第二绝缘胶Jh32和第三绝缘胶Jh33分别对应第二、第三及第四导电基板的位置，本步骤对应的工艺效果如图6a所示。
步骤二，将第二、第三及第四导电基板J31、J32、J33的反面分别通过第一绝缘胶Jh31、第二绝缘胶Jh32和第三绝缘胶Jh33进行固定，本步骤对应的工艺效果如图6b所示，完成导电基板粘贴。
步骤三，在第一、第二、第三和第四导电基板的正面上需要连接器件电极的位置涂导电焊料，第一导电焊料501对应高压耗尽型晶体管10的漏极，第二导电焊料511对应低压增强型晶体管11的栅极，第三导电焊料531对应低压增强型晶体管11的漏极，第四导电焊料530对应高压耗尽型晶体管10的源极，第五导电焊料534对应高压耗尽型晶体管10的栅极，第六导电焊料532对应电压调整电路30的上端，第七导电焊料533对应电压调整电路30的下端，本步骤对应的工艺效果如图6c所示。
步骤四，高压耗尽型晶体管10、低压增强型晶体管11及电压调整电路30的对应电极通过导电焊料与导电基板正面进行电连接，本步骤对应的工艺效果如图6d所示，完成器件粘贴。
步骤五，烘烤工艺，将上一步骤完成的器件放入烘箱，烘烤条件参考常规工艺参数，比如烘烤时间2.5-3.5小时，温度设定为150-200℃，烘箱内抽真空后，充入氮气作为保护气体，确保烘箱内的氧气含量保持在100ppm以下，烘烤完成后，需待箱内的温度降低至接近室温才能拿出来，防止芯片余温过高，过早取出后暴露在空气中将极易导致GaN器件电极被氧化。
步骤六，压焊工艺，烘烤完成后送入压焊机物料轨道。设定好压力、超声功率、压焊时间等关键参数，然后让机器依照调试好的图像识别和布线方案进行打线。压焊完成之后必须进行检测，通过测试设备，测试芯片推力，内引线拉力是否能达到要求的范围。
步骤七，封装体注塑固定。注塑机清模后，把步骤六完成检测的封装体框架放入注塑机的模具中，选用和封装体框架相适配的塑封料，热熔后注入模具。固定成型后取出，放入热老化烘箱进行5-10个小时(依据设备参数不同)的热老化，充分排出塑封体内的残留水汽，即得本发明所述封装结构。步骤六和步骤七对应的工艺效果如图6e所示。
为提高可靠性，本发明步骤一所使用绝缘胶和步骤三所使用导电焊料的厚度均为20μm-40μm，并且两种材料的耐温特性必须相当。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.用于级联增强型GaN HEMT器件的低寄生参数封装结构，其特征是，包括：高压耗尽型晶体管(10)、低压增强型晶体管(11)、电压调整电路(30)、第一导电基板(J0)、第二导电基板(J31)、第三导电基板(J32)、第四导电基板(J33)、第一绑定线(B31)、第二绑定线(B32)和第三绑定线(B33)；第二导电基板(J31)、第三导电基板(J32)和第四导电基板(J33)的背面分别采用绝缘胶粘接在第一导电基板(J0)的正面；低压增强型晶体管(11)的栅极连接到第三导电基板(J32)的正面，第三导电基板(J32)的正面还通过第二绑定线(B32)连接到整个封装结构的栅极；低压增强型晶体管(11)的漏极连接到第四导电基板(J33)的正面，第四导电基板(J33)的正面还连接到电压调整电路(30)的上端和高压耗尽型晶体管(10)的源极；高压耗尽型晶体管(10)的栅极连接到第一导电基板(J0)的正面、电压调整电路(30)的下端和整个封装结构的源极；高压耗尽型晶体管(10)的漏极连接到第二导电基板(J31)的正面，第二导电基板(J31)的正面还通过第一绑定线(B31)连接到整个封装结构的漏极；低压增强型晶体管(11)的源极通过第三绑定线(B33)连接到第一导电基板(J0)的正面；低压增强型晶体管(11)的源极、高压耗尽型晶体管(10)的栅极和电压调整电路(30)的下端被连接在一起并且被电连接到整个封装结构的源极引线，低压增强型晶体管(11)的栅极电连接到整个封装结构的栅极引线，高压耗尽型晶体管(10)的漏极电连接到整个封装结构的漏极引线，高压耗尽型晶体管(10)的源极电连接到低压增强型晶体管(11)的漏极和电压调整电路(30)的上端。
2.根据权利要求1所述的用于级联增强型GaN HEMT器件的低寄生参数封装结构，其特征是：所述低压增强型晶体管(11)采用VDMOS器件，采用倒装焊之后，其栅极和漏极分别直接通过导电焊料焊接在第三导电基板(J32)正面和第四导电基板(J33)正面。
3.根据权利要求1所述的用于级联增强型GaN HEMT器件的低寄生参数封装结构，其特征是：所述高压耗尽型晶体管(10)为平面器件，其栅极直接通过导电焊料焊接在第一导电基板(J0)正面，其源极通过导电焊料焊接在第四导电基板(J33)正面，其漏极通过导电焊料焊接在第二导电基板(J31)正面。
4.根据权利要求2或3所述的用于级联增强型GaN HEMT器件的低寄生参数封装结构，其特征是：所述绝缘胶和导电焊料的厚度均为20μm-40μm，并且两种材料的耐温特性相当。
5.权利要求1-4任一项所述的用于级联增强型GaN HEMT器件的低寄生参数封装结构的封装方法，其特征在于，包括如下步骤：
步骤一，在第一导电基板(J0)正面涂3处绝缘胶，第一绝缘胶、第二绝缘胶和第三绝缘胶分别对应第二、第三及第四导电基板的位置；
步骤二，将第二、第三及第四导电基板的反面分别通过第一绝缘胶、第二绝缘胶和第三绝缘胶进行固定；
步骤三，在第一、第二、第三和第四导电基板的正面上需要连接器件电极的位置涂导电焊料，导电焊料分别对应高压耗尽型晶体管(10)的漏极、低压增强型晶体管(11)的栅极、低压增强型晶体管(11)的漏极、高压耗尽型晶体管(10)的源极、高压耗尽型晶体管(10)的栅极、电压调整电路(30)的上端以及电压调整电路(30)的下端；
步骤四，高压耗尽型晶体管(10)、低压增强型晶体管(11)及电压调整电路(30)的对应电极通过步骤三涂覆的导电焊料与导电基板正面进行电连接；
步骤五，烘烤工艺，将上一步骤完成的器件放入烘箱，充入氮气作为保护气体，确保烘箱内的氧气含量保持在100ppm以下；烘烤完成后，待烘箱内的温度降低至室温，拿出芯片；
步骤六，压焊工艺，烘烤完成后送入压焊机物料轨道，依照调试好的图像识别和布线方案进行打线，压焊完成之后进行检测；
步骤七，将步骤六检测合格的器件进行封装体注塑固定。
6.根据权利要求5所述的用于级联增强型GaN HEMT器件的低寄生参数封装结构的封装方法，其特征在于：步骤一所使用绝缘胶和所述步骤三所使用导电焊料的厚度均为20μm-40μm，并且两种材料的耐温特性相当。
CN201910789929.XA 2019-08-26 2019-08-26 用于级联增强型GaN HEMT器件的低寄生参数封装结构及其封装方法 Active CN110444524B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910789929.XA CN110444524B (zh) 2019-08-26 2019-08-26 用于级联增强型GaN HEMT器件的低寄生参数封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910789929.XA CN110444524B (zh) 2019-08-26 2019-08-26 用于级联增强型GaN HEMT器件的低寄生参数封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN110444524A true CN110444524A (zh) 2019-11-12
CN110444524B CN110444524B (zh) 2022-11-18

Family

ID=68437569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910789929.XA Active CN110444524B (zh) 2019-08-26 2019-08-26 用于级联增强型GaN HEMT器件的低寄生参数封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN110444524B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114744988A (zh) * 2022-06-10 2022-07-12 深圳市芯茂微电子有限公司 一种mos管工作电路及电子设备
WO2024109434A1 (zh) * 2022-11-25 2024-05-30 无锡华润华晶微电子有限公司 一种GaN器件封装结构及其封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160190114A1 (en) * 2014-12-31 2016-06-30 National Taiwan University Semiconductor device and manufacturing method thereof
CN109935561A (zh) * 2017-12-18 2019-06-25 镓能半导体（佛山）有限公司 一种氮化镓器件及氮化镓器件的封装方法
CN109994456A (zh) * 2017-12-30 2019-07-09 镓能半导体（佛山）有限公司 一种氮化镓器件及氮化镓封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160190114A1 (en) * 2014-12-31 2016-06-30 National Taiwan University Semiconductor device and manufacturing method thereof
CN109935561A (zh) * 2017-12-18 2019-06-25 镓能半导体（佛山）有限公司 一种氮化镓器件及氮化镓器件的封装方法
CN109994456A (zh) * 2017-12-30 2019-07-09 镓能半导体（佛山）有限公司 一种氮化镓器件及氮化镓封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114744988A (zh) * 2022-06-10 2022-07-12 深圳市芯茂微电子有限公司 一种mos管工作电路及电子设备
WO2024109434A1 (zh) * 2022-11-25 2024-05-30 无锡华润华晶微电子有限公司 一种GaN器件封装结构及其封装方法

Also Published As

Publication number Publication date
CN110444524B (zh) 2022-11-18

Similar Documents

Publication Publication Date Title
CN110504250A (zh) 级联增强型GaNHEMT功率模块封装结构及封装方法
DiMarino et al. 10-kV SiC MOSFET power module with reduced common-mode noise and electric field
Ji et al. Overview of high voltage SiC power semiconductor devices: Development and application
CN103915425B (zh) 功率用半导体装置
US20170229953A1 (en) Power module and power circuit
TW202209787A (zh) 共振電路及操作一共振電路之方法
Tong et al. On the techniques to utilize SiC power devices in high-and very high-frequency power converters
CN209545420U (zh) 智能功率模块及空调器
CN110444524A (zh) 用于级联增强型GaN HEMT器件的低寄生参数封装结构及其封装方法
CN109980955A (zh) 智能功率模块及空调器
CN101350613A (zh) 一种电子开关
Yin et al. Design considerations and comparison of high-speed gate drivers for Si IGBT and SiC MOSFET modules
CN110060991A (zh) 智能功率模块及空调器
CN115996050A (zh) 一种耗尽型GaN器件直驱电路
CN110504242A (zh) 大电流级联增强型GaN全桥功率模块封装结构及封装方法
CN208240652U (zh) 功率模块及空调器
CN109860160A (zh) 一种结构紧凑且寄生电感低的功率模块
CN209545454U (zh) 智能功率模块及空调器
CN207896952U (zh) SiC型功率开关管的驱动电路、智能功率模块以及空调器
CN110518006A (zh) 低寄生电感高可靠级联增强型GaN全桥功率模块
CN110491933A (zh) 低寄生电感高可靠级联增强型GaN HEMT器件
Takayanagi et al. 3.3 kV All-SiC Module for Electric Distribution Equipment
CN208208756U (zh) 一种新型封装结构的功率模块
CN110868086B (zh) 智能功率模块及空调器
Takayanagi et al. 3.3 kV power module for electric distribution equipment with SiC trench-gate MOSFET

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20211028

Address after: Room 2602, No. 36, Jinghu Meiyuan, No. 299, Hongye East Road, Xishan District, Wuxi City, Jiangsu Province, 214000

Applicant after: Zhou Dejin

Applicant after: Chen Zhenhai

Applicant after: Huang Wei

Address before: Room 407, 4th floor, building A3, 777 Jianshe West Road, Binhu District, Wuxi City, Jiangsu Province, 214000

Applicant before: Wuxi paiwei Technology Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211130

Address after: 519000 room 105-72022, No. 6, Baohua Road, Hengqin new area, Zhuhai City, Guangdong Province (centralized office area)

Applicant after: Zhuhai Jiadan Technology Co.,Ltd.

Address before: Room 2602, No. 36, Jinghu Meiyuan, No. 299, Hongye East Road, Xishan District, Wuxi City, Jiangsu Province, 214000

Applicant before: Zhou Dejin

Applicant before: Chen Zhenhai

Applicant before: Huang Wei

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant