CN217214717U - 半导体分立器件、升压电路、降压电路和变换器 - Google Patents

半导体分立器件、升压电路、降压电路和变换器 Download PDF

Info

Publication number
CN217214717U
CN217214717U CN202220831605.5U CN202220831605U CN217214717U CN 217214717 U CN217214717 U CN 217214717U CN 202220831605 U CN202220831605 U CN 202220831605U CN 217214717 U CN217214717 U CN 217214717U
Authority
CN
China
Prior art keywords
diode
discrete device
semiconductor
pin
semiconductor discrete
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220831605.5U
Other languages
English (en)
Inventor
崔京京
章剑锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruineng Weien Semiconductor Shanghai Co ltd
Original Assignee
Ruineng Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruineng Semiconductor Technology Co ltd filed Critical Ruineng Semiconductor Technology Co ltd
Priority to CN202220831605.5U priority Critical patent/CN217214717U/zh
Application granted granted Critical
Publication of CN217214717U publication Critical patent/CN217214717U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

本申请提供了一种半导体分立器件、升压电路、降压电路和变换器。半导体分立器件包括开关管、第一二极管和第二二极管。开关管、第一二极管和第二二极管封装于分立器件封装体内。第一二极管的阳极与开关管的源极连接,第一二极管的阴极与开关管的漏极连接,开关管的源极和漏极中的一者与第二二极管的第一极连接。本申请实施例可以节省布局空间,减少回路杂散电感,提升工作性能和功率密度。

Description

半导体分立器件、升压电路、降压电路和变换器
技术领域
本申请涉及电学技术领域,尤其涉及一种半导体分立器件、升压电路、降压电路和变换器。
背景技术
半导体分立器件被广泛应用于消费电子、计算机及外设、网络通信,汽车电子、led显示屏等领域,具有体积小、重量轻、耗电少、寿命长、工作可靠等优点。
随着集成电路的发展,如何通过半导体分立器件节省电路布局空间,提高电路的集成度和功率密度是亟需解决的技术问题。
实用新型内容
本申请实施例提供一种半导体分立器件,包括:开关管;第一二极管,第一二极管的阳极与开关管的源极连接,第一二极管的阴极与开关管的漏极连接;第二二极管,开关管的源极和漏极中的一者与第二二极管的第一极连接;分立器件封装体,开关管、第一二极管和第二二极管封装于分立器件封装体内。
根据本申请第一方面的实施方式,第二二极管的第一极为阳极,第二二极管的第一极与开关管的漏极连接。
根据本申请第一方面的实施方式,第二二极管的第一极为阴极,第二二极管的第一极与开关管的源极连接。
根据本申请第一方面的实施方式,半导体分立器件还包括多个引脚,引脚至少部分设置于分立器件封装体的外侧,引脚包括:第一引脚,与开关管的栅极电连接;第二引脚,与开关管的源极电连接;第三引脚,与开关管的漏极电连接;以及第四引脚,与第二二极管的第二极连接。
根据本申请第一方面的实施方式,分立器件封装体包括相对间隔设置的第一表面和第二表面,引脚从第一表面伸出。
根据本申请第一方面的实施方式,第二二极管的第一极和第二二极管的第二极沿第一表面到第二表面的方向相对设置。
根据本申请第一方面的实施方式,第一二极管与第二二极管的阳极包括Al、Pt、Au、TiN、TiNiAg中的任意一种或几种材料,和/或,第一二极管与第二二极管的阴极包括Al、AICu、AISiCu中的任意一种或几种材料。
本申请第二方面的实施例提供了一种升压电路,包括:第一电感,第一电感的第一端与第一电源端连接;本申请第一方面任一实施例提供的半导体分立器件,半导体分立器件的第一引脚与调制信号输出端连接,半导体分立器件的第二引脚分别与第二电源端和第二负载端连接,半导体分立器件的第三引脚与第一电感的第二端连接,半导体分立器件的第四引脚与第一负载端连接;半导体分立器件,用于在接收到调制信号时,根据调制信号的信号电压控制开关管的导通和关断。
本申请第三方面的实施例提供了一种降压电路,包括第二电感,第二电感的第二端与第一负载端连接;本申请第一方面任一实施例提供的半导体分立器件,半导体分立器件的第一引脚与调制信号输出端连接,半导体分立器件的第二引脚与第二电感的第一端连接,半导体分立器件的第三引脚与第一电源端连接,半导体分立器件的第四引脚分别与第二电源端和第二负载端连接;半导体分立器件,用于在接收到调制信号时,根据调制信号的信号电压控制开关管的导通和关断。
本申请第四方面的实施例提供了一种变换器,包括至少一个半导体分立器件,半导体分立器件包括:开关管;第一二极管,第一二极管的阳极与开关管的源极连接,第一二极管的阴极与开关管的漏极连接;第二二极管,开关管的源极和漏极中的一者与第二二极管的第一极连接;分立器件封装体,开关管、第一二极管和第二二极管封装于分立器件封装体内。
在本申请第一方面提供的半导体分立器件包括开关管、第一二极管和第二二极管。开关管、第一二极管和第二二极管封装于分立器件封装体内。第一二极管的阳极与开关管的源极连接,第一二极管的阴极与开关管的漏极连接,开关管的源极和漏极中的一者与第二二极管的第一极连接。本申请可以节省布局空间,减少回路杂散电感,提升工作性能和功率密度。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例中所需要使用的附图作简单的介绍,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。通过阅读以下参照附图对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显,其中,相同或相似的附图标记表示相同或相似的特征。
图1是本申请实施例提供的一种半导体分立器件的示意图;
图2是本申请实施例提供的另一种半导体分立器件的示意图;
图3是本申请实施例提供的一种升压电路的示意图;
图4是本申请实施例提供的一种降压电路的示意图。
附图标记说明:
100、半导体分立器件;
1、开关管;2、第一二极管;3、第二二极管;4、分立器件封装体;5、第一引脚;6、第二引脚;7、第三引脚;8、第四引脚;
200、升压电路;201、第一电感;202、第一电源端;203、第二电源端;204、第一负载端;205、第二负载端;
300、降压电路;301、第二电感;302、第一电源端;303、第二电源端;304、第一负载端;305、第二负载端。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例,为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及具体实施例,对本发明进行进一步详细描述。应理解,此处所描述的具体实施例仅意在解释本发明,而不是限定本发明。对于本领域技术人员来说,本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。
需要说明的是,在本文中,诸如“第一”、“第二”、“第三”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
为了更好地理解本申请,下面结合图1至图4对本申请实施例提供的半导体分立器件和通信设备进行详细描述。
请参阅图1,图1是本申请实施例提供的一种半导体分立器件的示意图。本申请第一方面的实施例提供的半导体分立器件100,包括:开关管1、第一二极管2、第二二极管3和分立器件封装体4。第一二极管2的阳极与开关管1的源极连接,第一二极管2的阴极与开关管1的漏极连接;开关管1的源极和漏极中的一者与第二二极管3的第一极连接。开关管1、第一二极管2和第二二极管3封装于分立器件封装体4内。
本申请实施例提供的半导体分立器件100中,开关管1、第一二极管2和第二二极管3封装于分立器件封装体4内并进行连接,可以节省布局空间,减少回路杂散电感,提升工作性能和功率密度。将半导体分立器件100应用到电路中时,仅选用一个器件即可满足拓扑对开关管1的需求,减少电子元器件的数量和体积,能进一步提高此类变换器的功率密度,还能有效降低器件之间连接的引线电感。
可选的,开关管1可以为绝缘栅双极型晶体管(Insulated Gate BipolarTransistor IGBT)或者金属氧化物半导体场效应管(metal oxide semiconductor field-effect transistor,MOSFET)管,开关管1可以用于进行开关动作,开关管1具有每秒上万次的开关频率,开关效率较高。
可选的,第一二极管2可以是FRD(Fast Recovery Diode,快速恢复二极管),第一二极管2在开关管1工作时提供续流通道、防止被击穿损坏。第一二极管2也可以是肖特基二极管或宽禁带半导体二极管。
第一二极管2的阳极与开关管1的源极连接,第一二极管2的阴极与开关管1的漏极连接,开关管1与第一二极管2反向并联,以使当开关管1导通时,漏极的电位比源极的高,电流从漏极流往源极,这种条件下,反向并联的第一二极管2因为电压反向而处于截止状态;当第一二极管2导通时,阳极的电位比阴极的高,电流从阳极流往阴极,这种条件下,开关管1因为电压反向而处于截止状态。
可选的,第二二极管3可以是快速恢复二极管、肖特基二极管或宽禁带半导体二极管。
可选的,分立器件封装体4可以为TO系列封装,具体地,分立器件封装体4可以为TO-247系列封装、TO-220系列封装、TO-263系列封装、TO-252系列封装中任意一种。
请继续参阅图1,在一些可选的实施例中,第二二极管3的第一极为阳极,第二二极管3的第一极与开关管1的漏极连接。
在这些可选的实施例中,将第二二极管3阳极与开关管1的漏极连接的半导体分立器件100应用到电路中时,可形成一个升压电路,升压电路包括电容和电感。
当开关管1闭合,第二二极管3导通,输入电压流过升压电路的电感。第二二极管3防止升压电路的电容对地放电。由于输入电压是直流电,所以电感上的电流以一定的比率线性增加,当开关管1断开,第二二极管3截止,由于电感的电流保持特性,流经电感的电流不会马上变为0,而是缓慢的由充电完毕时的值变为0。而原来的电路已断开,于是电感通过新电路放电,即电感开始给电容充电,电容两端电压升高,此时电压高于输入电压,从而完成升压过程。
半导体分立器件100可满足拓扑电路中的升压需求,并且可以减少电子元器件的数量和体积,能进一步提高此类电路的功率密度,还能有效降低器件之间连接的引线电感。
请参阅图2,图2是本申请实施例提供的另一种半导体分立器件的示意图。在一些可选的实施例中,第二二极管3的第一极为阴极,第二二极管3的第一极与开关管1的源极连接。
在这些可选的实施例中,将第二二极管3阴极与开关管1的源极连接的导体分立器件100应用到电路中时,可形成一个降压电路,降压电路包括电容、电感和负载。
当开关管1闭合,第二二极管3截止,输入电压流过电感同时给电容充电和负载供电,由于电感的电流保持特性,电感会阻碍电流的变化,产生与电源相反的电压,电感上的电流增加,负载的电压随电感上电流的增加而升高。当开关管1断开,第二二极管3导通,电感为阻碍电流的消失而感应与输入电压相反的电压,电感为负载供电,通过第二二极管3形成回路,随着电感上的电流减小,负载上的电压也减小,从而完成降压过程。
半导体分立器件100可满足拓扑电路中的降压需求,并且可以减少电子元器件的数量和体积,能进一步提高此类电路的功率密度,还能有效降低器件之间连接的引线电感。
在一些可选的实施例中,半导体分立器件100还包括多个引脚,引脚至少部分设置于分立器件封装体4的外侧,多个引脚包括:第一引脚5,与开关管1的栅极电连接;第二引脚6,与开关管1的源极电连接;第三引脚7,与开关管1的漏极电连接;以及第四引脚8,与第二二极管3的第二极连接。引脚未露出分立器件封装体4外侧的部分用于与分立器件封装体4内的部件进行连接。半导体分立器件100可通过部分设置于分立器件封装体4外侧的引脚与其他电子元器件进行连接。
在一些可选的实施例中,分立器件封装体4包括相对间隔设置的第一表面和第二表面,引脚从第一表面伸出。
可以理解的是,分立器件封装体4可以起到保护半导体分立器件100,减少其受机械应力、化学污染、光源辐照等的影响的作用。分立器件封装体100安装于电路板时,可以直接通过从第一表面伸出的引脚与外部电路连接,方便安装分立器件封装体100。
在一些可选的实施例中,第二二极管3的第一极和第二二极管3的第二极沿第一表面到第二表面的方向相对设置。第二二极管3可通过倒装的方式与开关管1连接。在进行封装的过程中,第二二极管3的阳极可通过银烧结技术附着在引线框架上,第二二极管3的阴极与导线粘合。
开关管1包括沿第一表面到第二表面的方向依次设置的缓冲层、沟道层和势垒层,势垒层的上表面的两端连接源极和漏极,源极和漏极之间的势垒层上表面上分布一层绝缘层,绝缘层的上表面连接栅极。因此可以认为第一表面到第二表面的方向为正方向。第一二级管2的阴极和阳极沿该正方向设置,以方便第一二极管2与开关管1在分立器件封装体100实现电连接。第一二级管2的阴极和阳极的设置方向与第二二极管3的阳极和阴极的设置方向相反,以方便第一二极管2、第二二极管3电连接。
可以理解的是,第一二极管2、第二二极管3的阳极包括Al、Pt、Au、TiN、TiNiAg中的任意一种或几种材料,和/或,第一二极管2、第二二极管3的阴极包括Al、AICu、AISiCu中的任意一种或几种材料。
请参阅图3,图3是本申请实施例提供的一种升压电路的示意图。
本申请第二方面的实施例提供了一种升压电路200,包括第一方面任一实施例提供的半导体分立器件100,以及第一电感201。第一电感201的第一端与第一电源端202连接;半导体分立器件100的第一引脚5与调制信号输出端连接,半导体分立器件100的第二引脚6分别与第二电源端203和第二负载端205连接,半导体分立器件100的第三引脚7与第一电感201的第二端连接,半导体分立器件100的第四引脚8与第一负载端204连接;半导体分立器件100用于在接收到调制信号时,根据调制信号的信号电压控制开关管的导通和关断。
本理解技术人员可以理解的是,当具体应用到升压电路200(boost)中时,选用一个半导体分立器件100即可满足升压需求,可减少电子元器件的数量和体积。当升压电路200结构复杂也可选用多个半导体分立器件100,半导体分立器件100在升压电路200中的数量不做具体限制。
请参阅图4,图4是本申请实施例提供的一种降压电路的示意图。
本申请第三方面的实施例提供了一种降压电路,包括第一方面任一实施例提供的半导体分立器件100,以及第二电感301,第二电感301的第二端与第一负载端304连接;半导体分立器件100的第一引脚5与调制信号输出端连接,半导体分立器件100的第二引脚6与第二电感301的第一端连接,半导体分立器件100的第三引脚7与第一电源端302连接,半导体分立器件100的第四引脚8分别与第二电源端303和第二负载端305连接;半导体分立器件100,用于在接收到调制信号时,根据调制信号的信号电压控制开关管的导通和关断。
本理解技术人员可以理解的是,当具体应用到降压电路300(buck)中时,选用一个半导体分立器件即可满足降压需求,可减少电子元器件的数量和体积。当降压电路300结构复杂也可选用多个半导体分立器件100,半导体分立器件100在降压电路300中的数量不做具体限制。
本申请第四方面的实施例提供了一种变换器,包括至少一个半导体分立器件,半导体分立器件包括:开关管;第一二极管,第一二极管的阳极与开关管的源极连接,第一二极管的阴极与开关管的漏极连接;第二二极管,开关管的源极和漏极中的一者与第二二极管的第一极连接;分立器件封装体,开关管、第一二极管和第二二极管封装于分立器件封装体内。
本理解技术人员可以理解的是,使用这种半导体分立器件的变换器能进一步提高功率密度,并能降低半导体分立器件之间连接的引线电感。
请注意,虽然已经参考优选实施例对本发明进行了描述,但在不脱离本发明的范围的情况下,可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是,只要不存在结构冲突,各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例,而是包括落入权利要求的范围内的所有技术方案。

Claims (10)

1.一种半导体分立器件,其特征在于,包括:
开关管;
第一二极管,所述第一二极管的阳极与所述开关管的源极连接,所述第一二极管的阴极与所述开关管的漏极连接;
第二二极管,所述开关管的源极和漏极中的一者与所述第二二极管的第一极连接;
分立器件封装体,所述开关管、所述第一二极管和所述第二二极管封装于所述分立器件封装体内。
2.根据权利要求1所述的半导体分立器件,其特征在于,所述第二二极管的第一极为阳极,所述第二二极管的第一极与所述开关管的漏极连接。
3.根据权利要求1所述的半导体分立器件,其特征在于,所述第二二极管的第一极为阴极,所述第二二极管的第一极与所述开关管的源极连接。
4.根据权利要求1所述的半导体分立器件,其特征在于,所述半导体分立器件还包括多个引脚,所述引脚至少部分设置于所述分立器件封装体的外侧,所述引脚包括:
第一引脚,与所述开关管的栅极电连接;
第二引脚,与所述开关管的源极电连接;
第三引脚,与所述开关管的漏极电连接;
以及第四引脚,与所述第二二极管的第二极连接。
5.根据权利要求4所述的半导体分立器件,其特征在于,所述分立器件封装体包括相对间隔设置的第一表面和第二表面,所述引脚从所述第一表面伸出。
6.根据权利要求5所述的半导体分立器件,其特征在于,所述第二二极管的第一极和所述第二二极管的第二极沿所述第一表面到所述第二表面的方向相对设置。
7.根据权利要求1所述的半导体分立器件,其特征在于,所述第一二极管与所述第二二极管的阳极为Al、Pt、Au、TiN、TiNiAg中的任意一种,和/或,所述第一二极管与所述第二二极管的阴极为Al、AICu、AISiCu中的任意一种。
8.一种升压电路,其特征在于,包括:
第一电感,所述第一电感的第一端与第一电源端连接;
半导体分立器件,所述半导体分立器件如权利要求1-7任一所述的半导体分立器件,
所述半导体分立器件的第一引脚与调制信号输出端连接,
所述半导体分立器件的第二引脚分别与第二电源端和第二负载端连接,
所述半导体分立器件的第三引脚与所述第一电感的第二端连接,
所述半导体分立器件的第四引脚与第一负载端连接;
所述半导体分立器件,用于在接收到调制信号时,根据所述调制信号的信号电压控制开关管的导通和关断。
9.一种降压电路,其特征在于,包括
第二电感,所述第二电感的第二端与第一负载端连接;
半导体分立器件,所述半导体分立器件如权利要求1-7任一所述的半导体分立器件,
所述半导体分立器件的第一引脚与调制信号输出端连接,
所述半导体分立器件的第二引脚与所述第二电感的第一端连接,
所述半导体分立器件的第三引脚与第一电源端连接,
所述半导体分立器件的第四引脚分别与第二电源端和第二负载端连接;
所述半导体分立器件,用于在接收到调制信号时,根据所述调制信号的信号电压控制开关管的导通和关断。
10.一种变换器,其特征在于,所述变换器包括至少一个半导体分立器件,所述半导体分立器件包括:
开关管;
第一二极管,所述第一二极管的阳极与所述开关管的源极连接,所述第一二极管的阴极与所述开关管的漏极连接;
第二二极管,所述开关管的源极和漏极中的一者与所述第二二极管的第一极连接;
分立器件封装体,所述开关管、所述第一二极管和所述第二二极管封装于所述分立器件封装体内。
CN202220831605.5U 2022-04-12 2022-04-12 半导体分立器件、升压电路、降压电路和变换器 Active CN217214717U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202220831605.5U CN217214717U (zh) 2022-04-12 2022-04-12 半导体分立器件、升压电路、降压电路和变换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202220831605.5U CN217214717U (zh) 2022-04-12 2022-04-12 半导体分立器件、升压电路、降压电路和变换器

Publications (1)

Publication Number Publication Date
CN217214717U true CN217214717U (zh) 2022-08-16

Family

ID=82759623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202220831605.5U Active CN217214717U (zh) 2022-04-12 2022-04-12 半导体分立器件、升压电路、降压电路和变换器

Country Status (1)

Country Link
CN (1) CN217214717U (zh)

Similar Documents

Publication Publication Date Title
US20230025045A1 (en) Semiconductor device comprising pn junction diode and schottky barrier diode
US9520341B2 (en) Semiconductor package with conductive clips
JP4557015B2 (ja) パワースイッチング回路
CN103238269B (zh) 电力变换装置
JPWO2016067835A1 (ja) パワーモジュールおよびパワー回路
US6249024B1 (en) Power module with repositioned positive and reduced inductance and capacitance
CN105702668B (zh) 同步开关变换器及用于同步开关变换器的集成半导体开关器件
JP5484372B2 (ja) 半導体モジュール
US20230031562A1 (en) Semiconductor device
US11990455B2 (en) Semiconductor device
CN104659025A (zh) 用于具有共同封装的氮化镓功率器件的交叉升压变换器的方法和系统
CN217214717U (zh) 半导体分立器件、升压电路、降压电路和变换器
CN102377330A (zh) 功率模块
CN110380462B (zh) 充电器
CN209860818U (zh) 一种交直流转换电路
Hirose et al. GaN HEMT technology for environmentally friendly power electronics
CN214177288U (zh) 电子封装件、开关电路系统及用电设备
CN110707077A (zh) 二极管分立器件、带旁路功能的电路及变换器
CN109637984B (zh) 功率半导体模块及其封装方法
CN213692001U (zh) 一种新型功率半导体分立器件
CN220421674U (zh) 一种可改变整流输出极性的换向模块及电源
CN213878088U (zh) 半导体器件结构及电子设备
CN217159670U (zh) 半桥电路及其开关布局结构
US20230396185A1 (en) Dual output energy conversion device, modulation method and power supply device
WO2022036598A1 (zh) 一种DrMOS、集成电路、电子设备及制备方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231116

Address after: No. 6, Lane 1688, Jiugong Road, Jinshan Industrial Zone, Jinshan District, Shanghai, 201500

Patentee after: Ruineng Weien Semiconductor (Shanghai) Co.,Ltd.

Address before: 330052 North first floor, building 16, No. 346, xiaolanzhong Avenue, Xiaolan Economic Development Zone, Nanchang County, Nanchang City, Jiangxi Province

Patentee before: Ruineng Semiconductor Technology Co.,Ltd.

TR01 Transfer of patent right