CN111883041A - 驱动电路、显示面板及电子设备 - Google Patents

Abstract

本发明公开了一种驱动电路、显示面板及电子设备，驱动电路包括：多个时钟信号线，用于传输多个时钟信号，其中，多个时钟信号线与多个时钟信号一一对应；N个扫描移位寄存器，N个扫描移位寄存器在第一方向上依次排列，N个扫描移位寄存器的输出端与显示面板的N条栅极线一一对应连接，每个扫描移位寄存器的时钟信号输入端连接至多个时钟信号线中的时钟信号线，N为大于或等于2的整数；其中，对于多个时钟信号线中任意相邻的两个时钟信号线，在同一个时间段内，两个时钟信号线均传输有脉冲。利用本发明实施例，可以提前对像素进行充电，增大了像素充电的时长，即使刷新频率上升，也可以保证对像素进行充分充电。

Description

驱动电路、显示面板及电子设备

技术领域

本发明属于显示领域，尤其涉及一种驱动电路、显示面板及电子设备。

背景技术

随着科学技术的不断发展，越来越多的具有显示功能的电子设备被广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。

电子设备实现显示功能的主要部件是显示面板。其中，通过显示面板中的驱动电路输出脉冲信号，并利用栅极线将脉冲信号传输至像素阵列，从而打开像素阵列中的像素的开关，在打开像素的开关之后，利用数据线可以对像素进行充电，由此实现显示面板的显示。在相关技术中，通常驱动电路的一个扫描移位寄存器输出的脉冲结束之后，下一个扫描移位寄存器开始输出脉冲。

但是，随着像素刷新频率的上升，为像素充电的时长变短，导致无法为像素充分充电，使得像素充电成为一个瓶颈。

发明内容

本发明实施例提供一种驱动电路、显示面板及电子设备，能够解决无法为像素充分充电，导致像素充电的瓶颈问题。

一方面，本发明实施例提供一种驱动电路，包括：

多个时钟信号线，用于传输多个时钟信号，其中，所述多个时钟信号线与所述多个时钟信号一一对应；

N个扫描移位寄存器，所述N个扫描移位寄存器在第一方向上依次排列，所述N个扫描移位寄存器的输出端与显示面板的N条栅极线一一对应连接，每个所述扫描移位寄存器的时钟信号输入端连接至所述多个时钟信号线中的时钟信号线，N为大于或等于2的整数；

其中，对于所述多个时钟信号线中任意相邻的两个时钟信号线，在同一个时间段内，所述两个时钟信号线均传输有脉冲。

另一方面，本发明实施例提供了一种显示面板，包括：

在第一方向上依次排列的N条栅极线，N为大于或等于2的整数；

第一驱动电路，所述第一驱动电路包括N个扫描移位寄存器，在所述第一方向上，所述N个扫描移位寄存器的输出端与N条栅极线一一对应连接；

其中，所述第一驱动电路为所述的驱动电路。

再一方面，本发明实施例提供了一种电子设备，包括所述的显示面板。

本发明实施例的驱动电路、显示面板及电子设备，驱动电路包括多个时钟信号线和N个扫描移位寄存器，其中，多个时钟信号线为N个扫描移位寄存器提供时钟信号。对于多个时钟信号线中任意相邻的两个时钟信号线，在同一个时间段内，两个时钟信号线均传输有脉冲。这样，在一个扫描移位寄存器输出的脉冲还未结束的情况下，下一个扫描移位寄存器已开始输出脉冲。由此，在通过一个扫描移位寄存器输出的脉冲为对应行的像素充电的期间，可以通过下一个扫描移位寄存器输出的脉冲提前打开下一行像素的开关，以提前对像素进行充电，增大了像素充电的时长，即使刷新频率上升，也可以保证对像素进行充分充电。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是相关技术中的驱动电路的结构示意图；

图2是相关技术中的初始脉冲信号和时钟信号的波形图；

图3是本发明提供的一个实施例的多个时钟信号的示意图；

图4是本发明提供的一个实施例的驱动电路的结构示意图；

图5是本发明提供的一个实施例的扫描移位寄存器的结构示意图；

图6是本发明提供的一个实施例的时钟信号与扫描移位寄存器的输出信号的波形图；

图7是本发明提供的一个实施例的扫描移位寄存器中的各晶体管在t1时间段内的工作状态示意图；

图8是本发明提供的一个实施例的扫描移位寄存器中的各晶体管在t2时间段内的工作状态示意图；

图9是本发明提供的一个实施例的扫描移位寄存器中的各晶体管在t3时间段内的工作状态示意图；

图10是本发明提供的另一个实施例的驱动电路的结构示意图；

图11是本发明提供的一个实施例的扫描移位寄存器输出信号的波形图；

图12是本发明提供的另一个实施例的扫描移位寄存器输出信号的波形图；

图13是本发明提供的一个实施例的初始脉冲信号以及时钟信号的波形图；

图14是本发明提供的一个实施例的虚拟移位寄存器中的各晶体管的工作状态示意图；

图15是本发明提供的一个实施例的显示面板的结构示意图。

具体实施方式

下面将详细描述本发明的各个方面的特征和示例性实施例，为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，并不被配置为限定本发明。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

图1是相关技术中的驱动电路的结构示意图。如图1所示，驱动电路包括两个初始脉冲信号线(即STV1和STV2)、八个时钟信号线(即CLK1至CLK8)以及从上到下排列的多个扫描移位寄存器(Shift Register，SR)。

第1个扫描移位寄存器102的三个时钟信号输入端分别连接CLK8、CLK2和CLK4，第2个扫描移位寄存器104的三个时钟信号输入端分别连接CLK1、CLK3和CLK5，第3个扫描移位寄存器106的三个时钟信号输入端分别连接CLK2、CLK4和CLK6，第4个扫描移位寄存器108的三个时钟信号输入端分别连接CLK3，CLK5和CLK7。

由此可见，第奇数个扫描移位寄存器连接CLK2、CLK4、CLK6和CLK8。第偶数个扫描移位寄存器连接CLK1、CLK3、CLK5和CLK7。也就是说，八个时钟信号线分成两套，一套是CLK2、CLK4、CLK6和CLK8，其为第奇数个扫描移位寄存器提供时钟信号；另一套是CLK1、CLK3、CLK5和CLK7，其为第偶数个扫描移位寄存器提供时钟信号。

两个初始脉冲信号线传输的信号以及八个时钟信号线传输的时钟信号CKV与扫描移位寄存器的输出信号GOUT可以如图2所示。

从图2可以看出，一个扫描移位寄存器输出的脉冲结束之后，下一个扫描移位寄存器开始输出脉冲。比如，GOUT1的脉冲结束之后，GOUT2的脉冲开始。但是，随着刷新频率的上升，导致脉冲宽度变窄，由此导致像素充电的时长变短。

为了解决上述技术问题，本发明实施例提供了一种驱动电路、显示面板及电子设备。下面首先对本发明实施例所提供的驱动电路进行介绍。

本发明实施例所提供的驱动电路包括：

多个时钟信号线，用于传输多个时钟信号，其中，多个时钟信号线与多个时钟信号一一对应；

N个扫描移位寄存器，N个扫描移位寄存器在第一方向上依次排列，N个扫描移位寄存器的输出端与显示面板的N条栅极线一一对应连接，每个扫描移位寄存器的时钟信号输入端连接至多个时钟信号线中的时钟信号线，N为大于或等于2的整数。其中，对于多个时钟信号线中任意相邻的两个时钟信号线，在同一个时间段内，两个时钟信号线均传输有脉冲。

作为一个示例，脉冲为高电平信号。

下面以驱动电路为图1所示的驱动电路、以及相邻的两个时钟信号线为CLK1和CLK2为例，并结合图3说明在同一个时间段内两个时钟信号线均传输有脉冲。

图3是本发明提供的一个实施例的多个时钟信号的示意图。在图3中，CKV1是时钟信号线CLK1传输的信号，CKV2是时钟信号线CLK2传输的信号。从图3可以看出，CLK1和CLK2在T0时间段内均传输有脉冲，即CLK1和CLK2在T0时间段内传输的是高电平信号。

假设将如图3所示的时钟信号输入至如图1所示的驱动电路中，这样可以使得驱动电路中的任意相邻两个扫描移位寄存器在同一个时间段内有输出脉冲。作为一个示例，在图3中，GOUT[2]是第2个扫描移位寄存器输出的信号，GOUT[3]是第3个扫描移位寄存器输出的信号。基于图3中的时钟信号，第2个扫描移位寄存器与第3个扫描移位寄存器在T0时间段内均输出有高电平信号。

由于相邻两个时钟信号线传输的脉冲有交叠，因此，驱动电路中扫描移位寄存器输出的脉冲宽度比相关技术中的扫描移位寄存器输出的脉冲宽度要大。由此，本发明实施例可以使得像素充电的时长增大，保证了像素可以进行充足地充电。

在本发明实施例中，对于多个时钟信号线中任意相邻的两个时钟信号线，在同一个时间段内，两个时钟信号线均传输有脉冲。这样，N个扫描移位寄存器中任意相邻的两个扫描移位寄存器输出的脉冲存在交叠，即在一个扫描移位寄存器输出的脉冲还未结束的情况下，下一个扫描移位寄存器已开始输出脉冲。由此，在通过一个扫描移位寄存器输出的脉冲为对应行的像素充电的期间，可以通过下一个扫描移位寄存器输出的脉冲提前打开下一行像素的开关，以提前对像素进行充电，增大了像素充电的时长，j既使刷新频率上升，也可以对像素进行充分充电。

在相关技术中，驱动电路采用的时钟信号线的数量比较多，比如，图1示出的驱动电路中具有8个时钟信号线。这样时钟信号线需要占用比较大的空间，不利于显示面板的边界压缩。

为了解决时钟信号线占用比较大的空间，不利于显示面板的边界压缩的技术问题，在本发明的一个或多个实施例中，多个时钟信号线可以包括在第二方向上依次排列的第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线。

N个扫描移位寄存器中任意连续的四个扫描移位寄存器与多个时钟信号线的连接关系可以如下：

四个扫描移位寄存器中的第一扫描移位寄存器的三个时钟信号输入端与第一时钟信号线、第二时钟信号线和第三时钟信号线一一对应相连；

四个扫描移位寄存器中的第二扫描移位寄存器的三个时钟信号输入端与第二时钟信号线、第三时钟信号线和第四时钟信号线一一对应相连；

四个扫描移位寄存器中的第三扫描移位寄存器的三个时钟信号输入端与第三时钟信号线、第四时钟信号线和第一时钟信号线一一对应相连；

四个扫描移位寄存器中的第四扫描移位寄存器的三个时钟信号输入端与第四时钟信号线、第一时钟信号线和第二时钟信号线一一对应相连。

需要说明的是，第一扫描移位寄存器至第四扫描移位寄存器中的“第一”至“第四”并不表示扫描移位寄存器在四个扫描移位寄存器中的顺序。“第一”至“第四”仅是用于区分不同的扫描移位寄存器。

下面结合图4对本发明实施例中的扫描移位寄存器与时钟信号线的连接关系进行说明。

图4是本发明提供的一个实施例的驱动电路的结构示意图。如图4所示，驱动电路包括四个时钟信号线，分别是CLK1至CLK4。驱动电路中的前4个扫描移位寄存器与CLK1至CLK4的连接关系如下：

第1个扫描移位寄存器202的三个时钟信号输入端(即RB端、CLK端和RF端)分别与CLK1至CLK3一一相连；

第2个扫描移位寄存器204的三个时钟信号输入端(即RB端、CLK端和RF端)分别与CLK2至CLK4一一相连；

第3个扫描移位寄存器206的三个时钟信号输入端(即RB端、CLK端和RF端)分别与CLK3、CLK4和CLK1一一相连；

第4个扫描移位寄存器208的三个时钟信号输入端(即RB端、CLK端和RF端)分别与CLK4、CLK1和CLK2一一相连。

在相关技术中，采用8个时钟信号线为N个扫描移位寄存器提供时钟信号，8个时钟信号线分成两套，其中一套为第奇数个扫描移位寄存器提供时钟信号，另一套为第偶数个扫描移位寄存器提供时钟信号。而在本发明实施例中，采用4个时钟信号线为N个扫描移位寄存器提供时钟信号，4个时钟信号线为一套，N个扫描移位寄存器顺次连接4个时钟信号线，减少了时钟信号线的数量。相比于相关技术中的8个时钟信号线，本发明实施例中的时钟信号线的数量减半，可以有效地节省时钟信号线占用的空间，方便对显示面板的侧边框的边界进行压缩，有利于显示面板的窄边框的实现。

在本发明的一个或多个实施例中，N个扫描移位寄存器中的每个扫描移位寄存器可以包括第一触发信号输入端、第二触发信号输入端和信号输出端。

在N个扫描移位寄存器中，第i个扫描移位寄存器的信号输出端与第i+2个扫描移位寄存器的第一触发信号输入端相连，第i+2个扫描移位寄存器的信号输出端与第i个扫描移位寄存器的第二触发信号输入端相连，i为整数，且i∈[1，N-2]。

下面通过图4示出的驱动电路说明扫描移位寄存器包括第一触发信号输入端、第二触发信号输入端和信号输出端。

作为一个示例，第一触发信号输入端可以为如图4所示的扫描移位寄存器的INF端，第二触发信号输入端可以为如图4所示的扫描移位寄存器的INB端，信号输出端可以为如图4所示的扫描移位寄存器的OUT端。

在本发明实施例中，第i个扫描移位寄存器的信号输出端与第i+2个扫描移位寄存器的第一触发信号输入端相连，第i+2个扫描移位寄存器的信号输出端与第i个扫描移位寄存器的第二触发信号输入端相连。这样，可以将第i个扫描移位寄存器输出的信号输入至第i+2个扫描移位寄存器，将第i+2个扫描移位寄存器输出的信号输入至第i个扫描移位寄存器。由此，形成第奇数个扫描移位寄存器首尾相连，第偶数个扫描移位寄存器首尾相连，从而形成N个扫描移位寄存器的级联结构。

在本发明的一个或多个实施例中，每个扫描移位寄存器可以包括6T2C电路。

下面通过图5说明本发明实施例的扫描移位寄存器的6T2C电路。

作为一个示例，如图5所示，驱动电路中的每个扫描移位寄存器可以包括：第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、第一电容C1和第二电容C2。

第一晶体管T1的栅极、第二晶体管T2的栅极、第三晶体管T3的第一电极、第四晶体管T4的第一电极以及第一电容C1的一端相连。

第一晶体管T1的第一电极、第二晶体管T2的第一电极以及第三晶体管T3的第二电极、第一电容C1的另一端连接至第一电压端VGL。

第一晶体管T1的第二电极、第三晶体管T3的栅极、第五晶体管T5的第一电极、第六晶体管T6的第一电极以及第七晶体管T7的第一电极相连。

第四晶体管T4的栅极、第八晶体管T8的第一电极以及第九晶体管T9的第一电极相连，第四晶体管T4的第二电极以及第五晶体管T5的栅极连接至第二电压端VGH。第二电压端VGH的电压高于第一电压端VGL的电压。

第五晶体管T5的第二电极、第二电容C2的一端以及第十晶体管T10的栅极相连。

第二电容C2的另一端、第二晶体管T2的第二电极以及第十晶体管T10的第一电极连接至扫描移位寄存器的信号输出端GOUT[n]。

第六晶体管T6的栅极连接至扫描移位寄存器的第一触发信号输入端GOUT[n-2]，第六晶体管T6的第二电极连接至高电平信号输入端U2D。

第七晶体管T7的栅极连接至扫描移位寄存器的第二触发信号输入端GOUT[n+2]，第七晶体管T7的第二电极连接至低电平信号输入端D2U。

第八晶体管T8的栅极连接至高电平信号输入端U2D，第八晶体管T8的第二电极连接至扫描移位寄存器的第一时钟信号输入端RF。

第九晶体管T9的栅极连接至低电平信号输入端D2U，第九晶体管T9的第二电极连接至扫描移位寄存器的第二时钟信号输入端RB。

第十晶体管T10的第二电极连接至扫描移位寄存器的第三时钟信号输入端CLK。

作为一个示例，第一晶体管T1至第十晶体管T10中的任意一个晶体管的第一电极可以为集电极，第二电极可以为发射极。

作为另一个示例，第一晶体管T1至第十晶体管T10中的任意一个晶体管的第一电极可以为发射极，第二电极可以为集电极。

在本实施例中，通过上述6T2C电路的扫描移位寄存器，可以使得任意相邻的两个扫描移位寄存器在同一时间段内均输出有脉冲，从而使得本实施例中的扫描移位寄存器输出的脉冲宽度比相关技术中的扫描移位寄存器输出的脉冲宽度要大。由此，本发明实施例可以使得像素充电的时长增大，保证了像素可以进行充足地充电。另外，通过上述6T2C电路的扫描移位寄存器可以实现将时钟信号线的数量减少至4个。

下面结合图6至图9说明为何采用上述的扫描移位寄存器就可以使得任意相邻的两个扫描移位寄存器在同一时间段内均输出有脉冲，以及时钟信号线的数量减少至4个。

图6是本发明提供的一个实施例的时钟信号与扫描移位寄存器的输出信号的波形图。图6中的GOUT[n-2]是第n-2个扫描移位寄存器输出的信号，GOUT[n-1]是第n-1个扫描移位寄存器输出的信号，GOUT[n]是第n个扫描移位寄存器输出的信号。n∈[1，N]中的任意一个整数。

首先，假设扫描移位寄存器中的第一晶体管T1至第十晶体管T10是高电平导通。

在图6所示的t1时间段内，CKV1、CKV2和U2D为高电平，CKV3、CKV4和D2U为低电平。基于此，第n个扫描移位寄存器中的各晶体管的状态如图7所示。参考图7，由于GOUT[n-2]为高电平，使得第六晶体管T6导通，这样通过第六晶体管T6将U2D的高电平传输出至N2点，使得N2点为高电平。

由于N2点为高电平，使得第三晶体管T3导通，这样通过第三晶体管T3将VGL的低电平传输出至节点N1，即N1点为低电平。

由于VGH为高电平，使得第五晶体管T5导通，这样，通过第五晶体管T5将N2点的高电平输出至第十晶体管T10的栅极，使得第十晶体管T10导通。通过第十晶体管T10将CKV3的低电平传输至GOUT[n]。

因此，在t1时间段内GOUT[n]输出的是低电平。

在图6所示的t2时间段内，CKV2、CKV3和U2D为高电平，CKV1、CKV4和D2U为低电平。基于此，第n个扫描移位寄存器中的各晶体管的状态如图8所示。参考图8，由于GOUT[n-2]为低电平，导致第六晶体管T6关闭。VGH为保持高电平，第五晶体管T5保持导通状态。由于第二电容C2的作用，第二电容C2左侧的电压为高电平，这样，N2点维持高电平，使得第三晶体管T3也保持导通状态。

由于VGH为高电平，使得第五晶体管T5导通，进而使得第十晶体管T10的栅极为高电平，第十晶体管T10也是保持导通状态。由此，通过第十晶体管T10将CKV3的高电平传输至GOUT[n]。

因此，在t2时间段内GOUT[n]输出的是高电平。

在图6所示的t3时间段内，CKV3、CKV4和U2D为高电平，CKV1、CKV2和D2U为低电平。基于此，第n个扫描移位寄存器中的各晶体管的状态如图9所示。参考图9，由于第八晶体管T8处于导通状态，CKV4是高电平，通过第八晶体管T8将CKV4的高电平传输至第四晶体管T4的栅极，使得第四晶体管T4导通。由于第二电容C2的作用，保持N2节点为高电平，第三晶体管T3和第十晶体管T10导通，CKV3的高电平通过第十晶体管T10传输至GOUT[n]。

因此，在t3时间段内GOUT[n]输出的是高电平。

综上，在t1至t3的时间段内，GOUT[n]输出的电平如图6所示，每个扫描移位寄存器输出信号的原理与第n个扫描移位寄存器输出信号GOUT[n]的原理类似。由此，任意相邻的两个时钟信号线传输的信号具有如下的关系：在同一个时间段内，两个时钟信号线均传输有脉冲。而且，可以实现采用4个时钟信号线为N个扫描移位寄存器提供时钟信号。

为了使驱动电路中的N个扫描移位寄存器的工作环境一致，在本发明的一个或多个实施例中，驱动电路还可以包括：排列在第1个扫描移位寄存器之前的第一虚拟移动寄存器和第二虚拟移动寄存器；以及排列在最后1个扫描移位寄存器之后的第三虚拟移动寄存器和第四虚拟移动寄存器。

第一虚拟移动寄存器的信号输出端与第1个扫描移位寄存器的第一触发信号输入端相连，第1个扫描移位寄存器的信号输出端与第一虚拟移动寄存器的第二触发信号输入端相连；第二虚拟移动寄存器的信号输出端与第2个扫描移位寄存器的第一触发信号输入端相连，第2个扫描移位寄存器的信号输出端与第二虚拟移动寄存器的第二触发信号输入端相连；

第三虚拟移动寄存器的信号输出端与倒数第1个扫描移位寄存器的第一触发信号输入端相连，倒数第1个扫描移位寄存器的信号输出端与第三虚拟移动寄存器的第二触发信号输入端相连；第四虚拟移动寄存器的信号输出端与倒数第2个扫描移位寄存器的第一触发信号输入端相连，倒数第2个扫描移位寄存器的信号输出端与第二虚拟移动寄存器的第二触发信号输入端相连。

下面通过图10说明本申请实施例中的驱动电路。

图10是本发明提供的另一个实施例的驱动电路的结构示意图。如图10所示，驱动电路包括N+4个移动寄存器，其中，前两个移动寄存器和最后两个移动寄存器是虚拟移动寄存器(即dummy移动寄存器)，中间的N个移动寄存器是扫描移动寄存器，N个扫描移动寄存器的输出与N个栅极线一一对应相连。

第一虚拟移动寄存器214的信号输出端OUT输出的信号输入至第1个扫描移位寄存器202的第一触发信号输入端INF，第1个扫描移位寄存器202的信号输出端OUT输出的信号GOUT[1]输入至第一虚拟移动寄存器214的第二触发信号输入端INB。

第二虚拟移动寄存器216的信号输出端OUT输出的信号输入至第2个扫描移位寄存器204的第一触发信号输入端INF，第2个扫描移位寄存器204的信号输出端OUT输出的信号GOUT[2]输入至第二虚拟移动寄存器216的第二触发信号输入端INB。

第三虚拟移动寄存器218和第四虚拟移动寄存器220的连接方式与第一虚拟移动寄存器214和第二虚拟移动寄存器216的连接方式类似，在此不再赘述。

在本发明实施例中，由于在第1个扫描移位寄存器之前有两个虚拟移动寄存器，在最后1个扫描移位寄存器之后也有两个虚拟移动寄存器，可以使得每个扫描移位寄存器的第一触发信号输入端输入的是上两个移位寄存器输出的信号，每个扫描移位寄存器的第二触发信号输入端输入的是下两个移位寄存器输出的信号。如此，N个扫描移位寄存器的工作环境一致，从而保证N个扫描移位寄存器的工作状态相同，避免扫描移位寄存器出现工作异常的情况。

下面通过图11和图12的波形图来进一步地说明本发明实施例的技术效果。

图11是本发明提供的一个实施例的扫描移位寄存器输出信号的波形图。其中，在驱动电路中没有第一虚拟移动寄存器至第四虚拟移动寄存器的情况下，图11的波形图可以是第1个扫描移位寄存器、第2个扫描移位寄存器、倒数第1个扫描移位寄存器或者倒数第2个扫描移位寄存器的输出信号的波形图。

图12是本发明提供的另一个实施例的扫描移位寄存器输出信号的波形图。其中，在驱动电路包括第一虚拟移动寄存器至第四虚拟移动寄存器的情况下，图12的波形图可以是第1个扫描移位寄存器、第2个扫描移位寄存器、倒数第1个扫描移位寄存器或者倒数第2个扫描移位寄存器的输出信号的波形图。

比较图11和图12，图11和图12的主要区别在于：在图12中，大约在600多微秒时有一个脉冲，图12示出的波形图是扫描移位寄存器输出信号的正常波形图。而在图11中，大约在600多微秒时没有脉冲，图11示出的波形图是扫描移位寄存器输出信号的异常波形图。因此，通过第一虚拟移动寄存器至第四虚拟移动寄存器，可以使得每个扫描移位寄存器输出正常波形的信号，避免扫描移位寄存器输出异常波形的信号。

在本发明的一个或多个实施例中，第一虚拟移动寄存器的第一触发信号输入端可以连接至第一初始脉冲信号线，第二虚拟移动寄存器的第一触发信号输入端可以连接至第二初始脉冲信号线。

第一初始脉冲信号线输出的初始脉冲的下降沿时间可以晚于第一时钟信号线输出的初始脉冲的下降沿时间，第一时钟信号线为多个时钟信号线中的与第一虚拟移动寄存器相连的时钟信号线。

第二初始脉冲信号线输出的初始脉冲的下降沿时间可以晚于第二时钟信号线输出的初始脉冲的下降沿时间，第二时钟信号线为多个时钟信号线中的与第二虚拟移动寄存器相连的时钟信号线。

下面通过图13和图14说明本实施例的技术效果。

图13是本发明提供的一个实施例的初始脉冲信号以及时钟信号的波形图。在图13中，STV1和STV2为两个初始脉冲信号线传输的信号，在STV1与CKV1为高电平的时间段T’内，第一虚拟移动寄存器中的各晶体管状态如图14所示。从图14可以看出，如果STV1的初始脉冲的下降沿时间晚于时钟信号CKV1的初始脉冲的下降沿时间，那么在第十晶体管T10导通时，第十晶体管T10的导通时长大于CKV1的脉冲宽度，使得在CKV1的高电平期间第十晶体管T10一直处于导通状态，从而保证第一虚拟移动寄存器的GOUT端输出的高电平时长等于CKV1的高电平时长。

另外，第二初始脉冲信号线输出的初始脉冲的下降沿时间晚于第二时钟信号线输出的初始脉冲的下降沿时间所带来的技术效果与上段的技术效果类似，在此不再赘述。

在本发明的一个或多个实施例中，多个时钟信号中的每个时钟信号的脉冲宽度为预设脉冲宽度，任意相邻两个时钟信号线均传输有脉冲的时间段的时间长度为预设脉冲宽度的预定比例。

相关技术中，在一个时钟信号线结束传输脉冲的情况下，下一个时钟信号线开始输脉冲。而本实施例中，任意相邻两个时钟信号线在同一时间段内均传输有脉冲，这样可以使得在一个时钟信号线还未结束传输脉冲的情况下，下一个时钟信号线已经开始输脉冲。相比于相关技术，由于本实施例的时钟信号线提前开始传输脉冲，可以使得时钟信号线传输的脉冲宽度大于相关技术中的时钟信号线传输的脉冲宽度。由此，本实施例的扫描移位寄存器输出的脉冲宽度比相关技术中的扫描移位寄存器输出的脉冲宽度要大。

作为一个示例，预定比例的大小与分辨率以及刷新频率有关。比如，预定比例为二分之一。

以上是对本发明提供的实施例的驱动电路的说明，基于上述的驱动电路，本发明还提供一种显示面板。显示面板包括：

在第一方向上依次排列的N条栅极线，N为大于或等于2的整数；

第一驱动电路，第一驱动电路包括N个扫描移位寄存器，在第一方向上，N个扫描移位寄存器的输出端与N条栅极线一一对应连接；其中，第一驱动电路为任意一项实施例中的驱动电路。

本发明实施例中的显示面板与上述驱动电路具有相同的技术效果，在此不再重复赘述。

在本发明的一个或多个实施例中，显示面板还可以包括：第二驱动电路，第二驱动电路为任意一项实施例中的驱动电路。

第一驱动电路的第j个扫描移位寄存器的输出端与第j条栅极线的一端相连，第二驱动电路的第j个扫描移位寄存器的输出端与第j条栅极线的另一端相连，j∈[1，N]，j为整数。

图15是本发明提供的一个实施例的显示面板的结构示意图。如图15所示，显示面板包括第一驱动电路302、第二驱动电路304以及N条栅极线306。通过第一驱动电路和第二驱动电路实现了对显示面板进行双边驱动。

本发明还提供一种电子设备，包括上述任意一项实施例的显示面板。

在本发明的一个或多个实施例中，电子设备可以是手机，也可以是电脑、可穿戴设备、液晶电视等具有显示功能的设备。

本发明实施例中的显示面板与上述驱动电路具有相同的技术效果，在此不再重复赘述。

以上，仅为本发明的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种驱动电路，其特征在于，包括：

多个时钟信号线，用于传输多个时钟信号，其中，所述多个时钟信号线与所述多个时钟信号一一对应；

N个扫描移位寄存器，所述N个扫描移位寄存器在第一方向上依次排列，所述N个扫描移位寄存器的输出端与显示面板的N条栅极线一一对应连接，每个所述扫描移位寄存器的时钟信号输入端连接至所述多个时钟信号线中的时钟信号线，N为大于或等于2的整数；

其中，对于所述多个时钟信号线中任意相邻的两个时钟信号线，在同一个时间段内，所述两个时钟信号线均传输有脉冲。

2.根据权利要求1所述的驱动电路，其特征在于，所述多个时钟信号线包括在第二方向上依次排列的第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线；

所述N个扫描移位寄存器中任意连续的四个扫描移位寄存器与所述多个时钟信号线的连接关系如下：

所述四个扫描移位寄存器中的第一扫描移位寄存器的三个时钟信号输入端与所述第一时钟信号线、所述第二时钟信号线和所述第三时钟信号线一一对应相连；

所述四个扫描移位寄存器中的第二扫描移位寄存器的三个时钟信号输入端与所述第二时钟信号线、所述第三时钟信号线和所述第四时钟信号线一一对应相连；

所述四个扫描移位寄存器中的第三扫描移位寄存器的三个时钟信号输入端与所述第三时钟信号线、所述第四时钟信号线和所述第一时钟信号线一一对应相连；

所述四个扫描移位寄存器中的第四扫描移位寄存器的三个时钟信号输入端与所述第四时钟信号线、所述第一时钟信号线和所述第二时钟信号线一一对应相连。

3.根据权利要求1所述的驱动电路，其特征在于，所述N个扫描移位寄存器中的每个扫描移位寄存器包括第一触发信号输入端、第二触发信号输入端和信号输出端；

在所述N个扫描移位寄存器中，第i个扫描移位寄存器的信号输出端与第i+2个扫描移位寄存器的第一触发信号输入端相连，第i+2个扫描移位寄存器的信号输出端与第i个扫描移位寄存器的第二触发信号输入端相连，i为整数，且i∈[1，N-2]。

4.根据权利要求3所述的驱动电路，其特征在于，所述每个扫描移位寄存器包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第一电容和第二电容；

所述第一晶体管的栅极、所述第二晶体管的栅极、所述第三晶体管的第一电极、所述第四晶体管的第一电极以及所述第一电容的一端相连；

所述第一晶体管的第一电极、所述第二晶体管的第一电极以及所述第三晶体管的第二电极、所述第一电容的另一端连接至第一电压端；

所述第一晶体管的第二电极、所述第三晶体管的栅极、所述第五晶体管的第一电极、所述第六晶体管的第一电极以及所述第七晶体管的第一电极相连；

所述第四晶体管的栅极、所述第八晶体管的第一电极以及所述第九晶体管的第一电极相连，所述第四晶体管的第二电极以及所述第五晶体管的栅极连接至第二电压端；

所述第五晶体管的第二电极、所述第二电容的一端以及所述第十晶体管的栅极相连；

所述第二电容的另一端、所述第二晶体管的第二电极以及所述第十晶体管的第一电极连接至扫描移位寄存器的信号输出端；

所述第六晶体管的栅极连接至扫描移位寄存器的第一触发信号输入端，所述第六晶体管的第二电极连接至高电平信号输入端；

所述第七晶体管的栅极连接至扫描移位寄存器的第二触发信号输入端，所述第七晶体管的第二电极连接至低电平信号输入端；

所述第八晶体管的栅极连接至所述高电平信号输入端，所述第八晶体管的第二电极连接至扫描移位寄存器的第一时钟信号输入端；

所述第九晶体管的栅极连接至所述低电平信号输入端，所述第九晶体管的第二电极连接至扫描移位寄存器的第二时钟信号输入端；

所述第十晶体管的第二电极连接至扫描移位寄存器的第三时钟信号输入端。

5.根据权利要求1所述的驱动电路，其特征在于，所述驱动电路还包括：排列在第1个扫描移位寄存器之前的第一虚拟移动寄存器和第二虚拟移动寄存器；以及排列在最后1个扫描移位寄存器之后的第三虚拟移动寄存器和第四虚拟移动寄存器；

其中，所述第一虚拟移动寄存器的信号输出端与第1个扫描移位寄存器的第一触发信号输入端相连，第1个扫描移位寄存器的信号输出端与所述第一虚拟移动寄存器的第二触发信号输入端相连；所述第二虚拟移动寄存器的信号输出端与第2个扫描移位寄存器的第一触发信号输入端相连，第2个扫描移位寄存器的信号输出端与所述第二虚拟移动寄存器的第二触发信号输入端相连；

所述第三虚拟移动寄存器的信号输出端与倒数第1个扫描移位寄存器的第一触发信号输入端相连，所述倒数第1个扫描移位寄存器的信号输出端与所述第三虚拟移动寄存器的第二触发信号输入端相连；所述第四虚拟移动寄存器的信号输出端与所述倒数第2个扫描移位寄存器的第一触发信号输入端相连，所述倒数第2个扫描移位寄存器的信号输出端与所述第二虚拟移动寄存器的第二触发信号输入端相连。

6.根据权利要求5所述的驱动电路，其特征在于，

所述第一虚拟移动寄存器的第一触发信号输入端连接至第一初始脉冲信号线，所述第二虚拟移动寄存器的第一触发信号输入端连接至第二初始脉冲信号线；

其中，所述第一初始脉冲信号线输出的初始脉冲的下降沿时间晚于第一时钟信号线输出的初始脉冲的下降沿时间，所述第一时钟信号线为所述多个时钟信号线中的与所述第一虚拟移动寄存器相连的时钟信号线；

所述第二初始脉冲信号线输出的初始脉冲的下降沿时间晚于第二时钟信号线输出的初始脉冲的下降沿时间，所述第二时钟信号线为所述多个时钟信号线中的与所述第二虚拟移动寄存器相连的时钟信号线。

7.根据权利要求1所述的驱动电路，其特征在于，所述多个时钟信号中的每个时钟信号的脉冲宽度为预设脉冲宽度，所述两个时钟信号线均传输有脉冲的时间段的时间长度为所述预设脉冲宽度的预定比例。

8.一种显示面板，其特征在于，包括：

在第一方向上依次排列的N条栅极线，N为大于或等于2的整数；

第一驱动电路，所述第一驱动电路包括N个扫描移位寄存器，在所述第一方向上，所述N个扫描移位寄存器的输出端与N条栅极线一一对应连接；

其中，所述第一驱动电路为如权利要求1至7中任意一项所述的驱动电路。

9.根据权利要求8所述的显示面板，其特征在于，还包括：

第二驱动电路，所述第二驱动电路为权利要求1至7中任意一项所述的驱动电路；

所述第一驱动电路的第j个扫描移位寄存器的输出端与第j条栅极线的一端相连，所述第二驱动电路的第j个扫描移位寄存器的输出端与第j条栅极线的另一端相连，j∈[1，N]。

10.一种电子设备，其特征在于，包括如权利要求8或9所述的显示面板。

Images