CN111863702A - 盖板托盘组件及半导体设备的工艺腔室 - Google Patents

盖板托盘组件及半导体设备的工艺腔室 Download PDF

Info

Publication number
CN111863702A
CN111863702A CN202010751177.0A CN202010751177A CN111863702A CN 111863702 A CN111863702 A CN 111863702A CN 202010751177 A CN202010751177 A CN 202010751177A CN 111863702 A CN111863702 A CN 111863702A
Authority
CN
China
Prior art keywords
cover plate
wafer
tray
main body
tray main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010751177.0A
Other languages
English (en)
Inventor
张君
刘珊珊
王春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202010751177.0A priority Critical patent/CN111863702A/zh
Publication of CN111863702A publication Critical patent/CN111863702A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

本发明提供一种盖板托盘组件及半导体设备的工艺腔室，包括：托盘主体、盖板及中间介质，其中：托盘主体用于承载晶片；盖板设置于托盘主体上，在盖板上设置有压合部，压合部与晶片的边缘接触；中间介质设置于托盘主体与盖板之间，且中间介质的上表面和下表面分别与盖板和托盘主体接触，用于使托盘主体与盖板之间形成一空间，以能够降低压合部与晶片之间的电势差。应用本申请，可以降低压合部上表面与晶片上表面的鞘层电势差，从而降低压合部和晶片的连接处形成的电场偏转程度，避免造成现有技术中晶片压爪区域发生底部黏连，导致底宽过大、靠近压爪边缘图形对称性差等，继而有效改善了PPS工艺过程中的边缘形貌问题。

Description

盖板托盘组件及半导体设备的工艺腔室
技术领域
本发明涉及半导体技术领域，具体地，涉及一种的盖板托盘组件及半导体设备的工艺腔室。
背景技术
图形化衬底技术(Patterned Sapphire Substrates，PSS)是目前普遍采用的一种提高氮化镓(GaN)基LED器件出光效率的方法，也就是在蓝宝石衬底上生长干法刻蚀用掩膜，用标准的光刻工艺将掩膜刻出图形，利用电感耦合等离子体Inductively CoupledPlasma，ICP)刻蚀技术刻蚀蓝宝石，并去掉掩膜，再在其上生长GaN材料，使GaN材料的纵向外延变为横向外延。该方法可以有效减少GaN外延材料的位错密度，从而减小了有源区的非辐射复合，减小了反向漏电流，提高了LED的寿命。有源区发出的光，经由GaN和蓝宝石衬底界面多次散射，改变了全反射光的出射角，从而提高了光的提取效率。
现有技术中，通常采用包括托盘主体和盖板的盖板托盘组件进行PSS工艺，其中，托盘主体具有放置晶片的晶片槽，盖板底部具有压爪，压爪用于固定晶片，防止晶片由于背氦的吹里作用而发生移动。而对于圆锥形的PSS工艺，其参数指标通常要求高度为1.75～1.85um(微米)，底宽为2.7～2.85um，边缘0.5以内不黏连。但是，采用现有的托盘及PPS工艺，得到的图形在晶片压爪区域经常发生底部黏连的现象，导致底宽(底宽>＝3.0um)过大，靠近压爪边缘图形对称性很差(两边分别距中线的距离相差约800nm，两段距离差越大对称性越差)，出现外延雾化现象等，从而造成了较大的边缘形貌问题。
鉴于此，亟需一种新的盖板托盘组件以改善上述PSS工艺后出现的晶片边缘形貌问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种的盖板托盘组件及半导体设备的工艺腔室，可以改善现有技术中PSS工艺后晶片的边缘形貌问题。
为实现本发明的目的，第一方面提供一种盖板托盘组件，包括：托盘主体、盖板及中间介质，其中：
所述托盘主体用于承载晶片；
所述盖板设置于所述托盘主体上，且所述盖板上设置有压合部，所述压合部与所述晶片的边缘接触；
所述中间介质设置于所述托盘主体与所述盖板之间，且所述中间介质的上表面和下表面能够分别与所述盖板和所述托盘主体接触，用于使所述托盘主体与所述盖板之间形成一空间，以降低所述压合部与所述晶片之间的电势差。
可选地，所述空间内含有气体，在所述托盘主体与所述盖板之间形成第一电容。
可选地，所述中间介质包括至少一个垫片。
可选地，所述盖板上开设有密封圈槽，所述密封圈槽内设置有用于密封所述空间的密封圈。
可选地，所述第一电容的取值范围为50pF～1000pF。
可选地，所述中间介质为绝缘材质，其厚度的取值范围为3mm～10mm。
可选地，所述密封圈槽位于距离所述盖板的边缘3毫米-6毫米范围内。
为实现本发明的目的，第二方面提供一种盖板托盘组件，包括：托盘主体、盖板及中间介质，其中：
所述托盘主体用于承载晶片；
所述盖板设置于所述托盘主体上，且所述盖板上设置有压合部，所述压合部与所述晶片的边缘接触；
所述中间介质包括至少一涂层，所述涂层涂覆于所述托盘主体的上表面或者所述盖板的下表面，以隔离所述托盘主体与所述盖板，使所述托盘主体与所述盖板之间形成一空间，以降低所述压合部与所述晶片之间的电势差。
可选地，所述涂层的材质为二氧化硅或者氮化硅中的至少一种。
为实现本发明的目的，第三方面提供一种半导体设备的工艺腔室，包括腔室主体和位于所述腔室主体内的如第一方面所述的托盘盖板组件。
本发明具有以下有益效果：
本发明提供的盖板托盘组件，通过在盖板与托盘主体之间增加中间介质，使盖板与托盘主体之间的形成第一电容，在电路两端的电势不变前提下，在增加了第一电容后，则压合部分担的电势也有所降低，即降低了压合部(压爪)上表面的鞘层电势Uc-s。所以，在晶片上表面的鞘层电势Uw-s不变的情况下，在盖板与托盘主体之间增加中间介质，可以降低压合部上表面与晶片上表面的鞘层电势差，从而降低压合部和晶片的连接处形成的电场偏转程度，以尽可能避免对晶片边缘的电场分布造成影响，从而避免造成现有技术中晶片压爪区域发生底部黏连，导致底宽过大、靠近压爪边缘图形对称性很差、出现外延雾化现象等，继而有效改善了PPS工艺过程中较大的边缘形貌问题。
附图说明
图1为现有盖板托盘组件处的电路原理示意图；
图2为现有盖板托盘组件在压爪和晶片的连接处形成电场偏转的示意图；
图3为采用现有盖板托盘组件得到的图形的边缘形貌的光学图像；
图4为本申请实施例提供的盖板托盘组件的托盘主体的俯视结构示意图(包括中间介质和密封结构)；
图5为本申请实施例提供的盖板托盘组件的盖板的仰视结构示意图(包括密封结构)；
图6为图4中A-A处的剖视放大结构示意图；
图7为本申请实施例提供的盖板托盘组件处的电路原理示意图；
图8为采用本申请实施例提供的盖板托盘组件得到的图形的边缘形貌的光学图像。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”和“该”也可包括复数形式。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
下面结合附图以具体的实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
为了实现本申请的目的，本申请对现有的盖板托盘组件及PPS工艺进行了深刻研究，通过对刻蚀过程中晶片及盖板托盘组件的电容、电势等进行分析，发现采用现有包括托盘主体和盖板的盖板托盘组件，在盖板托盘组件处的电路原理如图1所示，由于晶圆为非金属材质，盖板为金属材质，两者的导电性相差较大，两者均与托盘主体接触，可看做两条并联电路电路(两条电路两端的电势均相等)。其中，晶圆所在的电路包括三部分电容：等离子到晶片之间的电容Cw-s、晶片本身的电容Cwafer、晶片与托盘主体之间的电容Cgap；盖板所在电路的电容即盖板与托盘主体之间的电容Cc-s，因为盖板与托盘主体直接贴合，则盖板与托盘主体之间的电容也就是盖板的电容。所以盖板与托盘主体之间的电势差Uc-s(即盖板上的电势)就等于等离子到晶片之间的电势差Uw-s、晶片本身的电势Uwafer、晶片与托盘主体之间的电势差Ugap之和。而在晶圆边缘的压爪处，压爪上表面的鞘层电势即盖板上的电势Uc-s，晶片上表面的鞘层电势等于等离子到晶片之间的电势差Uw-s，由于压爪上表面的鞘层电势Uc-s与晶片上表面的鞘层电势Uw-s相差较大，如图2所示，从而导致在压爪和晶片的连接处形成电场偏转，改变了晶片边缘的电场分布，及该区域的等离子体运动方向，影响了压爪附近的PPS刻蚀，使得在晶片压爪区域发生底部黏连，导致底宽(底宽>＝3.0um)过大，如图3所示，且靠近压爪边缘图形对称性很差(相差约800nm，两段距离差越大对称性越差)，出现外延雾化现象等，从而造成了上述较大的边缘形貌问题。
鉴于上述研究发现，本申请提供了一种盖板托盘组件，以改善上述边缘形貌问题。
实施例1
请参阅图4-图6，为本实施例提供的盖板托盘组件的结构示意图，该盖板托盘组件包括：托盘主体10、盖板20及中间介质30，其中：托盘主体10用于承载晶片；盖板20设置于托盘主体10上，且盖板20上设置有压合部，压合部与晶片的边缘接触，用于固定晶片；中间介质30设置于托盘主体10与盖板20之间，且中间介质30的上表面和下表面能够分别与盖板20和托盘主体10接触，用于使托盘主体10与盖板20之间形成一空间，以降低压合部与晶片之间的电势差。
本实施例在盖板20与托盘主体10之间增加了中间介质30，盖板托盘组件处的电路原理则如图7所示，晶圆所在的电路的电容不变，仍包括三部分电容，即等离子到晶片之间的电容Cw-s、晶片本身的电容Cwafer及晶片与托盘主体10之间的电容Cgap。但盖板20所在电路的电容则有所变化，其除了盖板20本身的电容Cc-s之外，还包括中间介质30使盖板20与托盘主体10之间的空间形成的第一电容C△，由于并联电路两端的电势不变，在增加了第一电容C△后，则压合部(即盖板20)分担的电势也有所降低，即压合部上表面的鞘层电势Uc-s会有所降低。所以，在晶片上表面的鞘层电势Uw-s不变的情况下，在盖板20与托盘主体10之间增加了中间介质30，可以降低压合部上表面与晶片上表面的鞘层电势差，从而降低压合部和晶片的连接处形成的电场偏转程度，尽可能避免对晶片边缘的电场分布造成影响，从而避免造成现有技术中晶片区域发生底部黏连，导致底宽过大、靠近压爪边缘图形对称性很差、出现外延雾化现象等，继而有效改善了PPS工艺过程中较大的边缘形貌问题。
可以理解的是，上述压合部可以如经典的压爪结构，也可以不是爪状结构，如块状、板状等，只要能实现对晶片的固定作用即可，本实施例对此不作具体限定。另外，本实施例对上述中间介质30的结构和材质均不作限定，只要其能够使盖板20与托盘主体10之间形成一空间，在盖板托盘组件所处的电路中，该空间处能够形成第一电容C△，以分担施加在压合部的电势，降低压合部与晶片之间的电势差即可。
于本实施例的一具体实施方式中，空间内可以含有气体，该气体可在托盘主体10与盖板20之间形成上述第一电容C△，以降低压合部与晶片之间的电势差，如此，不仅实现了上述降低压合部与晶片之间电势差的作用，且可以节省原材料，也便于安装。具体地，上述气体可以是在安装盖板托盘组件时，压装在托盘主体10与盖板20之间的空气，该空气可以在盖板托盘组件所处的电路中形成空气电容，该空气电容用作上述第一电容C△。也可以是将盖板托盘组件装入工艺腔室，当晶片被背吹氦气时，盖板托盘组件内部随之会通入氦气，在托盘主体10与盖板20之间的存储的氦气，该氦气可以在盖板托盘组件所处的电路中形成氦气电容，该氦气电容用作上述第一电容C△。需要说明的是，本实施例并不以此为限，中间介质30也可以填满托盘主体10与盖板20之间，只要其能形成第一电容C△即可。
作为本实施例的一种具体实施方式，中间介质30可以独立设置，可进行单独加工、单独存放，在使用时直接将其放置于托盘主体10与盖板20之间即可，如此可便于中间介质30的加工的存放，进一步降低成本。
如图4所示，为本申请实施例提供的托盘主体10的俯视图，中间介可以包括多个垫片，多个垫片可分别水平设置于托盘主体10的上表面。具体地，可如图4所示，每个垫片均放置在两个晶片槽(托盘主体10上用于容置晶片的凹槽)之间，可放置于除晶片槽之外的任意位置，本实施例对此不作具体限定。垫片的大小还可以根据装配空间的大小进行匹配设置，以便于垫片的放入。需要说明的是，本实施例并不限定垫片的具体形状和具体数量，其可以是如图4所示的矩形，也可以是圆形、三角形或其它任意形状。可以是如图4所示的在每相邻两个晶片槽之间均设置一个垫片，也可以只设置一个，或在任意几个相邻的晶片槽之间设置垫片，本实施例对此均不作具体限定。
具体地，第一电容的值可根据等离子体到晶片之间的电容Cw-s、晶片本身的电容Cwafer及盖板20本身的电容Cc-s，以降低压合部与晶片之间的电势差为目的，进行具体调节和设定。优选地，第一电容的取值范围可以为50pF～1000pF(皮法，电容单位，1皮法等于10-12法)。
进一步地，中间介质30的厚度不宜太薄，也不能太厚。太薄(如厚度小于1mm)则托盘主体10与盖板20之间形成的第一电容较小，隔离效果不理想；太厚(如厚度小于10mm)则托盘主体10与盖板20之间的空间较大，增加了托盘主体10与盖板20之间的密封难度，综合上述两方面考虑，中间介质30的厚度的取值范围优选为3mm～10mm(毫米)。
另外，中间介质30可以为绝缘材质，绝缘材质不导电，可以形成有效的空气电容，防止空气电容处形成断路。优选地，中间介质30的材质可以但不限于是二氧化硅、氮化硅等。
需要说明的是，上述中间介质30的电容、厚度及材质均为本实施例的较佳实施方式，本实施例并不以此为限。
作为本申请的另一种具体实施方式，如图4和图5所示，该托盘盖板组件还可以包括密封结构40，密封结构40设置于托盘主体10与盖板20之间，并环设于晶片的外侧，以对晶片的侧面进行密封，防止发生氦漏，影响晶圆的表面质量等。具体地，该密封结构40可以但不限于是密封圈，密封圈可设置在开设于盖板上的密封圈槽内，密封圈的直径过小则密封效果差，且不容易开槽，过大则容易压到晶片，故密封圈直径优选2mm～5mm。具体地，可在距离盖板20边缘约3mm-6mm(如5mm)处增加密封圈槽，密封槽的直径可根据密封圈的直径确定。需要说明的是，上述具体密封圈的结构及设置方式只是本实施例的一较佳实施方式，本实施例并不以此为限，只要其能对晶片的侧面进行密封即可。
本申请还对采用本实施例提供的托盘盖板组件进行刻蚀得到的晶片图形进行了形貌观察，并得到显微镜下压合部边缘0.5mm图形内的形貌图如图8所示，由于采用本实施例提供的托盘盖板组件降低了电场在压合部边缘处的偏转，刻蚀后得到的晶片的图形对称性较好(两边分别距中线的距离小于400nm)，有效解决了现有技术中压爪边缘底宽黏连、图形对称性太差等边缘形貌问题。
实施例2
基于上述托盘盖板组件相同的构思，本实施例提供另一种盖板托盘组件，该盖板托盘组件也可以包括：托盘主体、盖板及中间介质，其中：托盘主体用于承载晶片；盖板设置于托盘主体上，
且盖板上设置有压合部，压合部与晶片的边缘接触。与实施例1不同的是，中间介质包括至少一涂层，涂层涂覆于托盘主体的上表面或者盖板的下表面，以隔离托盘主体与盖板，使托盘主体与盖板之间形成一空间，以降低压合部与晶片之间的电势差。
具体地，涂层可以为绝缘材质，绝缘材质不导电，可以形成有效的第一电容，防止第一电容处形成断路。优选地，涂层的材质可以但不限于是二氧化硅、氮化硅等。
本实施例提供的托盘盖板组件，通过涂覆于托盘主体的上表面或者盖板的下表面的涂层，使盖板与托盘主体之间的形成一空间，该空间继而可形成上述第一电容C△，由于并联电路两端的电势不变，在增加了第一电容C△后，则压合部(即盖板)分担的电势也有所降低，即降低了压合部上表面的鞘层电势Uc-s，从而降低压合部和晶片的连接处形成的电场偏转程度，以尽可能避免对晶片边缘的电场分布造成影响，从而避免造成现有技术中晶片压爪区域发生底部黏连，导致底宽过大、靠近压爪边缘图形对称性很差、出现外延雾化现象等，继而有效改善了PPS工艺过程中较大的边缘形貌问题。且中间介质为涂层的话，安装托盘盖板组件时，可一并完成中间介质的安装，节省了中间介质的找寻、准备及安装时间，以加快工艺准备时间，也更便于对中间介质的管理，防止中间介质丢失等。
实施例3
基于上述托盘盖板组件相同的构思，本申请实施例还提供一种工艺腔室，包括腔室主体和位于腔室主体内的基座及托盘盖板组件，基座用于承载盒固定托盘盖板组件及晶片，托盘盖板组件如上述任一实施方式的托盘盖板组件。
本实施例提供的工艺腔室可包括任一实施方式的托盘盖板组件，故其至少可以实现以下有益效果：
通过在盖板20与托盘主体10之间增加中间介质30，使盖板20与托盘主体10之间的形成第一电容C△，由于并联电路两端的电势不变，在增加了第一电容C△后，则压合部(即盖板20)分担的电势也有所降低，即降低了压合部上表面的鞘层电势Uc-s。所以，在晶片上表面的鞘层电势Uw-s不变的情况下，在盖板20与托盘主体10之间增加中间介质30，可以降低压合部上表面与晶片上表面的鞘层电势差，从而降低压合部和晶片的连接处形成的电场偏转程度，以尽可能避免对晶片边缘的电场分布造成影响，从而避免造成现有技术中晶片压爪区域发生底部黏连，导致底宽过大、靠近压爪边缘图形对称性很差、出现外延雾化现象等，继而有效改善了PPS工艺过程中较大的边缘形貌问题。
可以理解的是，以上实施方式仅仅是为了说明本申请的原理而采用的示例性实施方式，然而本申请并不局限于此。对于本领域内的普通技术人员而言，在不脱离本申请的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本申请的保护范围。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种盖板托盘组件，其特征在于，包括：托盘主体、盖板及中间介质，其中：
所述托盘主体用于承载晶片；
所述盖板设置于所述托盘主体上，且所述盖板上设置有压合部，所述压合部与所述晶片的边缘接触；
所述中间介质设置于所述托盘主体与所述盖板之间，且所述中间介质的上表面和下表面分别与所述盖板和所述托盘主体接触，用于使所述托盘主体与所述盖板之间形成一空间，以降低所述压合部与所述晶片之间的电势差。
2.根据权利要求1所述的盖板托盘组件，其特征在于，所述空间内含有气体，在所述托盘主体与所述盖板之间形成第一电容。
3.根据权利要求2所述的盖板托盘组件，其特征在于，所述中间介质包括至少一个垫片。
4.根据权利要求3所述的盖板托盘组件，其特征在于，所述盖板上开设有密封圈槽，所述密封圈槽内设置有用于密封所述空间的密封圈。
5.根据权利要求2-4任一项所述的盖板托盘组件，其特征在于，所述第一电容的取值范围为50pF～1000pF。
6.根据权利要求1-4任一项所述的盖板托盘组件，其特征在于，所述中间介质为绝缘材质，其厚度的取值范围为3mm～10mm。
7.根据权利要求4所述的盖板托盘组件，其特征在于，所述密封圈槽位于距离所述盖板的边缘3毫米-6毫米范围内。
8.一种盖板托盘组件，其特征在于，包括：托盘主体、盖板及中间介质，其中：
所述托盘主体用于承载晶片；
所述盖板设置于所述托盘主体上，且所述盖板上设置有压合部，所述压合部与所述晶片的边缘接触；
所述中间介质包括至少一涂层，所述涂层涂覆于所述托盘主体的上表面或者所述盖板的下表面，以隔离所述托盘主体与所述盖板，使所述托盘主体与所述盖板之间形成一空间，以降低所述压合部与所述晶片之间的电势差。
9.根据权利要求8所述的盖板托盘组件，其特征在于，所述涂层的材质为二氧化硅或者氮化硅中的至少一种。
10.一种半导体设备的工艺腔室，包括腔室主体和位于所述腔室主体内的如权利要求1-9任一项所述的盖板托盘组件。
CN202010751177.0A 2020-07-30 2020-07-30 盖板托盘组件及半导体设备的工艺腔室 Pending CN111863702A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010751177.0A CN111863702A (zh) 2020-07-30 2020-07-30 盖板托盘组件及半导体设备的工艺腔室

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010751177.0A CN111863702A (zh) 2020-07-30 2020-07-30 盖板托盘组件及半导体设备的工艺腔室

Publications (1)

Publication Number Publication Date
CN111863702A true CN111863702A (zh) 2020-10-30

Family

ID=72946092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010751177.0A Pending CN111863702A (zh) 2020-07-30 2020-07-30 盖板托盘组件及半导体设备的工艺腔室

Country Status (1)

Country Link
CN (1) CN111863702A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI787098B (zh) * 2021-07-09 2022-12-11 南韓商吉佳藍科技股份有限公司 晶圓承載器組裝裝置以及晶圓承載器組裝方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107130A (ja) * 1996-09-30 1998-04-24 Kyocera Corp ウエハ保持具
CN202067787U (zh) * 2011-05-05 2011-12-07 北京北方微电子基地设备工艺研究中心有限责任公司 托盘组件和具有该托盘组件的基片处理设备
CN103094037A (zh) * 2011-11-08 2013-05-08 北京北方微电子基地设备工艺研究中心有限责任公司 一种夹持装置及应用该夹持装置的等离子体加工设备
CN104752129A (zh) * 2013-12-30 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 托盘组件和刻蚀设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107130A (ja) * 1996-09-30 1998-04-24 Kyocera Corp ウエハ保持具
CN202067787U (zh) * 2011-05-05 2011-12-07 北京北方微电子基地设备工艺研究中心有限责任公司 托盘组件和具有该托盘组件的基片处理设备
CN103094037A (zh) * 2011-11-08 2013-05-08 北京北方微电子基地设备工艺研究中心有限责任公司 一种夹持装置及应用该夹持装置的等离子体加工设备
CN104752129A (zh) * 2013-12-30 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 托盘组件和刻蚀设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI787098B (zh) * 2021-07-09 2022-12-11 南韓商吉佳藍科技股份有限公司 晶圓承載器組裝裝置以及晶圓承載器組裝方法

Similar Documents

Publication Publication Date Title
US8242530B2 (en) Light emitting device and method for fabricating the same
KR100996986B1 (ko) 전기도금용 지그
US9246052B2 (en) Packaging structure of light emitting diode and method of manufacturing the same
CN103889643B (zh) 用于分割半导体器件复合件的方法
CN102349150B (zh) 具有导电性馈通部的半导体基底基座
JP5932851B2 (ja) Ｌｅｄ構造体及びその形成方法
CN105849922A (zh) 用于相机的薄的led闪光灯
US9786824B2 (en) Method for producing an optoelectronic component
CN104221170A (zh) 用于分离外延层与生长基板的方法及使用其的半导体器件
CN103367383A (zh) 发光二极管
CN103155190B (zh) 发光二极管的光电化学偏压技术
CN111863702A (zh) 盖板托盘组件及半导体设备的工艺腔室
KR20080104047A (ko) 광검출기 어레이에 대한 전면 전기적 콘택 및 이의 제조 방법
KR102022659B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
CN103959489A (zh) 光电子半导体芯片
CN105122480A (zh) 光电组件
CN104752129A (zh) 托盘组件和刻蚀设备
CN103149751A (zh) 一种下部电极及其制作方法
CN216624228U (zh) 一种用于led晶圆制程的装置
KR101984934B1 (ko) 기판 재생 방법 및 재생 기판
TWI398018B (zh) 一種製造發光元件陣列之方法
CN105321848A (zh) 腔室内被处理对象的接触结构、静电吸盘及其制造方法
CN217740504U (zh) 一种盖板和晶片刻蚀夹具系统
CN218447961U (zh) 一种发光芯片结构
CN220585244U (zh) 一种衬底

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination