CN111857304B - 一种芯片的复位控制方法、装置、设备及存储介质 - Google Patents

Abstract

本申请公开了一种芯片的复位控制方法，包括：在确定出芯片中的目标模块为空闲状态时，获取包括有与目标模块对应的目标标识信息的目标配置数据；将目标配置数据发送给配置寄存器，并利用配置寄存器根据预先设置的各模块与各标识信息的对应关系选中目标模块；利用预设的复位脚本对目标模块进行复位操作。可见，本方法可以仅仅针对目标模块进行复位操作，而不是对整个芯片的各模块均进行复位操作，通过灵活控制进行复位的模块，节省复位资源；在对目标模块进行复位时，芯片上的其他模块可以正常运行，能减少对其他模块的影响，提高芯片的整体运行效率。本申请还公开了一种芯片的复位控制装置、设备及计算机可读存储介质，均具有上述有益效果。

Description

一种芯片的复位控制方法、装置、设备及存储介质

技术领域

本发明涉及芯片控制领域，特别涉及一种芯片的复位控制方法、装置、设备及计算机可读存储介质。

背景技术

目前，FPGA(Field Programmable Gate Array，现场可编程门阵列)芯片和ASIC(Application Specific Integrated Circuit，专用集成电路)芯片应用广泛。其中，FPGA芯片具有速度快、效率高、灵活稳定、集成度高等优点，ASIC芯片具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。

但是，这些芯片上的各模块的复位逻辑只能通过芯片整体实现。具体的，在现有技术中，在需要对芯片中的目标模块进行复位操作时，一般是通过接收用户发送的控制指令，通过控制指令实现对整个芯片进行复位操作，从而实现对目标模块的复位操作。可见，现有技术中对芯片的复位控制方法中，在需要对目标模块进行复位操作时，需要对整个芯片的模块进行复位操作，因此将造成浪费复位资源，耽误其他的模块运行，影响芯片的整体运行效率。

因此，如何在对芯片上的模块进行复位时，节省复位资源，提高芯片的整体运行效率，是本领域技术人员目前需要解决的技术问题。

发明内容

有鉴于此，本发明的目的在于提供一种芯片的复位控制方法，能够在对芯片上的模块进行复位时，节省复位资源，提高芯片的整体运行效率；本发明的另一目的是提供一种芯片的复位控制装置、设备及计算机可读存储介质，均具有上述有益效果。

为解决上述技术问题，本发明提供一种芯片的复位控制方法，包括：

在确定出芯片中的目标模块为空闲状态时，获取包括有与所述目标模块对应的目标标识信息的目标配置数据；

将所述目标配置数据发送给配置寄存器，并利用所述配置寄存器根据预先设置的各模块与各标识信息的对应关系选中所述目标模块；

利用预设的复位脚本对所述目标模块进行复位操作。

优选地，当所述配置寄存器包括两个时钟域时，进一步包括：

在对第一时钟域中的所述目标模块进行复位操作后，判断第二时钟域的第一模块是否存在数据写入操作；

若存在，则对所述第一模块进行复位操作；

若不存在，则保持所述第一模块的工作状态。

优选地，进一步包括：

当所述第一时钟域存在写入数据时，判断所述写入数据是否与数据寄存器中的原始数据相同；

若相同，则不进行操作；

若不相同，则更新所述数据寄存器，并通过所述第二时钟域的所述第一模块读取所述写入数据。

优选地，所述利用预设的复位脚本对所述目标模块进行复位操作的过程，具体包括：

在预设计数器的计数达到预设阈值时，向所述目标模块发送复位脉冲；

通过所述复位脉冲触发所述目标模块利用预设的复位脚本进行复位操作。

优选地，在所述利用预设的复位脚本对所述目标模块进行复位操作之后，进一步包括：

检测并判断所述目标模块是否被复位；

若否，则更新所述复位脉冲中的脉冲宽度和/或极性，并向所述目标模块发送更新后的所述复位脉冲。

优选地，进一步包括：

当所述计数器的计数达到所述预设阈值时，发出对应的提示信息。

优选地，在所述利用预设的复位脚本对所述目标模块进行复位操作之后，进一步包括：

更新记录所述目标模块进行复位操作的操作次数。

为解决上述技术问题，本发明还提供一种芯片的复位控制装置，包括：

获取模块，用于在确定出芯片中的目标模块为空闲状态时，获取包括有与所述目标模块对应的目标标识信息的目标配置数据；

设置模块，用于将所述目标配置数据发送给配置寄存器，并利用所述配置寄存器根据预先设置的各模块与各标识信息的对应关系选中所述目标模块；

操作模块，用于利用预设的复位脚本对所述目标模块进行复位操作。

为解决上述技术问题，本发明还提供一种芯片的复位控制设备，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现上述任一种芯片的复位控制方法的步骤。

为解决上述技术问题，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一种芯片的复位控制方法的步骤。

本发明提供的一种芯片的复位控制方法，包括：在确定出芯片中的目标模块为空闲状态时，获取包括有与目标模块对应的目标标识信息的目标配置数据；将目标配置数据发送给配置寄存器，并利用配置寄存器根据预先设置的各模块与各标识信息的对应关系选中目标模块；利用预设的复位脚本对目标模块进行复位操作。可见，本方法是在需要对芯片中的目标模块进行复位操作时，利用配置寄存器根据预先设置的各模块与各标识信息的对应关系选中目标模块，再利用预设的复位脚本对目标模块进行复位操作；因此本方法可以仅仅针对目标模块进行复位操作，而不是对整个芯片的各模块均进行复位操作，通过灵活控制进行复位的模块，节省复位资源；在对目标模块进行复位时，芯片上的其他模块可以正常运行，能减少对其他模块的影响，提高芯片的整体运行效率。

为解决上述技术问题，本发明还提供了一种芯片的复位控制装置、设备及计算机可读存储介质，均具有上述有益效果。

附图说明

为了更清楚地说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种芯片的复位控制方法的流程图；

图2为本发明实施例提供的一种芯片的复位控制方法对应的逻辑电路图；

图3为本发明实施例提供的一种跨时钟域配置数据更新的示意图；

图4为本发明实施例提供的一种不同时钟域寄存器映射的示意图；

图5为本发明实施例提供的一种芯片的复位控制装置的结构图；

图6为本发明实施例提供的一种芯片的复位控制设备的结构图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例的核心是提供一种芯片的复位控制方法，能够在对芯片上的模块进行复位时，节省复位资源，提高芯片的整体运行效率；本发明的另一核心是提供一种芯片的复位控制装置、设备及计算机可读存储介质，均具有上述有益效果。

为了使本领域技术人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。

图1为本发明实施例提供的一种芯片的复位控制方法的流程图。如图1所示，一种芯片的复位控制方法包括：

S10：在确定出芯片中的目标模块为空闲状态时，获取包括有与目标模块对应的目标标识信息的目标配置数据。

可以理解的是，若对处于工作状态的目标模块进行复位操作，将导致目标模块丢失数据信息，或造成运行故障，因此，在实际操作中，在需要对目标模块进行复位操作之前，首先需要确定出目标模块当前的状态，并且在目标模块为空闲状态时，获取目标配置数据；该目标配置数据为对目标模块进行配置的相关数据，目标配置数据中需要包括与目标模块对应的目标标识信息，以便确定出与目标配置数据对应的目标模块。具体的，在本实例中，具体可以从预先存储有芯片的各模块的状态信息的状态寄存器获取目标模块的当前的状态。

S20：将目标配置数据发送给配置寄存器，并利用配置寄存器根据预先设置的各模块与各标识信息的对应关系选中目标模块；

S30：利用预设的复位脚本对目标模块进行复位操作。

具体的，在获取到目标配置数据之后，则将目标配置数据发送给配置寄存器，并利用配置寄存器根据预先设置的各模块与各标识信息的对应关系选中目标模块；然后利用预设的复位脚本对目标模块进行复位操作。也就是说，在本实施例中，可以是根据目标配置信息中的一个或多个目标标识信息，对与目标标识信息对应的一个或多个目标模块进行复位操作。

具体的，图2为本发明实施例提供的一种芯片的复位控制方法对应的逻辑电路图。如图2所示，配置寄存器在接收到目标配置信息之后，对接收到的目标配置信息进行解码，然后根据解码得出的数据信息选择要需要进行复位操作的模块，即选择出目标模块，在选择出目标模块之后，再由mask寄存器选择复位的有效性；在复位有效的情况下，即确定出需要进行复位操作的目标模块；然后根据预先设置的触发方式，向目标模块发送复位脉冲，以控制目标模块执行预设的复位脚本，从而实现对目标模块进行复位操作。

本发明实施例提供的一种芯片的复位控制方法，包括：在确定出芯片中的目标模块为空闲状态时，获取包括有与目标模块对应的目标标识信息的目标配置数据；将目标配置数据发送给配置寄存器，并利用配置寄存器根据预先设置的各模块与各标识信息的对应关系选中目标模块；利用预设的复位脚本对目标模块进行复位操作。可见，本方法是在需要对芯片中的目标模块进行复位操作时，利用配置寄存器根据预先设置的各模块与各标识信息的对应关系选中目标模块，再利用预设的复位脚本对目标模块进行复位操作；因此本方法可以仅仅针对目标模块进行复位操作，而不是对整个芯片的各模块均进行复位操作，通过灵活控制进行复位的模块，节省复位资源；在对目标模块进行复位时，芯片上的其他模块可以正常运行，能减少对其他模块的影响，提高芯片的整体运行效率。

结合图3所示的一种跨时钟域配置数据更新的示意图以及图4所示的一种不同时钟域寄存器映射的示意图。在上述实施例的基础上，本实施例对技术方案作了进一步的说明和优化，具体的，本实施例中，配置寄存器包括两个时钟域时，进一步包括：

在对第一时钟域中的目标模块进行复位操作后，判断第二时钟域的第一模块是否存在数据写入操作；

若存在，则对第一模块进行复位操作；

若不存在，则保持第一模块的工作状态。

需要说明的是，在本实施例中，配置寄存器分为CLK1和CLK2两个时钟域，其中，CLK1对应的是目标模块的时钟域，CLK2是后面复位逻辑的时钟域。由于复位逻辑要考虑时钟精度，因此CLK2多采用板卡上的晶振时钟，与CLK1时钟频率差距较大。

具体的，在对第一时钟域中的目标模块进行复位操作后，判断第二时钟域的第一模块是否存在数据写入操作；若存在，则对第一模块进行复位操作，同步更新第一模块的数据信息；若不存在，则保持第一模块的工作状态。也就是说，在本实施例中，第二时钟域的各模块在总线不工作的情况下，自身仍能保持工作状态。

可见，本实施例采用双时钟域寄存器配置映射的逻辑设计，避免外部总线复位造成模块停滞，进而可能造成复位丢失的情况，进一步保障复位的可靠性。

在上述实施例的基础上，本实施例对技术方案作了进一步的说明和优化，具体的，本实施例进一步包括：

当第一时钟域存在写入数据时，判断写入数据是否与数据寄存器中的原始数据相同；

若相同，则不进行操作；

若不相同，则更新数据寄存器，并通过第二时钟域的第一模块读取写入数据。

具体的，当第一时钟域存在写入数据时，首先将写入数据和数据寄存器中的原始数据进行比对，判断写入数据是否与数据寄存器中的原始数据相同；若相同，则不进行操作，即不覆盖；若不相同，则更新数据寄存器，即覆盖数据寄存器，同时更新刷新flag，刷新flag被更新后，会通知数据寄存器，数据寄存器的CLK1域的WR使能打开，更新后的CLK1时钟域的数据会进入数据寄存器，更新后的flag会经过握手协议，通知CLK2时钟域的读信号，使读使能拉高，将经过跨域的CLK2时钟域的数据读出。需要说明的是，在本实施例中，数据寄存器具体为异步FIFO(First Input First Output，先进先出)。

可见，本实施例的方法，采用跨域多写覆盖设计，避免造成因跨时钟域而造成的总线拥堵，避免了数据寄存器的溢出情况的发生；提高了模块复位流程的工作效率，也避免了由于将数据寄存器造成的等待情况反馈给总线，造成总线堵塞的情况，进一步保障复位的可靠性。

在上述实施例的基础上，本实施例对技术方案作了进一步的说明和优化，具体的，本实施例中，利用预设的复位脚本对目标模块进行复位操作的过程，具体包括：

在预设计数器的计数达到预设阈值时，向目标模块发送复位脉冲；

通过复位脉冲触发目标模块利用预设的复位脚本进行复位操作。

在实际操作中，可以是直接通过接收用户输入的操作指令控制向目标模块发送对应的复位脉冲，然后通过复位脉冲触发控制目标模块利用预设的复位脚本进行复位操作。

在本实施例中，首先利用计数器进行计数，在预设计数器的计数达到预设阈值时，向目标模块发送复位脉冲。需要说明的是，本实施例对计数器的计数方式不做限定，例如，可以是预先设置预设阈值并依次递减，在当前计数值减为0时，向目标模块发送复位脉冲；或者通过预先设置预设阈值，计数器从0开始计数并依次递增，在当前计数值达到预设阈值时，向目标模块发送复位脉冲。在向目标模块发送复位脉冲之后，通过复位脉冲触发控制目标模块利用预设的复位脚本进行复位操作。

可见，通过本实施例的触发方式来向目标模块发送复位脉冲，能够实现自动化或周期化地对目标模块进行复位操作。

在上述实施例的基础上，本实施例对技术方案作了进一步的说明和优化，具体的，本实施例在利用预设的复位脚本对目标模块进行复位操作之后，进一步包括：

检测并判断目标模块是否被复位；

若否，则更新复位脉冲中的脉冲宽度和/或极性，并发送更新后的复位脉冲。

具体的，在本实施例中，具体是在利用预设的复位脚本对目标模块进行复位操作之后，进一步检查目标模块的运行信息，并判断目标模块是否被复位；若是，则表示复位操作成功；否则，表示复位操作失败，脉冲宽度不够或者极性不匹配，因此需要调整脉冲宽度或者极性，并依据调整后的脉冲宽度或者极性更新复位脉冲，然后向目标模块发送更新后的复位脉冲。

可见，本实施例通过进一步检测并判断目标模块是否被复位，并在目标模块未被复位的情况下，更新复位脉冲中的脉冲宽度和/或极性，并发送更新后的复位脉冲以再次进行复位操作，因此能够保障复位操作的可靠性。

在上述实施例的基础上，本实施例对技术方案作了进一步的说明和优化，具体的，本实施例进一步包括：

当计数器的计数达到预设阈值时，发出对应的提示信息。

具体的，在本实施例中，是预先根据计数器的计数方式确定出对应的预设阈值，然后在计数器的计数达到预设阈值时，产生对应的中断信号给CPU，以提示CPU该目标模块即将进行复位操作，因此需要进行信号中断；并进一步发出对应的提示信息。

具体的，设置的预设阈值可以是表示计数长度达到阈值，即超时检测；也可以表示当前计数将要达到一定的长度，即预超时检测。具体的，当计数器的计数达到预设阈值时，进一步触发提示装置发出对应的提示信息。需要说明的是，提示装置可以具体是蜂鸣器和/或指示灯和/或显示器，通过触发蜂鸣器/指示灯/显示器等提示装置发出对应的提示信息，如蜂鸣音/闪烁灯/显示文字或图像等，以直观地提示用户当前为预超时或超时的情况，从而能够进一步提升用户的使用体验。

在上述实施例的基础上，本实施例对技术方案作了进一步的说明和优化，具体的，本实施例在利用预设的复位脚本对目标模块进行复位操作之后，进一步包括：

更新记录目标模块进行复位操作的操作次数。

具体的，在本实施例中，是在利用预设的复位脚本对目标模块进行复位操作之后，即执行复位操作之后，进一步获取目标模块的目标标识信息，并依据目标标识信息更新记录该目标模块进行复位操作的操作次数，得出芯片的各模块分别对应的进行复位操作的操作次数。需要说明的是，在实际操作中，具体的记录方式可以是以文本或以excel表格或者以数据库表的形式记录，本实施例对此不做限定，根据实际需求进行选择。在本实施例中，具体可以通过状态寄存器存储记录各模块进行复位操作的操作次数，状态寄存器还可以存储各模块的状态信息以及各模块的超时中断状态信息等。

可见，本实施例通过进一步更新记录目标模块进行复位操作的操作次数，因此能够便于后续查看对芯片的各模块的复位操作情况，从而进一步提升用户的使用体验。

上文对于本发明提供的一种芯片的复位控制方法的实施例进行了详细的描述，本发明还提供了一种与该方法对应的芯片的复位控制装置、设备及计算机可读存储介质，由于装置、设备及计算机可读存储介质部分的实施例与方法部分的实施例相互照应，因此装置、设备及计算机可读存储介质部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。

图5为本发明实施例提供的一种芯片的复位控制装置的结构图，如图5所示，一种芯片的复位控制装置包括：

获取模块51，用于在确定出芯片中的目标模块为空闲状态时，获取包括有与目标模块对应的目标标识信息的目标配置数据；

设置模块52，用于将目标配置数据发送给配置寄存器，并利用配置寄存器根据预先设置的各模块与各标识信息的对应关系选中目标模块；

操作模块53，用于利用预设的复位脚本对目标模块进行复位操作。

本发明实施例提供的芯片的复位控制装置，具有上述芯片的复位控制方法的有益效果。

作为优选的实施方式，当配置寄存器包括两个时钟域时，一种芯片的复位控制装置进一步包括：

第一判断模块，用于在对第一时钟域中的目标模块进行复位操作后，判断第二时钟域的第一模块是否存在数据写入操作；若存在，则调用第一执行模块；若不存在，则调用第二执行模块；

第一执行模块，用于对第一模块进行复位操作；

第二执行模块，用于保持第一模块的工作状态。

作为优选的实施方式，一种芯片的复位控制装置进一步包括：

第二判断模块，用于当第一时钟域存在写入数据时，判断写入数据是否与数据寄存器中的原始数据相同；若相同，则不进行操作；若不相同，则调用更新模块；

更新模块，用于更新数据寄存器，并通过第二时钟域的第一模块读取写入数据。

作为优选的实施方式，操作模块具体包括：

发送子模块，用于在预设计数器的计数达到预设阈值时，向目标模块发送复位脉冲；

复位子模块，用于通过复位脉冲触发目标模块利用预设的复位脚本进行复位操作。

作为优选的实施方式，一种芯片的复位控制装置进一步包括：

检测模块，用于检测并判断目标模块是否被复位；若否，则调用重发模块；

重发模块，用于更新复位脉冲中的脉冲宽度和/或极性，并向目标模块发送更新后的复位脉冲。

作为优选的实施方式，一种芯片的复位控制装置进一步包括：

提示模块，用于当计数器的计数达到预设阈值时，发出对应的提示信息。

作为优选的实施方式，一种芯片的复位控制装置进一步包括：

记录模块，用于在利用预设的复位脚本对目标模块进行复位操作之后，更新记录目标模块进行复位操作的操作次数。

图6为本发明实施例提供的一种芯片的复位控制设备的结构图，如图6所示，一种芯片的复位控制设备包括：

存储器61，用于存储计算机程序；

处理器62，用于执行计算机程序时实现如上述芯片的复位控制方法的步骤。

本发明实施例提供的芯片的复位控制设备，具有上述芯片的复位控制方法的有益效果。

为解决上述技术问题，本发明还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述芯片的复位控制方法的步骤。

本发明实施例提供的计算机可读存储介质，具有上述芯片的复位控制方法的有益效果。

以上对本发明所提供的芯片的复位控制方法、装置、设备及计算机可读存储介质进行了详细介绍。本文中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

Claims (9)

1.一种芯片的复位控制方法，其特征在于，包括：

在确定出芯片中的目标模块为空闲状态时，获取包括有与所述目标模块对应的目标标识信息的目标配置数据；

将所述目标配置数据发送给配置寄存器，并利用所述配置寄存器根据预先设置的各模块与各标识信息的对应关系选中所述目标模块；

利用预设的复位脚本对所述目标模块进行复位操作；

其中，当所述配置寄存器包括两个时钟域时，进一步包括：

在对第一时钟域中的所述目标模块进行复位操作后，判断第二时钟域的第一模块是否存在数据写入操作；

若存在，则对所述第一模块进行复位操作；

若不存在，则保持所述第一模块的工作状态。

2.根据权利要求1所述的方法，其特征在于，进一步包括：

当所述第一时钟域存在写入数据时，判断所述写入数据是否与数据寄存器中的原始数据相同；

若相同，则不进行操作；

若不相同，则更新所述数据寄存器，并通过所述第二时钟域的所述第一模块读取所述写入数据。

3.根据权利要求1所述的方法，其特征在于，所述利用预设的复位脚本对所述目标模块进行复位操作的过程，具体包括：

在预设计数器的计数达到预设阈值时，向所述目标模块发送复位脉冲；

通过所述复位脉冲触发所述目标模块利用预设的复位脚本进行复位操作。

4.根据权利要求3所述的方法，其特征在于，在所述利用预设的复位脚本对所述目标模块进行复位操作之后，进一步包括：

检测并判断所述目标模块是否被复位；

若否，则更新所述复位脉冲中的脉冲宽度和/或极性，并向所述目标模块发送更新后的所述复位脉冲。

5.根据权利要求3所述的方法，其特征在于，进一步包括：

当所述计数器的计数达到所述预设阈值时，发出对应的提示信息。

6.根据权利要求1至5任一项所述的方法，其特征在于，在所述利用预设的复位脚本对所述目标模块进行复位操作之后，进一步包括：

更新记录所述目标模块进行复位操作的操作次数。

7.一种芯片的复位控制装置，其特征在于，包括：

获取模块，用于在确定出芯片中的目标模块为空闲状态时，获取包括有与所述目标模块对应的目标标识信息的目标配置数据；

设置模块，用于将所述目标配置数据发送给配置寄存器，并利用所述配置寄存器根据预先设置的各模块与各标识信息的对应关系选中所述目标模块；

操作模块，用于利用预设的复位脚本对所述目标模块进行复位操作；

其中，还包括：

第一判断模块，用于在对第一时钟域中的所述目标模块进行复位操作后，判断第二时钟域的第一模块是否存在数据写入操作；若存在，则调用第一执行模块；若不存在，则调用第二执行模块；

所述第一执行模块，用于对所述第一模块进行复位操作；

所述第二执行模块，用于保持所述第一模块的工作状态。

8.一种芯片的复位控制设备，其特征在于，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如权利要求1至6任一项所述的芯片的复位控制方法的步骤。

9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至6任一项所述的芯片的复位控制方法的步骤。

Images