CN102308293B - 获取芯片内部状态数据的方法和装置 - Google Patents

获取芯片内部状态数据的方法和装置 Download PDF

Info

Publication number
CN102308293B
CN102308293B CN201180001172.5A CN201180001172A CN102308293B CN 102308293 B CN102308293 B CN 102308293B CN 201180001172 A CN201180001172 A CN 201180001172A CN 102308293 B CN102308293 B CN 102308293B
Authority
CN
China
Prior art keywords
chip
register
internal state
state data
gated clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180001172.5A
Other languages
English (en)
Other versions
CN102308293A (zh
Inventor
刘庆芳
程功宝
丁涛
刘天铸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN102308293A publication Critical patent/CN102308293A/zh
Application granted granted Critical
Publication of CN102308293B publication Critical patent/CN102308293B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明实施例提供了一种获取芯片内部状态数据的方法和装置，涉及电子电路领域，所述方法包括：关断芯片的同步电路中的寄存器的门控时钟，使所述寄存器输出的内部状态数据保持不变；读取所述寄存器输出的内部状态数据。所述装置包括：控制单元，用于关断芯片的同步电路中的寄存器的门控时钟，使所述寄存器输出的内部状态数据保持不变；读取单元，用于读取所述寄存器输出的内部状态数据。本发明通过上述方案获取芯片的内部状态数据，无须额外的内部状态数据存储器，摆脱了存储器容量对获取芯片内部状态。

Description

获取芯片内部状态数据的方法和装置
技术领域
本发明涉及电子电路领域，特别涉及一种获取芯片内部状态数据的方法和装置。
背景技术
在芯片应用或测试过程中，当芯片出现问题时，通常需要获取芯片的内部状态数据，以定位产生问题的原因。
目前获取芯片内部状态数据的方法为：先将芯片的同步电路的内部状态数据存储到一个存储器，再从外部总线接口通过寻址电路读取存储器中存储的内部状态数据。可是，通过存储器来获得芯片内部状态数据，需要同时配置一系列的协调电路，代价较大，而且存储器的容量有限，有时候会出现由于存储器空间均被占满而无法再存储内部状态数据的问题。
发明内容
为了摆脱存储器容量对获取芯片内部状态数据的限制，本发明实施例提供了一种获取芯片内部状态数据的方法和装置。
本发明实施例的一方面提供了一种获取芯片内部状态数据的方法，所述方法包括：
通过将门控使能设置为有效，开启芯片的同步电路中的寄存器的门控时钟；
向存储器写入一个时钟周期的测试数据，并将所述测试数据输入到所述芯片；
关断芯片的同步电路中的寄存器的门控时钟，使所述寄存器输出的内部状态数据保持不变；
读取所述寄存器输出的内部状态数据；
其中，所述读取所述寄存器输出的内部状态数据包括：从外部总线接口通过寻址电路读取所述寄存器输出的内部状态数据。
本发明实施例的另一方面提供了一种获取芯片内部状态数据的装置，所述装置包括：
控制单元，用于通过将门控使能设置为有效，开启芯片的同步电路中的寄存器的门控时钟；
测试单元，用于在所述控制单元关断芯片的同步电路中的寄存器的门控时钟之前，向存储器写入一个时钟周期的测试数据，并将所述测试数据输入到所述芯片；
所述控制单元，还用于关断芯片的同步电路中的寄存器的门控时钟，使所述寄存器输出的内部状态数据保持不变；
读取单元，用于读取所述寄存器输出的内部状态数据；
其中，所述读取单元，具体用于从外部总线接口通过寻址电路读取所述寄存器输出的内部状态数据。
本发明实施例通过关断芯片的同步电路中的寄存器的门控时钟，使该寄存器输出的内部状态数据保持不变，并读取该寄存器输出的内部状态数据，无须额外的内部状态数据存储器，摆脱了存储器容量对获取芯片内部状态数据的限制。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的获取芯片内部状态数据的装置结构示意图；
图2是本发明实施例提供的获取芯片内部状态数据的另一装置结构示意图；
图3是本发明实施例提供的芯片结构示意图；
图4是本发明实施例提供的另一芯片结构示意图；
图5是本发明实施例提供的获取芯片内部状态数据的方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
参见图1，本发明实施例的一方面提供了一种获取芯片内部状态数据的装置，包括：
控制单元101，用于关断芯片的同步电路中的寄存器的门控时钟，使该寄存器输出的内部状态数据保持不变；
读取单元102，用于读取该寄存器输出的内部状态数据。
其中，控制单元101可以通过与门实现，因此，控制单元101具体可以通过将门控使能设置为无效，关断芯片的同步电路中的寄存器的门控时钟，还可以通过将门控使能设置为有效，开启芯片的同步电路中的寄存器的门控时钟。
其中，读取单元102可以通过寻址电路实现，寻址电路是对内部状态数据进行地址编码、并设计电路得到的。因此，读取单元102，具体可以用于从外部总线接口通过寻址电路读取该寄存器输出的内部状态数据。
其中，外部总线接口可以是MPI(Micro Processor Interface，微处理器接口)等，本实施例并不限定。
进一步的，参见图2，该装置还包括：
测试单元103，用于在该控制单元101关断芯片的同步电路中的寄存器的门控时钟之前，向存储器写入一个时钟周期的测试数据，并将该测试数据输入到该芯片。
其中，测试单元103至少包括一个存储器，用于存储单位时钟周期的测试数据，还可以包括一个选择器，用于选择应用该芯片或测试该芯片，应用该芯片时输入正常的数据，测试该芯片时输入测试数据。
循环执行测试单元103、控制单元101、和读取单元102，就可以实现连续的测试数据输入和芯片内部状态数据获取，提高测试效率。
本领域技术人员可以理解，测试单元仅是功能单元的一个实例，该装置还可以包括其他功能单元以实现相应的功能，这里不再一一列举。
进一步的，该装置可以集成在芯片中，根据该装置包括的功能单元，参见图3和图4，下面分别给出芯片结构示意图。该芯片还包括同步电路等，同步电路包括逻辑电路和寄存器等。
本发明实施例通过关断芯片的同步电路中的寄存器的门控时钟，使该寄存器输出的内部状态数据保持不变，并读取该寄存器输出的内部状态数据，无须额外的内部状态数据存储器，摆脱了存储器容量对获取芯片内部状态数据的限制。
参见图5，本发明实施例的另一方面提供了一种获取芯片内部状态数据的方法，包括：
201：关断芯片的同步电路中的寄存器的门控时钟，使该寄存器输出的内部状态数据保持不变；
202：读取该寄存器输出的内部状态数据。
其中，步骤201具体包括：
通过将门控使能设置为无效，关断芯片的同步电路中的寄存器的门控时钟，使该寄存器输出的内部状态数据保持不变。
其中，步骤202具体包括：从外部总线接口通过寻址电路读取该寄存器输出的内部状态数据。
进一步的，步骤201之前，该方法还包括：
200：通过将门控使能设置为有效，开启芯片的同步电路中的寄存器的门控时钟；向存储器写入一个时钟周期的测试数据，并将该测试数据输入到该芯片。
通过执行步骤200、201和202，实现对芯片的测试功能。循环执行步骤200、201和202，就可以实现连续的测试数据输入和芯片内部状态数据获取，提高测试效率。
本发明实施例通过关断芯片的同步电路中的寄存器的门控时钟，使该寄存器输出的内部状态数据保持不变，并读取该寄存器输出的内部状态数据，无须额外的内部状态数据存储器，摆脱了存储器容量对获取芯片内部状态数据的限制。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种获取芯片内部状态数据的方法，其特征在于，所述方法包括：
通过将门控使能设置为有效，开启芯片的同步电路中的寄存器的门控时钟；
向存储器写入一个时钟周期的测试数据，并将所述测试数据输入到所述芯片；
关断芯片的同步电路中的寄存器的门控时钟，使所述寄存器输出的内部状态数据保持不变；
读取所述寄存器输出的内部状态数据；
其中，所述读取所述寄存器输出的内部状态数据包括：从外部总线接口通过寻址电路读取所述寄存器输出的内部状态数据。
2.根据权利要求1所述的方法，其特征在于，所述关断芯片的同步电路中的寄存器的门控时钟，包括：
通过将门控使能设置为无效，关断芯片的同步电路中的寄存器的门控时钟。
3.一种获取芯片内部状态数据的装置，其特征在于，所述装置包括：
控制单元，用于通过将门控使能设置为有效，开启芯片的同步电路中的寄存器的门控时钟；
测试单元，用于在所述控制单元关断芯片的同步电路中的寄存器的门控时钟之前，向存储器写入一个时钟周期的测试数据，并将所述测试数据输入到所述芯片；
所述控制单元，还用于关断芯片的同步电路中的寄存器的门控时钟，使所述寄存器输出的内部状态数据保持不变；
读取单元，用于读取所述寄存器输出的内部状态数据；
其中，所述读取单元，具体用于从外部总线接口通过寻址电路读取所述寄存器输出的内部状态数据。
4.根据权利要求3所述的装置，其特征在于，所述控制单元，具体用于
通过将门控使能设置为无效，关断芯片的同步电路中的寄存器的门控时钟。
CN201180001172.5A 2011-07-11 2011-07-11 获取芯片内部状态数据的方法和装置 Active CN102308293B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2011/077025 WO2012106880A1 (zh) 2011-07-11 2011-07-11 获取芯片内部状态数据的方法和装置

Publications (2)

Publication Number Publication Date
CN102308293A CN102308293A (zh) 2012-01-04
CN102308293B true CN102308293B (zh) 2014-04-30

Family

ID=45381253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180001172.5A Active CN102308293B (zh) 2011-07-11 2011-07-11 获取芯片内部状态数据的方法和装置

Country Status (2)

Country Link
CN (1) CN102308293B (zh)
WO (1) WO2012106880A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1395218A (zh) * 2002-08-15 2003-02-05 威盛电子股份有限公司 根据初始状态门控时钟脉冲触发的状态机、计数器及方法
CN1983121A (zh) * 2005-12-19 2007-06-20 威盛电子股份有限公司 带自检机制的直接存储器存取控制器及全域时钟门控方法
EP2234272A2 (en) * 2009-03-23 2010-09-29 Oticon A/S Low-power dual-edge-triggered storage cell with scan test support and clock gating circuit therefor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201011559Y (zh) * 2006-08-04 2008-01-23 四零四科技股份有限公司 具暂存器的即时时钟芯片模块
JP2008129720A (ja) * 2006-11-17 2008-06-05 Toshiba Microelectronics Corp 半導体記憶装置
US7895430B2 (en) * 2007-07-24 2011-02-22 Hewlett-Packard Development Company, L.P. On-chip logic analyzer using compression
CN101303886A (zh) * 2008-06-26 2008-11-12 中兴通讯股份有限公司 芯片数据的读写方法和装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1395218A (zh) * 2002-08-15 2003-02-05 威盛电子股份有限公司 根据初始状态门控时钟脉冲触发的状态机、计数器及方法
CN1983121A (zh) * 2005-12-19 2007-06-20 威盛电子股份有限公司 带自检机制的直接存储器存取控制器及全域时钟门控方法
EP2234272A2 (en) * 2009-03-23 2010-09-29 Oticon A/S Low-power dual-edge-triggered storage cell with scan test support and clock gating circuit therefor

Also Published As

Publication number Publication date
CN102308293A (zh) 2012-01-04
WO2012106880A1 (zh) 2012-08-16

Similar Documents

Publication Publication Date Title
US8327173B2 (en) Integrated circuit device core power down independent of peripheral device operation
TWI338835B (en) Method and apparatus for controlling a data processing system during debug
US8825922B2 (en) Arrangement for processing trace data information, integrated circuits and a method for processing trace data information
CN103116551B (zh) 应用于CLB总线的NorFLASH存储接口模块
CN103543815A (zh) 信息处理设备和信息处理方法
CN117278890B (zh) 光模块访问方法、装置、系统、电子设备及可读存储介质
CN101320344B (zh) 一种多核或众核处理器功能验证设备及方法
CN102314321B (zh) 存储系统、运用存储系统进行数据访问的方法和装置
CN107315449B (zh) 计算机设备、读取时间的方法和写入时间的方法
CN101329647A (zh) 一种仿真片内flash的仿真器
CN105404591B (zh) 处理器系统及其存储器控制方法
CN110569162B (zh) 一种通信领域中fpga的自动测试方法及装置
CN102724013B (zh) 一种光传输设备主控系统主备冗余保护的倒换方法
US20100153622A1 (en) Data Access Controller and Data Accessing Method
CN206331414U (zh) 一种固态硬盘
CN102308293B (zh) 获取芯片内部状态数据的方法和装置
CN104461796A (zh) 用于嵌入式8051cpu的jtag调试模块及调试方法
CN204086415U (zh) 故障录波装置
CN112100098B (zh) Ddr控制系统及ddr存储系统
CN105117370B (zh) 一种多协议密码算法处理器及片上系统
CN109542840B (zh) 一种SoC系统
CN103049214B (zh) 磁盘阵列卡以及具有扩充功能的磁盘阵列系统
CN111625411A (zh) 半导体装置及调试系统
JP2004192051A (ja) 共用端子制御装置
CN205281482U (zh) 处理器系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant