WO2012106880A1 - 获取芯片内部状态数据的方法和装置 - Google Patents

获取芯片内部状态数据的方法和装置 Download PDF

Info

Publication number
WO2012106880A1
WO2012106880A1 PCT/CN2011/077025 CN2011077025W WO2012106880A1 WO 2012106880 A1 WO2012106880 A1 WO 2012106880A1 CN 2011077025 W CN2011077025 W CN 2011077025W WO 2012106880 A1 WO2012106880 A1 WO 2012106880A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
register
internal state
state data
clock
Prior art date
Application number
PCT/CN2011/077025
Other languages
English (en)
French (fr)
Inventor
刘庆芳
程功宝
丁涛
刘天铸
Original Assignee
华为技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 华为技术有限公司 filed Critical 华为技术有限公司
Priority to PCT/CN2011/077025 priority Critical patent/WO2012106880A1/zh
Priority to CN201180001172.5A priority patent/CN102308293B/zh
Publication of WO2012106880A1 publication Critical patent/WO2012106880A1/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning

Definitions

  • the present invention relates to the field of electronic circuits, and in particular, to a method and apparatus for acquiring internal state data of a chip. Background art
  • the internal state data of the chip is obtained by first storing the internal state data of the synchronous circuit of the chip into a memory, and then reading the internal state data stored in the storage device from the external bus interface through the addressing circuit.
  • obtaining internal state data of the chip through the memory requires a series of coordination circuits to be configured at the same time, which is costly, and the capacity of the memory is limited.
  • the memory space is occupied and the internal state data cannot be stored.
  • the embodiment of the invention provides a method and device for acquiring the internal state data of the chip.
  • An aspect of an embodiment of the present invention provides a method for acquiring internal state data of a chip, the method comprising: turning off a gate clock of a register in a synchronization circuit of the chip, and maintaining internal state data of the register output ;
  • the internal state data of the register output is read.
  • Another aspect of the present invention provides an apparatus for acquiring internal state data of a chip, the apparatus comprising: a control unit, a gated clock for turning off a register in a synchronization circuit of the chip, and outputting the register Internal state data remains unchanged;
  • a reading unit configured to read internal state data of the register output.
  • the internal state data outputted by the register is kept unchanged by turning off the gate clock of the register in the synchronization circuit of the chip, and the internal state data outputted by the register is read, and no additional internal state data memory is needed. Get rid of the memory capacity to limit the internal state data of the chip.
  • FIG. 1 is a schematic structural diagram of an apparatus for acquiring internal state data of a chip according to an embodiment of the present invention
  • FIG. 2 is a schematic structural diagram of another apparatus for acquiring internal state data of a chip according to an embodiment of the present invention
  • FIG. 3 is a schematic structural diagram of a chip according to an embodiment of the present invention.
  • FIG. 4 is a schematic structural diagram of another chip according to an embodiment of the present invention.
  • FIG. 5 is a flowchart of a method for acquiring internal state data of a chip according to an embodiment of the present invention. detailed description
  • an aspect of an embodiment of the present invention provides an apparatus for acquiring internal state data of a chip, including: a control unit 101, a gated clock for turning off a register in a synchronization circuit of a chip, and outputting the register Internal state data remains unchanged;
  • the reading unit 102 is configured to read internal state data output by the register.
  • the control unit 101 can be implemented by an AND gate. Therefore, the control unit 101 can specifically set the gated clock of the register in the synchronization circuit of the chip by setting the gate enable to be invalid, and can also set the gate enable by Effective, turns on the gated clock of the registers in the chip's sync circuit.
  • the reading unit 102 can be implemented by an addressing circuit that performs address encoding on the internal state data and designs the circuit. Therefore, the reading unit 102 can be specifically configured to read internal state data outputted by the register from the external bus interface through the addressing circuit.
  • the external bus interface may be an MPI (Micro Processor Interface) or the like, which is not limited in this embodiment.
  • MPI Micro Processor Interface
  • the device further includes:
  • the test unit 103 is configured to write test data of one clock cycle to the memory and input the test data to the chip before the control unit 101 turns off the gate clock of the register in the synchronization circuit of the chip.
  • the test unit 103 includes at least one memory for storing test data of a unit clock cycle, and A selector is included for selecting an application chip or testing the chip, inputting normal data when the chip is applied, and inputting test data when testing the chip.
  • test unit 103 By cyclically executing the test unit 103, the control unit 101, and the reading unit 102, continuous test data input and internal state data acquisition of the chip can be realized, and the test efficiency is improved.
  • test unit is only one example of a functional unit, and the device may also include other functional units to implement the corresponding functions, which are not enumerated here.
  • the device can be integrated in the chip.
  • the functional units included in the device referring to FIG. 3 and FIG. 4, the schematic diagram of the chip structure is respectively given below.
  • the chip also includes a synchronization circuit or the like, and the synchronization circuit includes logic circuits, registers, and the like.
  • the internal state data outputted by the register is kept unchanged by turning off the gate clock of the register in the synchronization circuit of the chip, and the internal state data outputted by the register is read, and no additional internal state data memory is needed. Get rid of the memory capacity to limit the internal state data of the chip.
  • FIG. 5 another aspect of an embodiment of the present invention provides a method for acquiring internal state data of a chip, including: 201: turning off a gate clock of a register in a synchronization circuit of a chip, and outputting internal state data of the register constant;
  • the step 201 specifically includes:
  • the gated clock of the register in the synchronous circuit of the chip is turned off, leaving the internal state data output by the register unchanged.
  • the step 202 specifically includes: reading the internal state data output by the register from the external bus interface through the addressing circuit.
  • step 201 the method further includes:
  • the gated clock of the register in the synchronization circuit of the chip is turned on by setting the gate enable to be valid; the test data of one clock cycle is written to the memory, and the test data is input to the chip.
  • the test function for the chip is implemented by performing steps 200, 201, and 202. Cyclic execution of steps 200, 201, and 202 enables continuous test data input and internal state data acquisition of the chip to improve test efficiency.
  • the internal state data outputted by the register is kept unchanged by turning off the gate clock of the register in the synchronization circuit of the chip, and the internal state data outputted by the register is read, and no additional internal state data memory is needed. Get rid of the memory capacity to limit the internal state data of the chip.
  • a person skilled in the art may understand that all or part of the steps of implementing the above embodiments may be completed by hardware, or may be instructed by a program to execute related hardware, and the program may be stored in a computer readable storage medium.
  • the storage medium mentioned may be a read only memory, a magnetic disk or an optical disk or the like. The above is only the preferred embodiment of the present invention, and is not intended to limit the present invention. Any modifications, equivalent substitutions, improvements, etc., which are within the spirit and scope of the present invention, should be included in the protection of the present invention. Within the scope.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

获取芯片内部状态数据的方法和装置 技术领域
本发明涉及电子电路领域， 特别涉及一种获取芯片内部状态数据的方法和装置。 背景技术 说
在芯片应用或测试过程中， 当芯片出现问题时， 通常需要获取芯片的内部状态数据， 以定位产生问题的原因。
目前获取芯片内部状态数据的方法为： 先将芯片的同步电路的内部状态数据存储到一 个存储器， 再从外部总线接口通过寻址电路读取存储书器中存储的内部状态数据。 可是， 通 过存储器来获得芯片内部状态数据， 需要同时配置一系列的协调电路， 代价较大， 而且存 储器的容量有限， 有时候会出现由于存储器空间均被占满而无法再存储内部状态数据的问 题。 发明内容
为了摆脱存储器容量对获取芯片内部状态数据的限制， 本发明实施例提供了一种获取 芯片内部状态数据的方法和装置。
本发明实施例的一方面提供了一种获取芯片内部状态数据的方法， 所述方法包括： 关断芯片的同步电路中的寄存器的门控时钟， 使所述寄存器输出的内部状态数据保持 不变；
读取所述寄存器输出的内部状态数据。
本发明实施例的另一方面提供了一种获取芯片内部状态数据的装置， 所述装置包括： 控制单元， 用于关断芯片的同步电路中的寄存器的门控时钟， 使所述寄存器输出的内 部状态数据保持不变；
读取单元， 用于读取所述寄存器输出的内部状态数据。
本发明实施例通过关断芯片的同步电路中的寄存器的门控时钟， 使该寄存器输出的内 部状态数据保持不变， 并读取该寄存器输出的内部状态数据， 无须额外的内部状态数据存 储器， 摆脱了存储器容量对获取芯片内部状态数据的限制。 附图说明
为了更清楚地说明本发明实施例中的技术方案， 下面将对实施例描述中所需要使用的 附图作简单地介绍， 显而易见地， 下面描述中的附图仅仅是本发明的一些实施例， 对于本 领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据这些附图获得其他的 附图。
图 1是本发明实施例提供的获取芯片内部状态数据的装置结构示意图；
图 2是本发明实施例提供的获取芯片内部状态数据的另一装置结构示意图；
图 3是本发明实施例提供的芯片结构示意图；
图 4是本发明实施例提供的另一芯片结构示意图；
图 5是本发明实施例提供的获取芯片内部状态数据的方法流程图。 具体实施方式
为使本发明的目的、 技术方案和优点更加清楚， 下面将结合附图对本发明实施方式作 进一步地详细描述。 参见图 1， 本发明实施例的一方面提供了一种获取芯片内部状态数据的装置， 包括： 控制单元 101， 用于关断芯片的同步电路中的寄存器的门控时钟， 使该寄存器输出的内 部状态数据保持不变；
读取单元 102， 用于读取该寄存器输出的内部状态数据。
其中， 控制单元 101可以通过与门实现， 因此， 控制单元 101具体可以通过将门控使 能设置为无效， 关断芯片的同步电路中的寄存器的门控时钟， 还可以通过将门控使能设置 为有效， 开启芯片的同步电路中的寄存器的门控时钟。
其中， 读取单元 102可以通过寻址电路实现， 寻址电路是对内部状态数据进行地址编 码、 并设计电路得到的。 因此， 读取单元 102， 具体可以用于从外部总线接口通过寻址电路 读取该寄存器输出的内部状态数据。
其中， 外部总线接口可以是 MPI (Micro Processor Interface, 微处理器接口）等， 本 实施例并不限定。
进一步的， 参见图 2， 该装置还包括：
测试单元 103，用于在该控制单元 101关断芯片的同步电路中的寄存器的门控时钟之前， 向存储器写入一个时钟周期的测试数据， 并将该测试数据输入到该芯片。
其中， 测试单元 103 至少包括一个存储器， 用于存储单位时钟周期的测试数据， 还可 以包括一个选择器， 用于选择应用该芯片或测试该芯片， 应用该芯片时输入正常的数据， 测试该芯片时输入测试数据。
循环执行测试单元 103、 控制单元 101、 和读取单元 102， 就可以实现连续的测试数据 输入和芯片内部状态数据获取， 提高测试效率。
本领域技术人员可以理解， 测试单元仅是功能单元的一个实例， 该装置还可以包括其 他功能单元以实现相应的功能， 这里不再一一列举。
进一步的， 该装置可以集成在芯片中， 根据该装置包括的功能单元， 参见图 3和图 4， 下面分别给出芯片结构示意图。 该芯片还包括同步电路等， 同步电路包括逻辑电路和寄存 器等。
本发明实施例通过关断芯片的同步电路中的寄存器的门控时钟， 使该寄存器输出的内 部状态数据保持不变， 并读取该寄存器输出的内部状态数据， 无须额外的内部状态数据存 储器， 摆脱了存储器容量对获取芯片内部状态数据的限制。 参见图 5， 本发明实施例的另一方面提供了一种获取芯片内部状态数据的方法， 包括： 201： 关断芯片的同步电路中的寄存器的门控时钟， 使该寄存器输出的内部状态数据保 持不变；
202： 读取该寄存器输出的内部状态数据。
其中， 步骤 201具体包括：
通过将门控使能设置为无效， 关断芯片的同步电路中的寄存器的门控时钟， 使该寄存 器输出的内部状态数据保持不变。
其中， 步骤 202 具体包括： 从外部总线接口通过寻址电路读取该寄存器输出的内部状 态数据。
进一步的， 步骤 201之前， 该方法还包括：
200： 通过将门控使能设置为有效， 开启芯片的同步电路中的寄存器的门控时钟； 向存 储器写入一个时钟周期的测试数据， 并将该测试数据输入到该芯片。
通过执行步骤 200、 201和 202， 实现对芯片的测试功能。 循环执行步骤 200、 201和 202， 就可以实现连续的测试数据输入和芯片内部状态数据获取， 提高测试效率。
本发明实施例通过关断芯片的同步电路中的寄存器的门控时钟， 使该寄存器输出的内 部状态数据保持不变， 并读取该寄存器输出的内部状态数据， 无须额外的内部状态数据存 储器， 摆脱了存储器容量对获取芯片内部状态数据的限制。 本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完 成， 也可以通过程序来指令相关的硬件完成， 所述的程序可以存储于一种计算机可读存储 介质中， 上述提到的存储介质可以是只读存储器， 磁盘或光盘等。 以上所述仅为本发明的较佳实施例， 并不用以限制本发明， 凡在本发明的精神和原则 之内， 所作的任何修改、 等同替换、 改进等， 均应包含在本发明的保护范围之内。

Claims

权 利 要 求 书
1、 一种获取芯片内部状态数据的方法， 其特征在于， 所述方法包括：
关断芯片的同步电路中的寄存器的门控时钟， 使所述寄存器输出的内部状态数据保持不 变；
读取所述寄存器输出的内部状态数据。
2、 根据权利要求 1所述的方法， 其特征在于， 所述关断芯片的同步电路中的寄存器的门 控时钟， 包括：
通过将门控使能设置为无效， 关断芯片的同步电路中的寄存器的门控时钟。
3、 根据权利要求 1或 2所述的方法， 其特征在于， 所述关断芯片的同步电路中的寄存器 的门控时钟之前， 还包括：
通过将门控使能设置为有效， 开启芯片的同步电路中的寄存器的门控时钟；
向存储器写入一个时钟周期的测试数据， 并将所述测试数据输入到所述芯片。
4、 如权利要求 1所述的方法， 其特征在于， 所述读取所述寄存器输出的内部状态数据包 括- 从外部总线接口通过寻址电路读取所述寄存器输出的内部状态数据。
5、 一种获取芯片内部状态数据的装置， 其特征在于， 所述装置包括：
控制单元， 用于关断芯片的同步电路中的寄存器的门控时钟， 使所述寄存器输出的内部 状态数据保持不变；
读取单元， 用于读取所述寄存器输出的内部状态数据。
6、 根据权利要求 5所述的装置， 其特征在于， 所述控制单元， 具体用于
通过将门控使能设置为无效， 关断芯片的同步电路中的寄存器的门控时钟。
7、 根据权利要求 5或 6所述的装置， 其特征在于， 所述控制单元， 还用于通过将门控使 能设置为有效， 开启芯片的同步电路中的寄存器的门控时钟； 所述装置还包括：
测试单元， 用于在所述控制单元关断芯片的同步电路中的寄存器的门控时钟之前， 向存 储器写入一个时钟周期的测试数据， 并将所述测试数据输入到所述芯片。
8、 如权利要求 5所述的装置， 其特征在于， 所述读取单元用于从外部总线接口通过寻址 电路读取所述寄存器输出的内部状态数据。
PCT/CN2011/077025 2011-07-11 2011-07-11 获取芯片内部状态数据的方法和装置 WO2012106880A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/CN2011/077025 WO2012106880A1 (zh) 2011-07-11 2011-07-11 获取芯片内部状态数据的方法和装置
CN201180001172.5A CN102308293B (zh) 2011-07-11 2011-07-11 获取芯片内部状态数据的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2011/077025 WO2012106880A1 (zh) 2011-07-11 2011-07-11 获取芯片内部状态数据的方法和装置

Publications (1)

Publication Number Publication Date
WO2012106880A1 true WO2012106880A1 (zh) 2012-08-16

Family

ID=45381253

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2011/077025 WO2012106880A1 (zh) 2011-07-11 2011-07-11 获取芯片内部状态数据的方法和装置

Country Status (2)

Country Link
CN (1) CN102308293B (zh)
WO (1) WO2012106880A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1395218A (zh) * 2002-08-15 2003-02-05 威盛电子股份有限公司 根据初始状态门控时钟脉冲触发的状态机、计数器及方法
CN201011559Y (zh) * 2006-08-04 2008-01-23 四零四科技股份有限公司 具暂存器的即时时钟芯片模块
JP2008129720A (ja) * 2006-11-17 2008-06-05 Toshiba Microelectronics Corp 半導体記憶装置
CN101303886A (zh) * 2008-06-26 2008-11-12 中兴通讯股份有限公司 芯片数据的读写方法和装置
US20090031159A1 (en) * 2007-07-24 2009-01-29 King Wayne Luk On-chip logic analyzer using compression

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070162643A1 (en) * 2005-12-19 2007-07-12 Ivo Tousek Fixed offset scatter/gather dma controller and method thereof
EP2234272A3 (en) * 2009-03-23 2015-09-30 Oticon A/S Low-power dual-edge-triggered storage cell with scan test support and clock gating circuit therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1395218A (zh) * 2002-08-15 2003-02-05 威盛电子股份有限公司 根据初始状态门控时钟脉冲触发的状态机、计数器及方法
CN201011559Y (zh) * 2006-08-04 2008-01-23 四零四科技股份有限公司 具暂存器的即时时钟芯片模块
JP2008129720A (ja) * 2006-11-17 2008-06-05 Toshiba Microelectronics Corp 半導体記憶装置
US20090031159A1 (en) * 2007-07-24 2009-01-29 King Wayne Luk On-chip logic analyzer using compression
CN101303886A (zh) * 2008-06-26 2008-11-12 中兴通讯股份有限公司 芯片数据的读写方法和装置

Also Published As

Publication number Publication date
CN102308293B (zh) 2014-04-30
CN102308293A (zh) 2012-01-04

Similar Documents

Publication Publication Date Title
US9182999B2 (en) Reintialization of a processing system from volatile memory upon resuming from a low-power state
JP4225851B2 (ja) データ処理装置用トレース要素生成システム
US11204857B2 (en) Integrated circuit and application processor
TWI450078B (zh) 重置或關機後用於終止處理器核心之偵錯暫存器
US8531893B2 (en) Semiconductor device and data processor
TW201401172A (zh) 用於場可編程閘極陣列（ｆｐｇａ）基硬體加速器之週期精確的與週期再現的記憶體
CN110573991B (zh) 架构状态保留
US20130346800A1 (en) System on a Chip (SOC) Debug Controllability
WO2018072439A1 (zh) 一种测试信号产生方法及装置、计算机存储介质
JP2006318412A (ja) 半導体装置
JP5918192B2 (ja) Ｐｌｃシステムでのデータ処理装置及びその方法
WO2012106880A1 (zh) 获取芯片内部状态数据的方法和装置
TW200933385A (en) Microcontroller having dual-core architecture
JP2016091277A (ja) トレースシステムおよびｉｃチップ
US20150106916A1 (en) Leveraging a peripheral device to execute a machine instruction
JP2005165825A (ja) トレース情報記録装置
US9361103B2 (en) Store replay policy
US20140281759A1 (en) Bus protocol checker, system on chip including the same, bus protocol checking method
JP2004185060A (ja) マイクロコンピュータ
JP2016075493A (ja) 集積回路、集積回路のテスト装置及びテスト方法
TWI470421B (zh) 微處理器及其除錯方法
JP2010231818A (ja) デバッグシステム
JP2004118473A (ja) クロック停止検出機能付回路
JP2009193604A (ja) 半導体情報処理装置
JP2008134893A (ja) 集積回路装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180001172.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11858240

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11858240

Country of ref document: EP

Kind code of ref document: A1