CN114384970A - 一种定时器控制方法及相关设备 - Google Patents
一种定时器控制方法及相关设备 Download PDFInfo
- Publication number
- CN114384970A CN114384970A CN202111458570.1A CN202111458570A CN114384970A CN 114384970 A CN114384970 A CN 114384970A CN 202111458570 A CN202111458570 A CN 202111458570A CN 114384970 A CN114384970 A CN 114384970A
- Authority
- CN
- China
- Prior art keywords
- timer
- mode
- counting
- timing
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
Abstract
本发明实施例提供一种定时器控制方法及相关设备，通过设置定时器时间；若所述定时器模式为自由模式，则在所述定时器达到第一预设时间时，产生第一中断，并重新进行定时；若所述定时器模式为自定义模式，则在所述定时器达到第二预设时间时，产生第二中断，定时结束。本发明可以定时间定模式，定时最小单位，定时范围可配置。
Description
技术领域
本发明涉及数据存储领域，尤其涉及一种定时器控制方法及相关设备。
背景技术
在SOC(System on Chip)中，定时器往往是必不可少的。定时器是一个允许用户通过对时钟周期计数来统计时间的外设。用户预设想等待的时钟周期数，定时器计数达到这个时钟周期数后，产生中断，向处理器表明流逝的时间。
在传统的定时器中，定时模式单一，通道数固定，定时最小单位及范围固定。
发明内容
本发明实施例提供一种定时器控制方法，通过设置定时器时间；若所述定时器模式为自由模式，则在所述定时器达到第一预设时间时，产生第一中断，并重新进行定时；若所述定时器模式为自定义模式，则在所述定时器达到第二预设时间时，产生第二中断，定时结束。本发明可以定时间定模式，定时最小单位，定时范围可配置。
第一方面，本发明实施例提供一种定时器控制方法，其特征在于，所述方法包括：
设置定时器时间；
若所述定时器模式为自由模式，则在所述定时器达到第一预设时间时，产生第一中断，并重新进行定时；
若所述定时器模式为自定义模式，则在所述定时器达到第二预设时间时，产生第二中断，定时结束。
进一步的，在所述设置定时器时间的步骤之前，所述方法还包括：
关闭所述定时器，以使所述定时器处于非定时状态；
设置所述定时器最小定时单位和定时范围。
进一步的，所述若所述定时器模式为自由模式，则在所述定时器达到第一预设时间时，产生第一中断，并重新定时的步骤包括：
以第一预设值为第一计数初值，当所述计数器的当前计数为0时，以所述第一计数初值为计数初值继续进行计数。
进一步的，所述定时器包括计数器，所述若所述定时器模式为自定义模式，则在所述定时器达到第二预设时间时，产生第二中断，定时结束的步骤包括：
以第二预设值为第二计数初值，并以所述第二计数初值进行计数，当所述第二计数初值为0时，计数停止。
第二方面，本发明实施例提供一种定时器控制电路，所述电路包括：总线接口和N个定时器，控制和状态寄存器和所述总线接口交互。
进一步的，所述定时器主要由分频器、计数器和控制和状态寄存器模块组成。
进一步的，所述分频器用来控制定时器最小计时单位和最大计时范围，所述计数器模块是一个递减计数器，用来统计定时器预设的时钟周期数。
第三方面，本发明实施例提供一种定时器控制装置，所述装置包括：
设置模块，用于设置定时器时间；
第一判断模块，用于若所述定时器模式为自由模式，则在所述定时器达到第一预设时间时，产生第一中断，并重新进行定时；
第二判断模块，用于若所述定时器模式为自定义模式，则在所述定时器达到第二预设时间时，产生第二中断，定时结束。
第四方面，本发明实施例提供一种电子设备，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现本发明实施例提供的定时器控制方法中的步骤。
第五方面，本发明实施例提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现发明实施例提供的定时器控制方法中的步骤。
本发明实施例中，通过设置定时器时间；若所述定时器模式为自由模式，则在所述定时器达到第一预设时间时，产生第一中断，并重新进行定时；若所述定时器模式为自定义模式，则在所述定时器达到第二预设时间时，产生第二中断，定时结束。关闭所述定时器，以使所述定时器处于非定时状态；设置所述定时器最小定时单位和定时范围；设置定时器时间；若所述定时器模式为自由模式，则在所述定时器达到第一预设时间时，产生第一中断，并重新进行定时；若所述定时器模式为自定义模式，则在所述定时器达到第二预设时间时，产生第二中断，定时结束。本发明可以定时间定模式，定时最小单位，定时范围可配置。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种定时器控制方法的流程图；
图2是本发明实施例提供的一种定时器控制电路的架构图；
图3是本发明实施例提供的另一种定时器控制电路方法的流程图；
图4是本发明实施例提供的一种定时器控制装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参见图1，图1是本发明实施例提供的一种定时器控制方法的流程图，如图1所示，该定时器控制方法包括以下步骤：
101、设置定时器时间。
在本发明实施例中，上述定时器是通信协议正常运行的基本要素之一，主要用于各种定时和帧重传的任务，上述定时器可以是多个。
在本发明实施例中，上述通信协议是双方实体完成通信或服务所必须遵循的规则和约定。协议定义了数据单元使用的格式，信息单元应该包含的信息与含义，连接方式，信息发送和接受的时序从而确保网络中数据顺利地传送到确定的地方。在计算机通信中，通信协议用于实现计算机与网络连接之间的标准，网络如果没有统一的通信协议，电脑之间的信息传递就无法识别。
进一步的，在设置定时器时间的步骤之前，本发明还包括：关闭定时器，以使所述定时器处于非定时状态；设置所述定时器最小定时单位和定时范围。
在本发明实施例中，上述关闭定时器，以使上述定时器处于非定时状态；设置上述定时器最小定时单位和定时范围。
102、若定时器模式为自由模式，则在定时器达到第一预设时间时，产生第一中断，并重新进行定时。
在本发明实施例中，上述自由模式是一种以用户预设的一个值作为计数初值，当计数器计数到0时，计数器将自动重新以用户预设的计数初值继续进行计数，为了保证当前计数顺利完成，计数器工作时，更改预设的计数初值后，计数器不会立即以新的计数初值重新计数，需要等到当前计数结束(定时结束)，才能用新的计数初值重新进行计数。
进一步的，上述若上述定时器模式为自由模式，则在上述定时器达到第一预设时间时，产生第一中断，并重新定时的步骤包括：以第一预设值为第一计数初值，当上述计数器的当前计数为0时，以上述第一计数初值为计数初值继续进行计数。
在本发明实施例中，上述定时器模式为自由模式，以第一预设值为第一计数初值，当上述计数器的当前计数为0时，上述计数器将自动重新以第一预设值为第一计数初值继续进行计数，为保证当前计数顺利完成，计数器工作时，更改预设的计数初值后计数器不会立即以新的计数初值重新计数，需要等到当前计数结束，才能使用新的计数初值重新进行计数。
103、若定时器模式为自定义模式，则在定时器达到第二预设时间时，产生第二中断，定时结束。
在本发明实施例中，上述自定义模式是一种计数器以用户预设的计数初值进行计数，当计数完成后，计数停止。用户需关闭定时器，然后对定时器重新配置，定时器才能重新工作。
进一步的，上述定时器包括计数器，上述若上述定时器模式为自定义模式，则在上述定时器达到第二预设时间时，产生第二中断，定时结束的步骤包括：以第二预设值为第二计数初值，并以上述第二计数初值进行计数，当上述第二计数初值为0时，计数停止。
在本发明实施例中，上述计数器是一个递减计数器，用来统计定时器预设的时钟周期。计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成。
在本发明实施例中，上述定时器模式为自定义模式，以第二预设值为第二计数初值，并以上述第二计数初值进行计数，当上述第二计数初值为0时，计数停止，需要关闭定时器，然后对定时器重新配置，定时器才能重新工作。
本发明实施例中，通过设置定时器时间；若所述定时器模式为自由模式，则在所述定时器达到第一预设时间时，产生第一中断，并重新进行定时；若所述定时器模式为自定义模式，则在所述定时器达到第二预设时间时，产生第二中断，定时结束。关闭所述定时器，以使所述定时器处于非定时状态；设置所述定时器最小定时单位和定时范围；设置定时器时间；若所述定时器模式为自由模式，则在所述定时器达到第一预设时间时，产生第一中断，并重新进行定时；若所述定时器模式为自定义模式，则在所述定时器达到第二预设时间时，产生第二中断，定时结束。本发明可以定时间定模式，定时最小单位，定时范围可配置。
可选的，请参见图2，图2是本发明实施例提供的一种定时器控制电路的架构图，如图2所示，所述电路包括：总线接口和N个定时器，控制和状态寄存器和所述总线接口交互，接受来自外部处理器的控制信号，外部处理器可通过控制和状态寄存器读取定时器状态。每个定时器主要由分频器、计数器和控制和状态寄存器模块组成。分频器用来控制定时器最小计时单位和最大计时范围，计数器模块是一个递减计数器，用来统计定时器预设的始终周期数。
在本发明实施例中，本发明主要包括一组总线接口和N个定时器，N可根据需求进行设置。
在本发明实施例中，上述N是一种数字代表，可以是2、3、4或以上。
进一步的，所述定时器主要由分频器、计数器和控制和状态寄存器模块组成。
在本发明实施例中，上述分频器是用来控制定时器最小计时单位和最大计时范围。比如在STM32的定时器中，预分频器用来将定时器时钟源进行分频输出。预分频器的值是由寄存器TIMx_PSC设定，是一个16位正整数值。
在本发明实施例中，上述计数器是一个递减计数器，用来统计定时器预设的时钟周期。计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成。
在本发明实施例中，上述控制和状态寄存器是一种由标志寄存器EFLAGS指令指针额EIP和4个控制寄存器组成。上述控制和状态寄存器和总线接口交互，接受来自外部处理器的控制信号。外部处理器可通过控制和状态寄存器读取定时器的状态。
进一步的，分频器用来控制定时器最小计时单位和最大计时范围，计数器模块是一个递减计数器，用来统计定时器预设的时钟周期数。
在本发明实施例中，上述计数器有两种计数模式，自由计数模式和用户自定义模式。
在本发明实施例中，上述自由模式是以用户预设的一个值作为计数初值，当计数器计数到0时，计数器将自动重新以用户预设的计数初值继续进行技数，为了保证当前计数顺利完成，计数器工作时，更改预设的计数初值后，计数器不会立即以新的计数初值重新计数，需要等到当前计数结束(定时结束)，才能用新的计数初值重新进行计数。
在本发明实施例中，上述用户自定义模式是一种计数器以用户预设的计数初值进行计数，当计数完成后，计数停止。用户需关闭定时器，然后对定时器重新配置，定时器才能重新工作。
在本发明实施例中，主要包括一组总线接口和N个定时器，这里N可根据需求进行设置。每个定时器主要由分频器、计数器和控制和状态寄存器模块组成。分频器用来控制定时器最小计时单位和最大计时范围。计数器模块是一个递减计数器，用来统计定时器预设的时钟周期数。这里，计数器有两种计数模式，自由计数模式和用户自定义模式。本发明通过多通道设计，多个定时器共享一组总线接口，通道数目可根据需求配置。
可选的，请参见图3，图3是本发明实施例提供的另一种定时器控制方法的流程图，如图3所示，包括以下步骤：
步骤S1：关闭定时器，使定时器处于非定时状态。
步骤S2：设置定时器最小定时单位及定时范围。
步骤S3：设置定时时间(计数初值)。
步骤S4：设置定时器计数模式，如果为自由模式，则进入步骤S5；如果为用户自定义模式，则进入步骤S8。
在本发明实例中，上述自由模式是以用户预设的一个值作为计数初值，当计数器计数到0时，计数器将自动重新以用户预设的计数初值继续进行计数。为了保证当前计数顺利完成，计数器工作时，更改预设的计数初值后，计数器不会立即以新的计数初值重新计数。需等到当前计数结束(定时结束)，才能用新的计数初值重新进行计数。
在本发明实施例中，用户自定义模式是计数器以用户预设的计数初值进行计数，当计数完成后，计数停止。用户需关闭定时器，然后对定时器重新配置，定时器才能重新工作。
步骤S5：开启定时器，定时器处于定时状态。
步骤S6：定时器开始定时。
步骤S7：定时器定时达到预设时间，产生中断，定时器以预设定时时间，重新进行定时。
步骤S8：开启定时器，定时器处于定时状态，开始定时。
步骤S9：定时器达到预设定时时间，产生中断，定时器停止计数，定时结束。如需重新进行定时，将跳转到步骤S1。
在本发明实施例中，关闭定时器，以使所述定时器处于非定时状态；设置所述定时器最小定时单位和定时范围；设置定时器时间；若所述定时器模式为自由模式，则在所述定时器达到第一预设时间时，产生第一中断，并重新进行定时；若所述定时器模式为自定义模式，则在所述定时器达到第二预设时间时，产生第二中断，定时结束。本发明可以定时间定模式，定时最小单位，定时范围可配置。
可选的，请参见图4，图4是本发明实施例提供的一种定时器控制装置的结构示意图，如图4所示，所述装置包括：
第一设置模块401，用于设置定时器时间；
第一判断模块402，用于若所述定时器模式为自由模式，则在所述定时器达到第一预设时间时，产生第一中断，并重新进行定时；
第二判断模块403，用于若所述定时器模式为自定义模式，则在所述定时器达到第二预设时间时，产生第二中断，定时结束。
进一步的，在设置模块401步骤之前，所述装置还包括：
关闭模块，用于关闭所述定时器，以使所述定时器处于非定时状态；
第二设置模块，用于设置所述定时器最小定时单位和定时范围。
进一步的，第一判断模块402还用于以第一预设值为第一计数初值，当所述计数器的当前计数为0时，以所述第一计数初值为计数初值继续进行计数。
进一步的，第二判断模块403还用于以第二预设值为第二计数初值，并以所述第二计数初值进行计数，当所述第二计数初值为0时，计数停止。
本发明实施例中，通过设置定时器时间；若所述定时器模式为自由模式，则在所述定时器达到第一预设时间时，产生第一中断，并重新进行定时；若所述定时器模式为自定义模式，则在所述定时器达到第二预设时间时，产生第二中断，定时结束。关闭所述定时器，以使所述定时器处于非定时状态；设置所述定时器最小定时单位和定时范围；设置定时器时间；若所述定时器模式为自由模式，则在所述定时器达到第一预设时间时，产生第一中断，并重新进行定时；若所述定时器模式为自定义模式，则在所述定时器达到第二预设时间时，产生第二中断，定时结束。本发明可以定时间定模式，定时最小单位，定时范围可配置。
需要说明的是，本发明实施例提供的定时器控制装置可以应用于可以进行图层级的业务分析的智能手机、电脑、服务器等设备。
本发明实施例提供的定时器控制装置能够实现上述方法实施例中定时器控制方法实现的各个过程，且可以达到相同的有益效果。为避免重复，这里不再赘述。
本发明实施例还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现本发明实施例提供的定时器控制方法或应用端定时器控制方法的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存取存储器(Random Access Memory，简称RAM)等。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。
Claims (10)
1.一种定时器控制方法，其特征在于，所述方法包括：
设置定时器时间；
若所述定时器模式为自由模式，则在所述定时器达到第一预设时间时，产生第一中断，并重新进行定时；
若所述定时器模式为自定义模式，则在所述定时器达到第二预设时间时，产生第二中断，定时结束。
2.根据权利要求1所述的定时器控制方法，其特征在于，在所述设置定时器时间的步骤之前，所述方法还包括：
关闭所述定时器，以使所述定时器处于非定时状态；
设置所述定时器最小定时单位和定时范围。
3.根据权利要求1所述的定时器控制方法，其特征在于，所述若所述定时器模式为自由模式，则在所述定时器达到第一预设时间时，产生第一中断，并重新定时的步骤包括：
以第一预设值为第一计数初值，当所述计数器的当前计数为0时，以所述第一计数初值为计数初值继续进行计数。
4.根据权利要求1所述的定时器控制方法，其特征在于，所述定时器包括计数器，所述若所述定时器模式为自定义模式，则在所述定时器达到第二预设时间时，产生第二中断，定时结束的步骤包括：
以第二预设值为第二计数初值，并以所述第二计数初值进行计数，当所述第二计数初值为0时，计数停止。
5.一种定时器控制电路，其特征在于，所述电路包括：总线接口和N个定时器，控制和状态寄存器和所述总线接口交互。
6.如权利要求5所述的定时器控制电路，其特征在于，所述定时器主要由分频器、计数器和控制和状态寄存器模块组成。
7.如权利要求6中所述的定时器控制电路，其特征在于，所述分频器用来控制定时器最小计时单位和最大计时范围，所述计数器模块是一个递减计数器，用来统计定时器预设的时钟周期数。
8.一种定时器控制装置，其特征在于，所述装置包括：
设置模块，用于设置定时器时间；
第一判断模块，用于若所述定时器模式为自由模式，则在所述定时器达到第一预设时间时，产生第一中断，并重新进行定时；
第二判断模块，用于若所述定时器模式为自定义模式，则在所述定时器达到第二预设时间时，产生第二中断，定时结束。
9.一种电子设备，其特征在于，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求1至4中任一项所述的定时器控制方法中的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至4中任一项所述的定时器控制方法中的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111458570.1A CN114384970A (zh) | 2021-12-02 | 2021-12-02 | 一种定时器控制方法及相关设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111458570.1A CN114384970A (zh) | 2021-12-02 | 2021-12-02 | 一种定时器控制方法及相关设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114384970A true CN114384970A (zh) | 2022-04-22 |
Family
ID=81195067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111458570.1A Pending CN114384970A (zh) | 2021-12-02 | 2021-12-02 | 一种定时器控制方法及相关设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114384970A (zh) |
-
2021
- 2021-12-02 CN CN202111458570.1A patent/CN114384970A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20170329632A1 (en) | Device scheduling method, task manager and storage medium | |
| CN104321716B (zh) | 使用装置空闲持续时间信息来优化能量效率 | |
| CN106227293A (zh) | 一种系统时钟 | |
| CN101297256A (zh) | 包含复位设施的数据处理装置 | |
| EP3036647B1 (en) | Method to minimize the number of irq lines from peripherals to one wire | |
| US7353300B2 (en) | Apparatus to improve the firmware efficiency for a multiframe serial interface | |
| US8761332B2 (en) | Dynamic prescaling counters | |
| CN108027744B (zh) | 数据传输方法和移动终端 | |
| CN105378650B (zh) | 用于控制处理模块的操作模式的方法和装置 | |
| CN114384970A (zh) | 一种定时器控制方法及相关设备 | |
| CN111400080B (zh) | 电子产品航运模式设置的方法、装置及电子设备 | |
| CN104424142B (zh) | 一种多核处理器系统中访问共享资源的方法与装置 | |
| CN109068355B (zh) | 一种节省数据流量的方法、电话手表、服务器及移动终端 | |
| CN111327333A (zh) | 解码电路 | |
| CN100492961C (zh) | 用于外围设备配置的系统时钟的时钟频率的自动识别方法 | |
| CN114257469A (zh) | 一种EtherCAT主站的通讯方法、装置以及介质 | |
| CN111175573A (zh) | 交流电压频率的检测方法、装置、设备及介质 | |
| CN114546926B (zh) | 核心簇同步、控制方法、数据处理方法、核心、设备、介质 | |
| US20120240128A1 (en) | Memory Access Performance Diagnosis | |
| CN115599722B (zh) | 基于操作系统内核实现串口数据精准传输的方法和装置 | |
| EP1584019A2 (en) | System for providing a calibrated clock and methods thereof | |
| CN105159708A (zh) | 一种信息处理方法及电子设备 | |
| CN116844321B (zh) | 用于工控系统中do模块的多通道脉宽输出实现方法 | |
| CN115826731B (zh) | 休眠控制方法及装置、存储介质和计算设备 | |
| CN116233096B (zh) | 一种提高7816通讯效率的方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |