CN108170571B - 一种芯片追踪调试装置及方法 - Google Patents
一种芯片追踪调试装置及方法 Download PDFInfo
- Publication number
- CN108170571B CN108170571B CN201711403774.9A CN201711403774A CN108170571B CN 108170571 B CN108170571 B CN 108170571B CN 201711403774 A CN201711403774 A CN 201711403774A CN 108170571 B CN108170571 B CN 108170571B
- Authority
- CN
- China
- Prior art keywords
- module
- trace
- fifo
- level
- cascade
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明提供了一种芯片追踪调试装置及方法,该芯片追踪调试装置包括:级联构建模块、级联模式运行模块、存储空间判断模块及数据写入模块,其中,级联构建模块,用于选取芯片中M个追踪模块构成环形级联结构;级联模式运行模块用于触发环形级联结构中的一追踪模块进入工作状态,使其余M‑1个追踪模块处于级联模式,将进入工作状态的追踪模块作为第1级追踪模块,将调试数据写入第1级追踪模块对应的第1级FIFO中;存储空间判断模块用于判断下一级FIFO的存储情况;数据写入模块用于在下一级FIFO有存储空间时通过追踪模块的级联接口将调试数据写入下一级FIFO中。通过实施本发明,扩大了对单个模块进行调试的存储空间,提高了FIFO的利用率。
Description
技术领域
本发明涉及芯片调试领域,具体涉及一种芯片追踪调试装置及方法。
背景技术
对超大规模芯片进行后硅验证(post-silicon debug)的时候往往需要借助于芯片内部预先设计的调试电路。在芯片中集成了FIFO(First In First Out),一种先进先出的数据缓存器用于对调试数据的存储,由于FIFO的总容量固定,单个追踪模块对应的FIFO容量也是固定有限的。在芯片中进行调试缺陷时,抓取到出错时整个芯片的调试数据后,通过分析初步确定了问题出现在某一个追踪模块,但是需要进一步去深层次分析该追踪模块的错误原因时,就需要对更多的数据做进一步的分析,这时候就需要对该追踪模块抓取更多的数据,因而就需要大容量来存储调试数据,但是由于单个追踪模块对应的FIFO容量的限制,无法满足数据的存储要求;并且在芯片中对某一具体缺陷进行调试时,其他追踪模块对应的FIFO容量处于闲置状态,降低了FIFO的利用率,造成了存储容量的浪费。
发明内容
本发明要解决的技术问题在于克服现有技术中对芯片的某一个追踪模块进行调试时,由于单个模块对应的FIFO存储容量的限制,无法存储大量调试数据的存储要求;并且在对某一个追踪模块进行调试时其余追踪模块对应的FIFO容量处于闲置状态,降低了FIFO的利用率,造成了存储容量的浪费的问题。
根据第一方面,本发明实施例提供了一种芯片追踪调试装置,包括:级联构建模块、级联模式运行模块、存储空间判断模块及数据写入模块,其中,所述级联构建模块,用于选取芯片中M个所述追踪模块构成环形级联结构,其中,M为大于1的正整数;所述级联模式运行模块用于触发所述环形级联结构中的一所述追踪模块进入工作状态,使其余M-1个所述追踪模块处于级联模式,将进入工作状态的所述追踪模块作为第1级追踪模块,将调试数据写入所述第1级追踪模块对应的第1级FIFO中;所述存储空间判断模块用于判断第1+i级追踪模块对应的第1+i级FIFO是否有存储空间,i的初始值为1,且i≤M-1;当所述第1+i级FIFO没有存储空间时,所述数据写入模块用于将所述调试数据存储于所述第1级FIFO中;当所述第1+i级FIFO有存储空间时,所述数据写入模块通过所述追踪模块的级联接口将所述调试数据写入所述第1+i级FIFO中,并使i=i+1,并触发所述存储空间判断模块。
结合第一方面,在第一方面第一实施方式中,当所述追踪模块未处于级联模式时,所述追踪模块停止接收其他所述追踪模块的写入操作。
结合第一方面,在第一方面第二实施方式中,所述芯片追踪调试装置还包括:调试数据处理模块,用于为所述调试数据加入时间戳。
根据第二方面,本发明实施例提供了一种芯片追踪调试装置的芯片追踪调试方法,所述芯片追踪调试方法包括:
步骤a:选取芯片中M个所述追踪模块构成环形级联结构,M为大于1的正整数;
步骤b:触发所述环形级联结构中的一所述追踪模块进入工作状态,使其余M-1个所述追踪模块处于级联模式,将进入工作状态的所述追踪模块作为第1级追踪模块,将调试数据写入所述第1级追踪模块对应的第1级FIFO中;
步骤c:判断第1+i级追踪模块对应的第1+i级FIFO是否有存储空间,i初始值为1,且i≤M-1;
步骤d:当所述第1+i级FIFO没有存储空间时,将所述调试数据存储于所述第i级FIFO中;
步骤e:当所述第1+i级FIFO有存储空间时,通过所述追踪模块的级联接口将所述调试数据写入所述第1+i级FIFO中,并使i=i+1,并返回所述步骤c,直至遍历所述M个追踪模块。
结合第二方面,在第二方面第一实施方式中,当所述追踪模块未处于级联模式时,所述追踪模块停止接收其他追踪模块的写入操作。
结合第二方面,在第二方面第二实施方式中,所述芯片追踪调试方法还包括:在将调试数据写入所述第1级追踪模块对应的第1级FIFO中时,为所述调试数据加入时间戳。
根据第三方面,本发明实施例提供了一种非暂态计算机可读存储介质,所述非暂态计算机可读存储介质存储计算机指令,所述计算机指令用于使所述计算机执行第二方面或者第二方面的任意一种可选方式中所述的芯片追踪调试方法。
根据第四方面,本发明实施例提供了一种计算机程序产品,所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算程序,所述计算机程序包括程序指令,当所述程序指令被计算机执行时,使所述计算机执行第二方面或者第二方面的任意一种可选方式中所述的芯片追踪调试方法。
本发明技术方案,具有如下优点:
本发明实施例所提供的芯片追踪调试装置及方法,通过构造级联结构,对某一追踪模块进行调试,其余追踪模块进行级联模式,通过对其余追踪模块对应FIFO存储空间的判断,将调试数据存储于其他追踪模块对应的FIFO中,从而扩大了调试数据的存储空间;并且提高了整个芯片FIFO的利用率,避免了存储空间的浪费。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1A为本发明实施例1中芯片追踪调试装置的结构示意图;
图1B为本发明实施例1中芯片追踪调试装置的另一结构示意图;
图2为本发明实施例1中N个追踪模块构成的环形级联结构的示意图;
图3为本发明实施例1中追踪模块的内部结构示意图;
图4为本发明实施例1中芯片追踪调试装置的另一结构示意图;
图5为本发明实施例2中芯片追踪调试方法的流程图;
图6为本发明实施例4中电子设备的结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“第1”、“第i”、“第1+i”、“第i+1”仅用于描述目的,而不能理解为指示或暗示相对重要性。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本发明实施例提供一种芯片追踪调试装置,如图1A及图1B所示,该芯片追踪调试装置包括:级联构建模块1、级联模式运行模块2、存储空间判断模块3及数据写入模块4,其中,级联构建模块1,用于选取芯片中M个追踪模块5构成环形级联结构,其中,M为大于1的正整数;级联模式运行模块2用于触发环形级联结构中的一追踪模块5进入工作状态,使其余M-1个追踪模块5处于级联模式,将进入工作状态的追踪模块5作为第1级追踪模块5,将调试数据写入第1级追踪模块5对应的第1级FIFO中;存储空间判断模块3用于判断第1+i级追踪模块5对应的第1+i级FIFO是否有存储空间,i的初始值为1,且i≤M-1;当第1+i级FIFO没有存储空间时,数据写入模块4用于将调试数据存储于第1级FIFO中;当第1+i级FIFO有存储空间时,数据写入模块4通过追踪模块的级联接口将调试数据写入第1+i级FIFO中,并使i=i+1,并触发存储空间判断模块3。上述芯片共包含多个追踪模块5,上述过程中,选取M个追踪模块5构成环形级联结构,该M所表示的数量,可为该芯片中全部的追踪模块5,也可以是上述多个追踪模块5中的一部分,本发明并不以此为限。上述每个追踪模块5都包含一个级联接口,用于接收上一级FIFO的调试数据,或将调试数据发送至下一级FIFO。实现了调试数据从当前工作的第1级追踪模块5对应的FIFO移动至第2级追踪模块5对应的FIFO中,再移动至第3级追踪模块5对应的FIFO中,通过将调试数据一级一级的移动,直至移动至第M级追踪模块5对应的FIFO中,从而实现了调试数据在追踪模块5中的逐级移动。
本发明实施例通过级联构建模块1、级联模式运行模块2、存储空间判断模块3及数据写入模块4的设置,通过将芯片中的若干个追踪模块5建立环形级联结构,在某一追踪模块5处于工作状态时,通过判断与之级联的其他追踪模块5对应的FIFO存储空间的判断,将该追踪模块5的调试数据通过级联接口存储于其他FIFO中,从而提高了存储调试数据的存储空间,并且提高了FIFO的利用率,避免了存储空间的浪费。
具体地,如图2所示,选取芯片中N个追踪模块5作为环形级联结构,上述每个追踪模块5都有单独的触发事件组用来启动对应的追踪模块5,例如:触发事件组N对应追踪模块N;上述每个追踪模块5也都有自己的输出端口,用于向外界输出模块中的调试数据,例如:输出N代表标号为N的追踪模块5。当触发事件组中预先定义好的事件来临时,级联构建模块1会发送信号给相关的N个追踪模块5,将N个追踪模块5组成环形级联结构,即把这些参与的N个追踪模块5对应的FIFO通过首尾相连的方式实现了一种环形结构,此时,只有当前追踪模块5处于调试数据抓取的工作状态,其余各个追踪模块5是不能工作的,假设当前工作的追踪模块5的标号为N,然后只要当前工作的追踪模块5对应的FIFO中有存储空间,则新的调试数据就会存入到标号为N的追踪模块5对应的FIFO中,直至对应的FIFO中存满就不再接收新的调试数据。每一级追踪调试模块对应有一块FIFO,用来存储来自调试总线的数据。每一块FIFO的容量大小可以不固定。在本级FIFO中有数据时,把本级的FIFO的调试数据通过执行下一级FIFO写操作输出接入到下一级调试数据输入中。在执行操作前本级需要判断下一级的存储空间信号,当下一级有存储空间时,产生下一级的FIFO写操作,将本级的FIFO数据移至下一级的FIFO中。这样各个追踪模块5在级联模式下,各个FIFO通过各自的存储空间判断模块3自动检查下一级的FIFO空满情况,把调试数据从本级移动到下一级,只要本级FIFO有调试数据,而且下一级的FIFO有存储空间,那么调试数据就会从当前一级流动到下一级,而下一级又可以流动到它的下一级,通过这种逐级流动的方式,最终把调试数据移动到最末一级的FIFO中,当最末一级填满后,再把倒数第二级填满,这样依次把整个环形级联结构上的所有的FIFO填满,通过这样的方式实现了调试数据的存储扩容功能。
在一较佳实施例中,当上述追踪模块5未处于级联模式时,该追踪模块5停止接收其他追踪模块5的写入操作。例如:如图2所示,当标号为3的追踪模块5处于环形级联结构中,且该追踪模块5处于工作状态,则该追踪模块5的级联模式为关闭状态,此时,该追踪模块只能将调试数据写入标号为2的追踪模块5,当调试数据传输至该追踪模块5的上一级标号为4的追踪模块5对应的FIFO时,标号为4的追踪模块5对应的FIFO无法将调试数据重新写入该追踪模块5对应的FIFO中,从而使调试数据存储于上一级FIFO中,避免了数据的循环流转。
具体地,如图3所示,触发事件组N向标号为N的追踪模块5发送Trigger(追踪指令),可以通过软件设置的方式将该追踪模块5的FIFO级联使能位关闭,使其开启工作状态,此时该追踪模块5关闭其上一级FIFO_wirte_N+1的写入操作,停止接收N+1级的调试数据,此后追踪模块5执行Trace run(开始调试)指令,然后将调试完成得到的调试BusN数据进行调试数据的处理,将处理后的调试数据作为当前(N)级调试数据作为FIFO data存入当前追踪模块的Trace FIFO中,调试数据可以通过该追踪模块的输出N接口将当前(N)级调试数据输出,FIFO_empty_N用来判断当前级追踪模块5是否有数据需要移动。当有需要移动的数据时,该追踪模块5可以通过判断下一级FIFO的空满(FIFO_full_N)来判断下一级追踪模块5是否有存储空间,如果有存储空间则将调试数据移动至下一级FIFO中。
在一较佳实施例中,如图4所示,上述芯片追踪调试装置还包括:调试数据处理模块6,用于为所述调试数据加入时间戳。方便后续从各个级联FIFO读出数据时能够根据时间戳恢复波形。
在实际应用中,上述芯片追踪调试装置还可采用普通运行方式,在普通运行方式下,上述级联构建模块1、级联模式运行模块2、存储空间判断模块3及数据写入模块4处于不工作状态,此时芯片中的所有追踪模块5都可以接收每个追踪模块5对应的触发事件组,并启动各个追踪模块5,使各个追踪模块5仅用于存储各自的调试数据。
实施例2
本发明实施例提供一种芯片追踪调试装置的芯片追踪调试方法,如图5所示,该芯片追踪调试方法包括:
步骤a:选取芯片中M个追踪模块5构成环形级联结构,M为大于1的正整数;
步骤b:触发环形级联结构中的一追踪模块5进入工作状态,使其余M-1个追踪模块5处于级联模式,将进入工作状态的追踪模块5作为第1级追踪模块5,将调试数据写入第1级追踪模块5对应的第1级FIFO中;
步骤c:判断第1+i级追踪模块5对应的第1+i级FIFO是否有存储空间,i初始值为1,且i≤M-1;
步骤d:当第1+i级FIFO没有存储空间时,4将调试数据存储于第i级FIFO中;
步骤e:当第1+i级FIFO有存储空间时,4通过追踪模块的级联接口将调试数据写入第1+i级FIFO中,并使i=i+1,并返回步骤c,直至遍历M个追踪模块5。
本发明实施例通过将芯片中的若干个追踪模块5建立环形级联结构,在某一追踪模块5处于工作状态时,通过判断与之级联的其他追踪模块5对应的FIFO存储空间的判断,将该追踪模块5的调试数据通过级联接口存储于其他FIFO中,实现了调试数据从当前工作的第1级追踪模块5对应的FIFO移动至第2级追踪模块5对应的FIFO中,再移动至第3级追踪模块5对应的FIFO中,通过将调试数据一级一级的移动,直至最后移动至第M级追踪模块5对应的FIFO中,从而实现了调试数据在追踪模块5中的逐级移动,提高了存储调试数据的存储空间,并且提高了FIFO的利用率,避免了存储空间的浪费。
具体地,当若干个追踪模块5构成环形级联结构时,只能选定其中一个追踪模块5处于抓捕调试数据的工作状态,其它的追踪模块5只能处于级联状态。处于级联状态时,每一个FIFO级联到下一级的FIFO,这样全芯片FIFO最终形成一条环形链结构。处于级联状态的FIFO只能被它的上一级FIFO发起写操作,同时也能够对它的下一级FIFO发起写操作,具体的功能通过各个追踪模块5中的级联接口实现,从而实现了单个追踪模块5的调试数据可以存储到整个芯片的FIFO的功能。具体可参见实施例1中所述。
在一较佳实施例中,上述追踪模块5未处于级联模式时,该追踪模块5停止接收其他追踪模块5的写入操作。具体可参见实施例1中所述。
在一较佳实施例中,上述芯片追踪调试方法还包括:在将调试数据写入第1级追踪模块5对应的第1级FIFO中时,为调试数据加入时间戳,从而方便后续从各个级联FIFO读出数据时能够根据时间戳恢复波形。
在实际应用中,当上述芯片追踪调试方法还可采用普通运行方式,在普通运行方式下,不执行上述步骤a到步骤e的操作,此时芯片中的所有追踪模块5都可以接收每个追踪模块5对应的触发事件组,并启动各个追踪模块5,使各个追踪模块5仅用于存储各自的调试数据。
实施例3
本发明实施例提供一种非暂态计算机存储介质,该计算机存储介质存储有计算机可执行指令,该计算机可执行指令可执行上述任意实施例2中的芯片追踪调试方法。其中,上述存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)、随机存储记忆体(Random Access Memory,RAM)、快闪存储器(Flash Memory)、硬盘(Hard Disk Drive,缩写:HDD)或固态硬盘(Solid-State Drive,SSD)等;该存储介质还可以包括上述种类的存储器的组合。
本领域技术人员可以理解,实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成的,程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。
实施例4
本发明实施例提供一种执行芯片追踪调试方法的电子设备,其结构示意图如图6所示,该设备包括:一个或多个处理器410以及存储器420,图6中以一个处理器410为例。
执行芯片追踪调试方法的电子设备还可以包括:输入装置430和输出装置440。
处理器410、存储器420、输入装置430和输出装置440可以通过总线或者其他方式连接,图6中以通过总线连接为例。
处理器410可以为中央处理器(Central Processing Unit,CPU)。处理器410还可以为其他通用处理器、数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等芯片,或者上述各类芯片的组合。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
存储器420作为一种非暂态计算机可读存储介质,可用于存储非暂态软件程序、非暂态计算机可执行程序以及模块,如本申请实施例中的芯片追踪调试方法对应的程序指令/模块,处理器410通过运行存储在存储器420中的非暂态软件程序、指令以及模块,从而执行服务器的各种功能应用以及数据处理,即实现上述方法实施例的芯片追踪调试方法。
存储器420可以包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需要的应用程序;存储数据区可存储根据芯片追踪调试的处理装置的使用所创建的数据等。此外,存储器420可以包括高速随机存取存储器,还可以包括非暂态存储器,例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施例中,存储器420可选包括相对于处理器410远程设置的存储器,这些远程存储器可以通过网络连接至芯片追踪调试装置。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置430可接收输入的数字或字符信息,以及产生与芯片追踪调试操作的处理装置的用户设置以及功能控制有关的键信号输入。输出装置440可包括显示屏等显示设备。
一个或者多个模块存储在存储器420中,当被一个或者多个处理器410执行时,执行如图5所示的方法。
上述产品可执行本发明实施例所提供的方法,具备执行方法相应的功能模块和有益效果。未在本实施例中详尽描述的技术细节,具体可参见如图5所示的实施例中的相关描述。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (8)
1.一种芯片追踪调试装置,其特征在于,包括:级联构建模块(1)、级联模式运行模块(2)、存储空间判断模块(3)及数据写入模块(4),其中,
所述级联构建模块(1),用于选取芯片中M个追踪模块(5)构成环形级联结构,其中,M为大于1的正整数;
所述级联模式运行模块(2)用于触发所述环形级联结构中的一所述追踪模块(5)进入工作状态,使其余M-1个所述追踪模块(5)处于级联模式,将进入工作状态的所述追踪模块(5)作为第1级追踪模块(5),将调试数据写入所述第1级追踪模块(5)对应的第1级FIFO中;
所述存储空间判断模块(3)用于判断第1+i级追踪模块(5)对应的第1+i级FIFO是否有存储空间,i的初始值为1,且i≤M-1;
当所述第1+i级FIFO没有存储空间时,所述数据写入模块(4)用于将所述调试数据存储于第i级FIFO中;
当所述第1+i级FIFO有存储空间时,所述数据写入模块(4)通过所述追踪模块(5)的级联接口将所述调试数据写入所述第1+i级FIFO中,并使i=i+1,并触发所述存储空间判断模块(3)。
2.根据权利要求1所述的芯片追踪调试装置,其特征在于,当所述追踪模块(5)未处于级联模式时,所述追踪模块(5)停止接收其他所述追踪模块(5)的写入操作。
3.根据权利要求1所述的芯片追踪调试装置,其特征在于,所述芯片追踪调试装置还包括:调试数据处理模块(5),用于为所述调试数据加入时间戳。
4.一种芯片追踪调试装置的芯片追踪调试方法,其特征在于,所述芯片追踪调试方法包括:
步骤a:选取芯片中M个追踪模块(5)构成环形级联结构,M为大于1的正整数;
步骤b:触发所述环形级联结构中的一所述追踪模块(5)进入工作状态,使其余M-1个所述追踪模块(5)处于级联模式,将进入工作状态的所述追踪模块(5)作为第1级追踪模块(5),将调试数据写入所述第1级追踪模块(5)对应的第1级FIFO中;
步骤c:判断第1+i级追踪模块(5)对应的第1+i级FIFO是否有存储空间,i初始值为1,且i≤M-1;
步骤d:当所述第1+i级FIFO没有存储空间时,将所述调试数据存储于第i级FIFO中;
步骤e:当所述第1+i级FIFO有存储空间时,通过所述追踪模块(5)的级联接口将所述调试数据写入所述第1+i级FIFO中,并使i=i+1,并返回所述步骤c,直至遍历所述M个追踪模块(5)。
5.根据权利要求4所述的芯片追踪调试方法,其特征在于,当所述追踪模块(5)未处于级联模式时,所述追踪模块(5)停止接收其他追踪模块(5)的写入操作。
6.根据权利要求4所述的芯片追踪调试方法,其特征在于,所述芯片追踪调试方法还包括:在将调试数据写入所述第1级追踪模块(5)对应的第1级FIFO中时,为所述调试数据加入时间戳。
7.一种非暂态计算机可读存储介质,其特征在于,所述非暂态计算机可读存储介质存储计算机指令,所述计算机指令被处理器执行时实现如权利要求4-6任一项所述的芯片追踪调试方法。
8.一种电子设备,其特征在于,包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器执行如权利要求4-6中任一项所述的芯片追踪调试方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711403774.9A CN108170571B (zh) | 2017-12-22 | 2017-12-22 | 一种芯片追踪调试装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711403774.9A CN108170571B (zh) | 2017-12-22 | 2017-12-22 | 一种芯片追踪调试装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108170571A CN108170571A (zh) | 2018-06-15 |
CN108170571B true CN108170571B (zh) | 2020-11-03 |
Family
ID=62523355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711403774.9A Active CN108170571B (zh) | 2017-12-22 | 2017-12-22 | 一种芯片追踪调试装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108170571B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109902000B (zh) * | 2019-01-31 | 2021-09-03 | 西安电子科技大学 | 变速多通道调试追踪系统、方法、设备及存储介质 |
CN115293080B (zh) * | 2022-09-22 | 2023-01-31 | 沐曦科技(北京)有限公司 | 基于追踪文件的芯片调试系统 |
CN115470137B (zh) * | 2022-09-22 | 2023-06-06 | 沐曦科技(北京)有限公司 | 追踪文件自动生成系统 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6912673B1 (en) * | 2001-02-02 | 2005-06-28 | Cradle Technologies, Inc. | Bus analyzer unit with programmable trace buffers |
US7555681B2 (en) * | 2005-05-13 | 2009-06-30 | Texas Instruments Incorporated | Multi-port trace receiver |
CN103593271A (zh) * | 2012-08-13 | 2014-02-19 | 中兴通讯股份有限公司 | 一种片上系统芯片追踪调试的方法及装置 |
US20150234730A1 (en) * | 2014-02-18 | 2015-08-20 | Zerodee, Inc. | Systems and methods for performing software debugging |
GB2541400B (en) * | 2015-08-17 | 2017-11-15 | Advanced Risc Mach Ltd | Tracing of exception handling events |
-
2017
- 2017-12-22 CN CN201711403774.9A patent/CN108170571B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN108170571A (zh) | 2018-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11775320B2 (en) | Overflow detection and correction in state machine engines | |
US9507688B2 (en) | Execution history tracing method | |
WO2016095554A1 (zh) | 应用程序的测试方法、设备及系统 | |
CN108170571B (zh) | 一种芯片追踪调试装置及方法 | |
US9459989B2 (en) | Method and apparatus for reverse debugging source code using causal analysis | |
WO2018120720A1 (zh) | 客户端程序的测试错误定位方法、电子装置及存储介质 | |
CN110879781B (zh) | 程序调试方法、装置、电子设备及计算机可读存储介质 | |
US20080016415A1 (en) | Evaluation system and method | |
US9223678B2 (en) | Data processor device having a debug control module which selectively modifies trace messages | |
CN112612520A (zh) | 一种基于pld对寄存器清零的方法、系统、设备及介质 | |
US9377966B2 (en) | Method and apparatus for efficiently processing storage commands | |
US20100321051A1 (en) | Semiconductor integrated circuit, debug/trace circuit and semiconductor integrated circuit operation observing method | |
US6728906B1 (en) | Trace buffer for a configurable system-on-chip | |
CN109246234B (zh) | 一种镜像文件下载方法、装置、电子设备及存储介质 | |
CN116301775A (zh) | 基于复位树原型图的代码生成方法、装置、设备及介质 | |
CN110381035A (zh) | 网络安全测试方法、装置、计算机设备及可读存储介质 | |
CN107168776B (zh) | 一种事件统计方法、装置、设备及存储介质 | |
CN111679924B (zh) | 构件化软件系统可靠性仿真方法、装置及电子设备 | |
CN111143218B (zh) | 适用于5G嵌入式设备的log调试方法、装置和可读存储介质 | |
US11244096B2 (en) | Simulating operation of an electronic device tracing using port mirroring | |
CN110085237B (zh) | 交互过程的恢复方法、装置及设备 | |
CN113850664A (zh) | 一种数据异常检测方法及数据上报服务 | |
JP2019160148A (ja) | データ採取装置、メモリコントローラ、演算装置、情報処理装置、データ採取システム、データ採取方法 | |
CN112732568B (zh) | 一种系统日志获取方法、装置、存储介质及终端 | |
CN114116291B (zh) | 日志检测方法、日志检测装置、计算机设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: 215163 No. 9 Xuesen Road, Science and Technology City, Suzhou High-tech Zone, Jiangsu Province Patentee after: Hexin Technology (Suzhou) Co.,Ltd. Address before: 215163 building 3, No.9 Xuesen Road, science and Technology City, high tech Zone, Suzhou City, Jiangsu Province Patentee before: SUZHOU POWERCORE INFORMATION TECHNOLOGY Co.,Ltd. |