CN111799225B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN111799225B
CN111799225B CN202010931963.9A CN202010931963A CN111799225B CN 111799225 B CN111799225 B CN 111799225B CN 202010931963 A CN202010931963 A CN 202010931963A CN 111799225 B CN111799225 B CN 111799225B
Authority
CN
China
Prior art keywords
side wall
layer
semiconductor substrate
patterned structure
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010931963.9A
Other languages
English (en)
Other versions
CN111799225A (zh
Inventor
王珏
周旭
钟志鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
SMIC Manufacturing Shaoxing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SMIC Manufacturing Shaoxing Co Ltd filed Critical SMIC Manufacturing Shaoxing Co Ltd
Priority to CN202010931963.9A priority Critical patent/CN111799225B/zh
Publication of CN111799225A publication Critical patent/CN111799225A/zh
Application granted granted Critical
Publication of CN111799225B publication Critical patent/CN111799225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体器件的制造方法，其通过离子注入使得侧墙材料层的上层转换为离子损伤层，且离子注入时台阶顶角位置的离子注入剂量比其他平面位置低，由此在湿法去除至少部分离子损伤层后，能够使得台阶顶角上能够保留相对较厚的侧墙材料层，当干法刻蚀剩余的侧墙材料层后，可以使得在台阶侧壁上形成的侧墙，在其顶部具有要求高度的同时，其底部具有沿半导体衬底的表面延伸的最大宽度，进而降低了形成的侧墙的高宽比。且由于形成的侧墙的高宽比更缓，因此更有利于后续制程中台阶处形成的多余膜层的蚀刻去除，避免后续制程在台阶的侧壁上形成蚀刻残留的问题，进而改善因蚀刻残留导致的器件短路失效的现象。

Description

半导体器件的制造方法
技术领域
本发明涉及集成电路制作技术领域，特别涉及一种半导体器件的制造方法。
背景技术
随着器件小型化集成化的需求越来越高，在一颗芯片（chip）内会集成类似于电阻、温度传感器等特殊结构，制造工艺上会在衬底上引入多晶硅或金属（如钨或铝等）或氮化硅等其他材料，并构图而形成台阶，由于该台阶的存在，在后续制程中台阶位置会沉积更厚的膜层，导致在台阶位置蚀刻不够充分，形成蚀刻残留。具体地，如图1所示，在衬底100表面上形成膜层，并进一步对该膜层进行构图，形成图案化结构101，这些图案化结构101因凸出于衬底的表面而形成台阶。由于该台阶的存在，在后续制程中，当继续引入较厚的新膜层102时，新膜层102在台阶位置会沉积的更厚，在进一步蚀刻新膜层102以去除多余部分时，会导致图案化结构101的侧壁上的新膜层102蚀刻不够充分，形成蚀刻残留（residue）102a。
为改善蚀刻残留的问题，在CMOS制程中普遍采用较厚的氧化层或ONO结构回刻工艺，在这些图案化结构的侧壁上形成侧墙（spacer，未图示），在侧墙的作用下，图案化结构的侧壁上沉积的膜厚与无侧墙时相比明显变薄，从而在后续的回刻制程中减少了蚀刻残留。
但是，由于上述工艺形成的侧墙的高宽比较大（即侧墙相对较陡），当后续制程中引入的新膜层特别厚时，即使增加了侧墙工艺，仍会有较大的几率出现蚀刻残留，尤其在功率器件制程中，通常会在后续制程中引入较厚的多晶硅层和金属层等，且没有配置较多的平坦化（CMP）工艺，这些膜层的叠加会导致更严重的蚀刻残留，进而引起器件短路失效等问题。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，能够在衬底表面上的台阶的侧壁上形成高宽比更小的侧墙，避免后续制程在台阶的侧壁上形成蚀刻残留的问题。
为解决实现上述问题，本发明提供一种半导体器件的制造方法，包括以下步骤：
提供半导体衬底，并在所述半导体衬底上形成第一图形化结构，所述第一图形化结构高出所述半导体衬底的上表面的部分形成台阶；
在所述半导体衬底和所述第一图形化结构的表面上覆盖侧墙材料层；
对部分深度的所述侧墙材料层进行离子注入，以形成位于上层的离子损伤层以及位于下层的侧墙材料层；
湿法去除至少部分所述离子损伤层，并对下层的侧墙材料层进行干法刻蚀，以在所述台阶的侧壁上形成侧墙。
可选地，所述第一图形化结构的材料包括多晶硅、氮化物、氮氧化物、金属、金属硅化物、金属氮化物及氧化物中的至少一种。
可选地，所述第一图形化结构包括电阻、振膜、电极、栅极、熔丝、场板和热感应微结构中的至少一种。
可选地，在所述半导体衬底和所述第一图形化结构的表面上覆盖侧墙材料层时，所述侧墙材料层在所述半导体衬底的表面上的厚度大于所述台阶的高度。
可选地，所述离子注入所采用的离子包括稀有气体离子、氧离子、硼离子、磷离子、碳离子、氮离子和氢离子中的至少一种。
可选地，所述的半导体器件的制造方法，在形成所述侧墙之后，还包括：
在所述半导体衬底、所述第一图形化结构和所述侧墙上覆盖功能性膜层；
对所述功能性膜层进行蚀刻，以去除所述第一图形化结构和所述侧墙的表面上的功能性膜层，并形成第二图形化结构。
可选地，在所述半导体衬底、所述第一图形化结构和所述侧墙上覆盖功能性膜层的步骤包括：
刻蚀所述第一图形化结构和所述侧墙外围的半导体衬底，以在所述半导体衬底中形成沟槽；
在所述沟槽的内侧壁上形成第一介质层；
向所述沟槽中填充功能性膜层，所述功能性膜层还覆盖在所述第一图形化结构和所述侧墙的表面上。
可选地，所述第二图形化结构包括沟槽型栅极、导电插塞、焊盘、金属互连线、场板、局部氧化隔离结构、浅沟槽隔离结构中的至少一种。
可选地，在形成所述第二图形化结构之后，还包括：形成第二介质层，所述第二介质层覆盖在所述第一图形化结构、所述侧墙和所述第二图形化结构及暴露出的所述半导体衬底的表面。
可选地，所述第二图形化结构的材料包括多晶硅、氮化物、氮氧化物、金属、金属硅化物、金属氮化物及氧化物中的至少一种；所述第一介质层的材料包括氧化硅、氮化硅、氮氧化硅、介电常数高于氧化硅的高K介质、钛、钽、氮化钛及氮化钽中的至少一种；所述第二介质层的材料包括氧化硅、氮化硅、氮氧化硅、介电常数高于氧化硅的高K介质、钛、钽、氮化钛、氮化钽、介电常数低于氧化硅的低K介质中的至少一种。
与现有技术相比，本发明的技术方案至少具有以下技术效果之一：
1、通过离子注入使得侧墙材料层的上层转换为离子损伤层，且离子注入时台阶顶角位置的离子注入剂量比平面位置低，由此在湿法去除至少部分离子损伤层后，能够使得台阶顶角上能够保留相对较厚的侧墙材料层，当干法刻蚀剩余的侧墙材料层后，可以使得在台阶侧壁上形成的侧墙，在其顶部具有要求高度的同时，其底部具有沿半导体衬底的表面延伸的最大宽度，进而降低了形成的侧墙的高宽比。
2、由于形成的侧墙的高宽比的相对降低，因此更有利于后续制程中台阶处形成的多余膜层的蚀刻去除，避免后续制程在台阶的侧壁上形成蚀刻残留的问题。
3、形成侧墙的整个过程相对比较简单，因此对现有制程的改动较小。
附图说明
图1是现有的一种半导体器件的制造工艺中形成蚀刻残留的结构示意图。
图2是本发明具体实施例的半导体器件的制造方法的流程图。
图3至图8是本发明具体实施例的半导体器件的制造方法中的器件结构剖面示意图。
具体实施方式
以下结合附图2至附图8和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，本发明一实施例提供一种半导体器件的制造方法，包括以下步骤：
S1，提供半导体衬底，并在所述半导体衬底上形成第一图形化结构，所述第一图形化结构高出所述半导体衬底的上表面的部分形成台阶；
S2，在所述半导体衬底和所述第一图形化结构的表面上覆盖侧墙材料层；
S3，对部分深度的所述侧墙材料层进行离子注入，以形成位于上层的离子损伤层以及位于下层的侧墙材料层；
S4，湿法去除所述离子损伤层，并对下层的侧墙材料层进行干法刻蚀，以在所述台阶的侧壁上形成侧墙。
请参考图3，在步骤S1中，首先，提供半导体衬底200，半导体衬底200可以是本领域技术人员所熟知的任意合适的衬底材料，其可以是裸晶圆，也可以是经过一系列工艺制程加工后的晶圆，例如其内部可以形成有阱、源漏区、浅沟槽隔离结构（STI）等。然后，通过合适的工艺制程在所述半导体衬底200上形成第一图形化结构201，第一图形化结构201可以完全形成在半导体衬底200的上表面上，也可以有部分嵌入在半导体衬底200中。可选地，所述第一图形化结构201包括电阻、MEMS麦克风的振膜、MEMS麦克风的电极、栅极、熔丝、场板和MEMS热传感器的热感应微结构中的至少一种。可选地，所述第一图形化结构201的材料包括多晶硅、氮化物、氮氧化物、金属、金属硅化物、金属氮化物及氧化物中的至少一种。
作为一种示例，通过化学气相沉积工艺在半导体衬底200上沉积足够厚的膜层，并进一步通过光刻定义出需要的保留图形，再通过蚀刻工艺刻蚀所述膜层而形成所述第一图形化结构201。
本实施例中，第一图形化结构201高出半导体衬底200的上表面的部分，相对半导体衬底200的上表面形成台阶。
请继续参考图3，在步骤S2中，可以通过化学气相沉积工艺等合适的工艺，在所述半导体衬底200和所述第一图形化结构201的表面上覆盖侧墙材料层202。侧墙材料层202直接覆盖在半导体衬底200的上表面上的厚度H1大于台阶的高度H0（即第一图形化结构201高出半导体衬底200的上表面的高度），例如H1=1.5*H0，甚至更厚，以保证侧墙材料层能够对台阶位置完全覆盖，且台阶的顶角上能覆盖足够厚的侧墙材料层。侧墙材料层202的选材可以是任何能与半导体衬底200和第一图形化结构201均具有较大的蚀刻速率差异的材料，例如侧墙材料层202的材质包括氧化硅、氮化硅、氮氧化硅、介电常数高于氧化硅的高K介质、介电常数低于氧化硅的低K介质中的至少一种。需要说明的是，由于第一图形化结构201的台阶作用，在通过沉积等工艺覆盖侧墙材料层202时，侧墙材料层202覆盖在第一图形化结构201的顶角位置（即台阶顶角位置，也可以称为第一图形化结构201的肩部位置）上的部分202’的厚度H2通常要小于其覆盖在水平面位置（例如第一图形化结构201顶部以及第一图形化结构201外围的半导体衬底200）上的部分的厚度H1。
请参考图4，在步骤S3中，以一定注入能量和注入，对侧墙材料层202进行离子注入，以使得侧墙材料层202的上层一定厚度转变为离子损伤层202b，注入的离子能够在后续的湿法蚀刻工艺中使得离子损伤层202b相对下层的侧墙材料层202a具有较高的腐蚀速率。离子损伤层202b的深度H3可通过离子注入的注入能量和注入剂量来控制，进而可以控制离子损伤层202b去除后的剩余的下层的侧墙材料层202a在台阶侧壁上的坡度。
可选地，所述离子注入所采用的离子包括稀有气体离子、氧离子、硼离子、磷离子、碳离子、氮离子和氢离子中的至少一种。稀有气体离子可以包括氦离子、氖离子、氩离子、氪离子、氙离子中的至少一种。作为一种示例，仅仅采用氩离子对侧墙材料层202进行离子注入，以形成要求厚度的离子损伤层202b。
本实施例中，沿垂直于半导体衬底200的上表面的方向对侧墙材料层202进行离子注入，由此在所述离子注入过程中，使得离子更多的被注入到覆盖在第一图形化结构201的顶部表面及其外围的半导体衬底200的上表面等水平面位置，而较少地被注入到位于所述第一图形化结构201顶角及其侧壁上的侧墙材料层中，使得离子注入损伤层202b在台阶顶角位置上的部分202b’中的离子掺杂浓度比在第一图形化结构201的顶部及其外围的半导体衬底200的上表面等水平面位置上的部分中的离子掺杂浓度低，进而保证后续形成覆盖在台阶侧壁上的侧墙厚度和坡度。
需要说明的是，在本发明的其他实施例中，对于本步骤，还可以对侧墙材料层202的整个上表面均进行离子注入，也可以采用掩膜板来通过光刻定义离子注入区域，以对侧墙材料层202的特定区域进行离子注入。
请参考图4和图5，在步骤S4中，首先，根据离子损伤层202b和侧墙材料层202a的材料特性，选择合适的腐蚀液来对离子损伤层202b进行湿法蚀刻，以去除部分或全部的离子损伤层202b，在该湿法蚀刻过程中，离子损伤层202b相对下层的侧墙材料层202a具有较高的腐蚀速率。
本实施例中，请参考图4和图5，由于离子注入损伤层202b在台阶顶角位置上的部分202b’中的离子掺杂浓度比在第一图形化结构201的上表面及其外围的半导体衬底200的上表面等平面位置上的部分中的离子掺杂浓度低，同时湿法蚀刻工艺本身具有各向同性的腐蚀速率，因此在通过湿法去除离子损伤层202b的过程中，台阶顶角位置处的刻蚀速率相对其余的水平面位置的刻蚀速率低，当湿法刻蚀停止时，剩余的侧墙材料层被定义为202c，其在水平面位置上的覆盖厚度H4可以有以下三种情况：（1）H4等于H1-H3，此时离子损伤层202b覆盖在水平面位置上的部分会被完全去除，而覆盖在台阶顶角位置处的部分202b’会有部分剩余，且覆盖在水平面位置上的未掺杂的侧墙材料层不会被刻蚀；（2）H4小于H1-H3，此时离子损伤层202b至少覆盖在水平面位置上的部分被完全去除，覆盖在台阶顶角位置上的部分202b’可以被部分去除，也可以被完全去除，而且覆盖在水平面位置上的未掺杂的侧墙材料层也会被去除部分厚度；（3）H4大于H1-H3，此时离子损伤层202b覆盖在水平面位置和台阶顶角位置处的部分均被去除部分厚度。
请参考图5，在通过湿法去除离子损伤层202b的过程中，台阶顶角位置处的刻蚀速率相对其余的水平面位置的刻蚀速率低，因此在湿法刻蚀停止时，无论离子损伤层202b是否被完全去除，相对于现有技术中直接在第一图形化结构201上沉积厚度为H4的侧墙材料层103，剩余的侧墙材料层202c在台阶顶角位置处的部分202c’的厚度较厚，由此有利于后续能相对现有技术形成高度相同但底部宽度较大的侧墙。
可选地，当离子损伤层202b为被注入氩离子的氧化硅时，可以选择稀释的氢氟酸溶液或者BOE溶液（由氢氟酸（49%）与水或氟化铵与水混合而成）来湿法去除离子损伤层202b。
请参考图5至图6，在步骤S4中，在去除至少部分离子损伤层202b后，可以采用常规侧墙干法刻蚀刻蚀剩余的侧墙材料层202a，以去除第一图形化结构201顶面以及外围的半导体衬底200上多余的侧墙材料层202c，以形成侧墙202d。且由于步骤S3中能在第一图形化结构201的顶角位置保留较厚的侧墙材料层202c’，因此在本步骤中，可以使得侧墙202d在覆盖第一图形化结构201的侧壁的同时，其底部还能具有沿半导体衬底200的表面延伸的最大宽度L，L可以为满足器件制造需要的最大值，由此使得第一图形化结构201的侧壁上的侧墙202d在顶部高度与现有技术形成的侧墙相同的情况下，其底部相对现有技术形成的侧墙的底部更宽，侧墙整体的高宽比相对现有技术形成的侧墙降低，即使得侧墙202d相对现有技术中的侧墙更缓和，进而防止后续工艺制程在侧墙202d的侧壁上（尤其是侧墙的底部侧壁区域上）形成蚀刻残留的问题。
根据半导体器件的制造要求，在形成所述侧墙202d之后，进行后续工艺制程，后续工艺制程可以包括清洗工艺、氧化工艺、沉积工艺、扩散工艺、注入工艺、光刻工艺、刻蚀工艺、化学机械抛光工艺等中的至少一种。
请参考图2、图7和图8，作为一种示例，本实施例的半导体器件的制造方法，在形成所述侧墙202d之后，还包括以下步骤：
S5，在所述半导体衬底、所述第一图形化结构和所述侧墙上覆盖功能性膜层；
S6，对所述功能性膜层进行蚀刻，以去除所述第一图形化结构和所述侧墙的表面上的功能性膜层，并形成第二图形化结构。
其中，请参考图7，在步骤S5中，可以先通过刻蚀阻挡层沉积、硬掩膜层沉积、光刻和沟槽刻蚀等一系列工艺，在所述第一图形化结构201和所述侧墙202d外围的半导体衬底200中形成沟槽204，形成沟槽204后，可以通过干法刻蚀、湿法刻蚀、灰化工艺等合适工艺，去除光刻胶以及刻蚀阻挡层、硬掩膜层等多余膜层。然后，通过热氧化或者化学气相沉积或者原子层沉积等工艺，在所述沟槽204的内侧壁上形成第一介质层205，形成的第一介质层205还可以延伸覆盖在第一图形化结构201和所述侧墙202d及侧墙202d外围的半导体衬底200的表面上。接着，可以通过化学气相沉积等合适的填充工艺，向所述沟槽204中填充功能性膜层206，所述功能性膜层206填满沟槽204，且还覆盖在所述第一图形化结构201和所述侧墙202d上。可选地，所述第一介质层205的材料包括氧化硅、氮化硅、氮氧化硅、介电常数高于氧化硅的高K介质、钛、钽、氮化钛及氮化钽中的至少一种。
请参考图8，在步骤S6中，可以通过湿法腐蚀工艺等任何合适的工艺，来对所述功能性膜层进行蚀刻，以去除所述第一图形化结构201和所述侧墙202d上的功能性膜层206，并使得沟槽204中剩余的功能性膜层206形成第二图形化结构。
需要说明的是，根据半导体器件的制造需要，可以在步骤S5和步骤S6之间还设有其他相应的工艺步骤。且形成的第二图形化结构可以是集成电路制造的前段制程（FEOL）中的结构，也可以是集成电路制造的后段制程（FEOL）中的结构，可选地，所述第二图形化结构包括沟槽型栅极、导电插塞（例如钨插塞或铜插塞等）、焊盘、互连线、场板、局部氧化隔离结构、浅沟槽隔离结构中的至少一种。可选地，所述第二图形化结构的材料包括多晶硅、氮化物、氮氧化物、金属、金属硅化物、金属氮化物及氧化物中的至少一种。
可选地，在步骤S6中，在形成所述第二图形化结构之后，可以进一步形成第二介质层（未图示），所述第二介质层覆盖在所述第一图形化结构201、所述侧墙202d和所述第二图形化结构及暴露出的所述半导体衬底200的表面。其中，所述第二介质层的材料可以包括氧化硅、氮化硅、氮氧化硅、介电常数高于氧化硅的高K介质、钛、钽、氮化钛、氮化钽、介电常数低于氧化硅的低K介质中的至少一种。
综上所述，本发明的半导体器件的制造方法，其通过离子注入使得侧墙材料层的上层转换为离子损伤层，且离子注入时台阶顶角位置的离子注入剂量比平面位置低，由此在湿法去除离子损伤层后，可以使得台阶顶角上能够保留相对较厚的侧墙材料层，使得剩余的侧墙材料层在台阶侧壁上的坡度更缓，当干法刻蚀剩余的侧墙材料层后，可以使得在台阶侧壁上形成侧墙具有沿半导体衬底的表面延伸的最大宽度，且坡度更缓。且由于形成的侧墙的坡度更缓，因此更有利于后续制程中台阶处形成的多余膜层的蚀刻去除，避免后续制程在台阶的侧壁上形成蚀刻残留的问题，进而改善因蚀刻残留导致的器件短路失效的现象。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括：
提供半导体衬底，并在所述半导体衬底上形成第一图形化结构，所述第一图形化结构高出所述半导体衬底的上表面的部分形成台阶；
在所述半导体衬底和所述第一图形化结构的表面上覆盖侧墙材料层；
对部分深度的所述侧墙材料层进行离子注入，以形成位于上层的离子损伤层以及位于下层的侧墙材料层；
湿法去除至少部分所述离子损伤层，并对下层的侧墙材料层进行干法刻蚀，以在所述台阶的侧壁上形成侧墙。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一图形化结构的材料包括多晶硅、氮化物、氮氧化物、金属、金属硅化物、金属氮化物及氧化物中的至少一种。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一图形化结构包括电阻、电容、振膜、电极、熔丝、场板和热感应微结构中的至少一种。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述半导体衬底和所述第一图形化结构的表面上覆盖侧墙材料层时，所述侧墙材料层在所述半导体衬底的表面上的厚度大于所述台阶的高度。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述离子注入所采用的离子包括稀有气体离子、氧离子、硼离子、磷离子、碳离子、氮离子和氢离子中的至少一种。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，在形成所述侧墙之后，还包括：
在所述半导体衬底、所述第一图形化结构和所述侧墙上覆盖功能性膜层；
对所述功能性膜层进行蚀刻，以去除所述第一图形化结构和所述侧墙的表面上的功能性膜层，并形成第二图形化结构。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，在所述半导体衬底、所述第一图形化结构和所述侧墙上覆盖功能性膜层的步骤包括：
刻蚀所述第一图形化结构和所述侧墙外围的半导体衬底，以在所述半导体衬底中形成沟槽；
在所述沟槽的内侧壁上形成第一介质层；
向所述沟槽中填充功能性膜层，所述功能性膜层还覆盖在所述第一图形化结构和所述侧墙的表面上。
8.如权利要求6所述的半导体器件的制造方法，其特征在于，所述第二图形化结构包括沟槽型栅极、导电插塞、焊盘、金属互连线、场板、局部氧化隔离结构、浅沟槽隔离结构中的至少一种。
9.如权利要求7所述的半导体器件的制造方法，其特征在于，在形成所述第二图形化结构之后，还包括：形成第二介质层，所述第二介质层覆盖在所述第一图形化结构、所述侧墙和所述第二图形化结构及暴露出的所述半导体衬底的表面。
10.如权利要求9所述的半导体器件的制造方法，其特征在于，所述第二图形化结构的材料包括多晶硅、氮化物、氮氧化物、金属、金属硅化物、金属氮化物及氧化物中的至少一种；所述第一介质层的材料包括氧化硅、氮化硅、氮氧化硅、钛、钽、氮化钛及氮化钽中的至少一种；所述第二介质层的材料包括氧化硅、氮化硅、氮氧化硅、钛、钽、氮化钛、氮化钽中的至少一种。
CN202010931963.9A 2020-09-08 2020-09-08 半导体器件的制造方法 Active CN111799225B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010931963.9A CN111799225B (zh) 2020-09-08 2020-09-08 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010931963.9A CN111799225B (zh) 2020-09-08 2020-09-08 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN111799225A CN111799225A (zh) 2020-10-20
CN111799225B true CN111799225B (zh) 2020-12-04

Family

ID=72834162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010931963.9A Active CN111799225B (zh) 2020-09-08 2020-09-08 半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN111799225B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211769B (zh) * 2006-12-28 2010-08-18 中芯国际集成电路制造(上海)有限公司 栅极结构制造方法
CN102364663A (zh) * 2011-11-10 2012-02-29 上海华力微电子有限公司 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件
CN110277313B (zh) * 2019-06-03 2021-04-13 上海华力集成电路制造有限公司 侧墙的制造方法

Also Published As

Publication number Publication date
CN111799225A (zh) 2020-10-20

Similar Documents

Publication Publication Date Title
US6613621B2 (en) Methods of forming self-aligned contact pads using a damascene gate process
TWI515826B (zh) 貫穿矽介層及其製造方法
US20030199149A1 (en) Shallow trench isolation method and method for manufacturing non-volatile memory device using the same
KR20040009864A (ko) 자기 정렬된 접합영역 콘택홀을 갖는 반도체 장치 및 그제조 방법
CN112713087B (zh) 半导体结构及其形成方法
US6340614B1 (en) Method of forming a DRAM cell
KR101831704B1 (ko) 반도체 소자의 제조 방법
US8089153B2 (en) Method for eliminating loading effect using a via plug
CN100576513C (zh) 半导体器件的制造方法
US7678676B2 (en) Method for fabricating semiconductor device with recess gate
CN112670234A (zh) 用于cis器件的隔离区形成方法、半导体器件结构
CN111799225B (zh) 半导体器件的制造方法
US6140168A (en) Method of fabricating self-aligned contact window
US6927168B2 (en) Method for manufacturing semiconductor device
US6835641B1 (en) Method of forming single sided conductor and semiconductor device having the same
JP5601026B2 (ja) 半導体装置の製造方法
KR100997434B1 (ko) 리세스 게이트를 갖는 반도체 장치 제조 방법
KR100429421B1 (ko) 반도체 소자 분리 공정을 위한 얕은 트렌치 형성
JPH09129730A (ja) 半導体装置の製造方法
KR100348315B1 (ko) 반도체 소자의 제조 방법
JP2005183916A (ja) フラッシュ素子の製造方法
KR20080060303A (ko) 반도체 소자의 제조 방법
CN114171451A (zh) 半导体结构及其形成方法
KR100649028B1 (ko) 반도체 소자 및 그의 제조방법
KR101708292B1 (ko) 반도체 장치 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 518 Shaoxing Road, Zhejiang Province

Patentee after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Address before: 518 Shaoxing Road, Zhejiang Province

Patentee before: SMIC manufacturing (Shaoxing) Co.,Ltd.

CP01 Change in the name or title of a patent holder