CN111786660A - 一种斩波稳零比较电路 - Google Patents

一种斩波稳零比较电路 Download PDF

Info

Publication number
CN111786660A
CN111786660A CN202010686372.XA CN202010686372A CN111786660A CN 111786660 A CN111786660 A CN 111786660A CN 202010686372 A CN202010686372 A CN 202010686372A CN 111786660 A CN111786660 A CN 111786660A
Authority
CN
China
Prior art keywords
switch
mos transistor
comparison
chopper
stabilized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010686372.XA
Other languages
English (en)
Other versions
CN111786660B (zh
Inventor
廖望
侯江
郭亮
陈雪
苏豪
谢向阳
刘凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 24 Research Institute
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN202010686372.XA priority Critical patent/CN111786660B/zh
Publication of CN111786660A publication Critical patent/CN111786660A/zh
Application granted granted Critical
Publication of CN111786660B publication Critical patent/CN111786660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明提出一种斩波稳零比较电路，包括：工作状态选择模块，用于选择启动采样或比较过程；多级比较/放大模块，用于将经过采样的输入信号与基准信号进行比较，并对比较结果进行放大；过载保护模块，设置于相邻两级比较/放大模块之间，用于防止前一级所述比较/放大模块的输出过载；本发明结构简单、功耗较低，速度快。

Description

一种斩波稳零比较电路
技术领域
本发明涉及模拟或模数混合集成电路技术领域，尤其涉及一种斩波稳零比较电路。
背景技术
逐次逼近(SAR:Successive-Approximation-Register，逐次逼近寄存器)型ADC是常用的ADC结构类型之一，其结构简单、易集成、功耗低，被广泛应用于测控领域。比较器是逐次逼近型模数转换器中关键单元，其性能将影响整个模数转换器性能。比较器通常用于将两个输入信号进行比较，并生成一个输出信号，该输出信号表示两个输入信号的比较结果。现有比较器电路为了实现高精度的应用，结构相对复杂，增加电路功耗，影响运算速度，进而增加电路成本。
发明内容
鉴于以上现有技术存在的问题，本发明提出一种斩波稳零比较电路，主要解决现有比较器电路结构相对复杂，功耗较高的问题。
为了实现上述目的及其他目的，本发明采用的技术方案如下。
一种斩波稳零比较电路，包括：
工作状态选择模块，用于选择启动采样或比较过程；
多级比较/放大模块，用于将经过采样的输入信号与基准信号进行比较，并对比较结果进行放大；
过载保护模块，设置于相邻两级比较/放大模块之间，用于防止前一级所述比较/放大模块的输出过载。
可选地，所述工作状态选择模块包括第一开关和第二开关，所述第一开关和第二开关的一端相连作为输出端；所述第一开关的另一端接所述输入信号；所述第二开关的另一端接所述基准信号。
可选地，当所述第一开关闭合且所述第二开关断开时，启动采样过程；当所述第一开关断开且所述第二开关闭合时，启动比较过程。
可选地，每级所述比较/放大模块包括用于对所述输入信号进行采样或比较的采样/比较单元、用于对经过比较的信号进行放大的反向放大单元、用于抑制沟道电荷注入效应的抑制单元；所述采样/比较单元的输入端与所述工作状态选择模块的输出端或前一级所述比较/放大模块的输出端相连；所述采样/比较单元的输出端与所述反向放大单元的一端相连，同时与所述抑制单元的输出端相连；所述反向放大单元的输出端与所述过载保护模块的输入端相连。
可选地，所述反向放大单元包括反相放大器和第三开关，所述第三开关与所述反相放大器并接；启动采样过程时，所述第三开关闭合；启动比较过程时，所述第三开关断开。
可选地，所述反相放大器包括第一MOS管和第二MOS管，所述第一MOS管和所述第二MOS管的栅极相连作为所述反相放大器的输入端，所述第一MOS管与所述第二MOS管的漏极相连作为所述反相放大器的输出端，所述第一MOS管的源极接高电平，所述第二MOS管的源极接地。
可选地，所述第一MOS管采用PMOS管，所述第二MOS管采用NMOS管。
可选地，所述过载保护模块包括第三MOS管和第四MOS管，所述第三MOS管的漏极接高电平，所述第三MOS管的栅极与所述反向放大单元的输出端相连；所述第三MOS管的源极与所述第四MOS管的漏极相连作为所述过载保护电路的输出端；所述第四MOS管的栅极接偏置电压；所述第四MOS管的源极接地；所述第三MOS管和所述第四MOS管均采用NMOS管。
可选地，所述采样/比较单元为一电容。
可选地，所述抑制单元至少包括一个NMOS管，所述NMOS管的漏极和源极相连作为输出端；所述NMOS管的栅极接所述输出端的反相信号。
如上所述，本发明一种斩波稳零比较电路，具有以下有益效果。
通过多级比较/放大模块进行多次同方向放大，可保证电路输出信号能被后级电路识别；通过过载保护模块可有效防止输出电压过高，导致电路过载，进而保证器件的稳定性。
附图说明
图1为本发明一实施例中斩波稳零比较电路的原理图。
图2为本发明一实施例中反向放大单元的原理图。
图3为本发明一实施例中反向放大器的工作原理图。
图4为本发明一实施例中工作时序图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，本发明提供斩波稳零比较电路，包括。工作状态选择模块，用于选择启动采样或比较过程；
多级比较/放大模块，用于将经过采样的输入信号与基准信号进行比较，并对比较结果进行放大；
过载保护模块，设置于相邻两级比较/放大模块之间，用于防止前一级比较/放大模块的输出过载。
在一实施例中，工作状态选择模块由第一开关和第二开关构成，其中没第一开关和第二开关的一端相连作为输出端，第一开关的另一端接输入信号；第二开关的另一端接基准信号。当第一开关闭合且第二开关断开时，启动采样过程，通过多级比较/放大模块对输入信号进行采样；当第一开关断开且第二开关闭合时，启动比较过程，将基准信号输入多级比较/放大模块，使得采样的输入信号与基准信号进行比较。
在一实施例中，每级比较/放大模块包括采样/比较单元、反向放大单元和抑制单元，采样/比较单元的输入端与工作状态选择模块的输出端或前一级比较/放大模块的输出端相连；采样/比较单元的输出端与反向放大单元的一端相连，与抑制单元的输出端相连；反向放大单元的输出端与过载保护模块的输入端相连。采样/比较单元可采用一采样电容，电容的下极板连接工作状态选择模块的输出端或前一级比较/放大模块的输出端，上极板与反向放大单元的输入端以及抑制单元的输出端相连。
在一实施例中，反向放大单元包括反向放大器和第三开关，第三开关的一端与反向放大器的输入端相连，另一端与反相放大器的输出端相连。当启动采样过程时，第三开关闭合，将反向放大器的输入端与输出端短接；当启动比较过程时，第三开关断开。
在一实施例中，抑制单元至少包括一个NMOS管，NMOS管的漏极和源极相连作为输出端；NMOS管的栅极接所述输出端的反相信号。抑制单元主要用于抑制第三开关闭合时带来的够到电荷注入效应。
在一实施例中，反相放大器包括第一MOS管和第二MOS管，第一MOS管和第二MOS管的栅极相连作为反相放大器的输入端，第一MOS管与第二MOS管的漏极相连作为反相放大器的输出端，第一MOS管的源极接高电平，第二MOS管的源极接地。其中，第一MOS管可采用PMOS管，第二MOS管可采用NMOS管。当第三开关闭合时，第一MOS管和第二MOS管同时导通；当第三开关断开时，根据基准信号与输入信号的差值控制第一MOS管或第二MOS管导通。
在一实施例中，过载保护模块包括第三MOS管和第四MOS管，第三MOS管的漏极接高电平，第三MOS管的栅极与反向放大单元的输出端相连；第三MOS管的源极与第四MOS管的漏极相连作为过载保护电路的输出端；第四MOS管的栅极接偏置电压；第四MOS管的源极接地；第三MOS管和所述第四MOS管均采用NMOS管。
具体地，请参阅图1，以三级比较/放大模块的斩波稳零比较电路为例，电路该电路包含7个MOS管、3个电容、4个反向放大器、5个开关。
斩波稳零比较电路10包括一NMOS管N1，一NMOS管N2，一NMOS管N3，一NMOS管N4，一NMOS管N5，一NMOS管N6，一NMOS管N7。N1、N2、N3栅极连接S1’N信号，N1源极与漏极相连，接vin1端以及C1上极板；N2源极与漏极相连，接vin2与C2上极板；N3源极与漏极相连，接vin3端与C3上极板，C1下极板通过S1接输入信号Vin，通过S2接基准信号Vref，vout1接N4栅极，N4漏极接电源VDD，源极与N5漏极、C2下极板连接，N5源极接地，栅极接Vb；vout2接N6栅极，N6漏极接电源VDD，源极与N7漏极、C3下极板连接，N7源极接地，栅极接Vb；vout3与amp4输入端连接，amp4输出端连接OUT端。
反向放大单元101包括一NMOS管NM，一PMOS管PM。NM栅极与PM栅极连接，连接到每一级放大器输入Vin1或者Vin2或者Vin3，源极接最低电位，漏极与PM漏极相连，接每一级放大器输出Vout1或者Vout2或者Vout3，PM源极接电源VDD，反向放大器输入端与输出端通过开关S1’连接。
斩波稳零比较电路工作分为采样、接基准、放大、比较几个过程，工作时序如附图4，第一步采样(t1时刻)，S1、S1’闭合，S2断开，开关S1’的反相信号S1’N断开，S1’接入与S1’同尺寸的NMOS管N1、N2、N3，用于消除S1’闭合带来的沟道电荷注入效应。
附图2为反向放大单元101结构图，输入端vin1/vin2/vin3端与输出端vout1/vout2/vout3短接，此时PMOS管PM与NMOS管NM同时开启，则输出值＝输入值＝vthx＝(VDD-VSS)*[Rn/(Rn+Rp)]，其中Rp与Rn分别为PMOS管PM与NMOS管NM的导通电阻，vthx为每一级反向放大器的阈值。
以amp1为例，在采样时，C1电容采样电荷Q＝(Vin-Vth1)*C1，在采样结束(t2时刻)S1’与S1’N提前关断、闭合。
以amp1为例，采样结束后接基准信号(t3时刻)，S1断开、S2闭合：
(Vref-Vin1)*C＝Q＝(Vin-Vth1)*C
比较过程，经过电荷重分配的Vin1端电压＝(Vref-Vin)+Vth1，即将Vref与Vin进行比较，如图3，当(Vref-Vin)小于vth1，vout1趋于PM导通区域；当(Vref-Vin)大于vth1，vout1趋于NM导通，同时针对一级放大器可能输出无法达到满幅于地，在amp1后面串接amp2、amp3进行多次同方法放大，保证比较电路输出端OUT达到后级SAR逻辑能识别的高电平H或者低电平L状态。
同时，在放大器之间加入了防过载模块102，其中N4与N5，N6与N7构成源极跟随器，N5与N7栅极接固定偏置电压Vb，其目的在于将vout1与vout2在比较过程中通过N4、N6降低一个NMOS管的阈值电压(vth)，防止vout1与vout2电压过高导致比较电路过载。
综上所述，本发明一种斩波稳零比较电路，实现了信号的快速放大，输出正确的比较信号；结构简单、功耗低。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种斩波稳零比较电路，其特征在于，包括：
工作状态选择模块，用于选择启动采样或比较过程；
多级比较/放大模块，用于将经过采样的输入信号与基准信号进行比较，并对比较结果进行放大；
过载保护模块，设置于相邻两级比较/放大模块之间，用于防止前一级所述比较/放大模块的输出过载。
2.根据权利要求1所述的斩波稳零比较电路，其特征在于，所述工作状态选择模块包括第一开关和第二开关，所述第一开关和第二开关的一端相连作为输出端；所述第一开关的另一端接所述输入信号；所述第二开关的另一端接所述基准信号。
3.根据权利要求2所述的斩波稳零比较电路，其特征在于，当所述第一开关闭合且所述第二开关断开时，启动采样过程；当所述第一开关断开且所述第二开关闭合时，启动比较过程。
4.根据权利要求1所述的斩波稳零比较电路，其特征在于，每级所述比较/放大模块包括用于对所述输入信号进行采样或比较的采样/比较单元、用于对经过比较的信号进行放大的反向放大单元、用于抑制沟道电荷注入效应的抑制单元；所述采样/比较单元的输入端与所述工作状态选择模块的输出端或前一级所述比较/放大模块的输出端相连；所述采样/比较单元的输出端与所述反向放大单元的一端相连，同时与所述抑制单元的输出端相连；所述反向放大单元的输出端与所述过载保护模块的输入端相连。
5.根据权利要求4所述的斩波稳零比较电路，其特征在于，所述反向放大单元包括反相放大器和第三开关，所述第三开关与所述反相放大器并接；启动采样过程时，所述第三开关闭合；启动比较过程时，所述第三开关断开。
6.根据权利要求5所述的斩波稳零比较电路，其特征在于，所述反相放大器包括第一MOS管和第二MOS管，所述第一MOS管和所述第二MOS管的栅极相连作为所述反相放大器的输入端，所述第一MOS管与所述第二MOS管的漏极相连作为所述反相放大器的输出端，所述第一MOS管的源极接高电平，所述第二MOS管的源极接地。
7.根据权利要求6所述的斩波稳零比较电路，其特征在于，所述第一MOS管采用PMOS管，所述第二MOS管采用NMOS管。
8.根据权利要求1所述的斩波稳零比较电路，其特征在于，所述过载保护模块包括第三MOS管和第四MOS管，所述第三MOS管的漏极接高电平，所述第三MOS管的栅极与所述反向放大单元的输出端相连；所述第三MOS管的源极与所述第四MOS管的漏极相连作为所述过载保护电路的输出端；所述第四MOS管的栅极接偏置电压；所述第四MOS管的源极接地；所述第三MOS管和所述第四MOS管均采用NMOS管。
9.根据权利要求1所述的斩波稳零比较电路，其特征在于，所述采样/比较单元为一电容。
10.根据权利要求1所述的斩波稳零比较电路，其特征在于，所述抑制单元至少包括一个NMOS管，所述NMOS管的漏极和源极相连作为输出端；所述NMOS管的栅极接输出端的反相信号。
CN202010686372.XA 2020-07-16 2020-07-16 一种斩波稳零比较电路 Active CN111786660B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010686372.XA CN111786660B (zh) 2020-07-16 2020-07-16 一种斩波稳零比较电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010686372.XA CN111786660B (zh) 2020-07-16 2020-07-16 一种斩波稳零比较电路

Publications (2)

Publication Number Publication Date
CN111786660A true CN111786660A (zh) 2020-10-16
CN111786660B CN111786660B (zh) 2022-07-22

Family

ID=72767976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010686372.XA Active CN111786660B (zh) 2020-07-16 2020-07-16 一种斩波稳零比较电路

Country Status (1)

Country Link
CN (1) CN111786660B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795078A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd Ａ−ｄ変換器
JPH0983316A (ja) * 1995-09-07 1997-03-28 Sanyo Electric Co Ltd コンパレータおよびアナログ−デジタル変換回路
JPH118535A (ja) * 1997-06-17 1999-01-12 Nec Corp 差動入力チョッパ型電圧比較回路
US20010007443A1 (en) * 1999-12-28 2001-07-12 Sony Corporation Differential amplifier, comparator, and A/D converter
CN1841928A (zh) * 2005-03-28 2006-10-04 三洋电机株式会社 斩波型比较器
CN102204107A (zh) * 2008-10-30 2011-09-28 三美电机株式会社 逐次逼近型ad转换电路
CN105245220A (zh) * 2015-09-25 2016-01-13 深圳大学 一种物理不可克隆芯片电路
US20170111018A1 (en) * 2015-10-16 2017-04-20 Rohm Co., Ltd. Chopper stabilized amplifier
CN210431360U (zh) * 2019-07-29 2020-04-28 深圳市锐能微科技有限公司 斩波前置放大器和集成电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795078A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd Ａ−ｄ変換器
JPH0983316A (ja) * 1995-09-07 1997-03-28 Sanyo Electric Co Ltd コンパレータおよびアナログ−デジタル変換回路
JPH118535A (ja) * 1997-06-17 1999-01-12 Nec Corp 差動入力チョッパ型電圧比較回路
US20010007443A1 (en) * 1999-12-28 2001-07-12 Sony Corporation Differential amplifier, comparator, and A/D converter
CN1841928A (zh) * 2005-03-28 2006-10-04 三洋电机株式会社 斩波型比较器
CN102204107A (zh) * 2008-10-30 2011-09-28 三美电机株式会社 逐次逼近型ad转换电路
CN105245220A (zh) * 2015-09-25 2016-01-13 深圳大学 一种物理不可克隆芯片电路
US20170111018A1 (en) * 2015-10-16 2017-04-20 Rohm Co., Ltd. Chopper stabilized amplifier
CN210431360U (zh) * 2019-07-29 2020-04-28 深圳市锐能微科技有限公司 斩波前置放大器和集成电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
李景虎等: "一种8位76mW 167 Msample/s流水插值A/D转换器", 《电子器件》 *
肖培磊等: "一种应用于10位逐次逼近ADC的比较器设计", 《电子与封装》 *
龚明甫等: "E/D NMOS斩波稳零运算放大器", 《电子与信息学报》 *

Also Published As

Publication number Publication date
CN111786660B (zh) 2022-07-22

Similar Documents

Publication Publication Date Title
US8198920B2 (en) Low current comparator with programmable hysteresis
US6859159B2 (en) Switched-capacitor structures with enhanced isolation
CN101753145B (zh) 乘法数模转换器
US20050200510A1 (en) Analog to digital converter circuit of successive approximation type operating at low voltage
CN103703685A (zh) 分布式自举开关
CN111200402B (zh) 一种能够提升增益的高线性度动态残差放大器电路
CN110289838B (zh) 一种比较器及模数转换器
CN104321968B (zh) Cmos晶体管的线性化方法
CN106953606B (zh) 全差分放大器及应用其的余量增益电路
CN112671382B (zh) 一种栅压自举开关电路
CN104901699A (zh) 一种cmos主从式采样保持电路
CN111245413A (zh) 一种高速高线性度的栅压自举开关电路
CN101783580A (zh) 采样保持电路中抑制衬底偏置效应的高频开关电路
CN108233931B (zh) 采样保持与比较锁存电路
Baradaranrezaeii et al. A 1GS/s low-power low-kickback noise comparator in CMOS process
CN111786660B (zh) 一种斩波稳零比较电路
US8232904B2 (en) Folding analog-to-digital converter
US20110291873A1 (en) Differential amplifier and pipeline a/d converter using the same
Borghetti et al. A programmable 10b up-to-6MS/s SAR-ADC featuring constant-FoM with on-chip reference voltage buffers
US10038447B2 (en) Method of forming a semiconductor device and structure therefor
Zheng et al. A clock-feedthrough compensation technique for bootstrapped switch
Sun et al. Speed-up technique by pre-charging load capacitor in a SC residue circuit
Taherzadeh-Sani et al. A pseudo-class-AB telescopic-cascode operational amplifier
US11381207B2 (en) Apparatus and method for an analog to digital converter
Hathwalia Analysis & Design of Low Power CMOS Comparator at 90nm Technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant