CN111785642B - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN111785642B CN111785642B CN202010872455.8A CN202010872455A CN111785642B CN 111785642 B CN111785642 B CN 111785642B CN 202010872455 A CN202010872455 A CN 202010872455A CN 111785642 B CN111785642 B CN 111785642B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor substrate
- source
- gate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 143
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 239000010410 layer Substances 0.000 claims abstract description 301
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 177
- 229920005591 polysilicon Polymers 0.000 claims abstract description 127
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 239000011241 protective layer Substances 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 24
- 238000002955 isolation Methods 0.000 claims abstract description 22
- 230000008569 process Effects 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims description 42
- 239000011229 interlayer Substances 0.000 claims description 19
- 238000002161 passivation Methods 0.000 claims description 19
- 238000011049 filling Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 229920006395 saturated elastomer Polymers 0.000 abstract description 9
- 230000007704 transition Effects 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种半导体器件的制造方法，主要包括在半导体衬底上的深沟槽中形成氧化层和源多晶硅层；形成一护层，所述护层覆盖源多晶硅层和氧化层；刻蚀所述护层和所述氧化层以形成栅沟槽；在所述栅沟槽中形成栅氧化层和隔离介质层；在所述栅沟槽中形成栅多晶硅层；去除所述护层和所述氧化层。由于在源多晶硅层形成之后增加了护层，便减小了所述源多晶硅层的顶部和所述氧化层的顶部之间的高度差，进而在后续对栅多晶硅层进行回刻时避免了栅多晶硅层与源多晶硅层的过渡区出现栅多晶硅刻蚀不干净的问题，从而解决了栅极与屏蔽栅短接引起的饱和栅极电流失效的问题。
Description
技术领域
本发明涉及半导体集成电路制造技术领域，特别涉及一种半导体器件的制造方法。
背景技术
屏蔽栅极沟槽器件(SGT，屏蔽栅功率器件)在屏蔽栅光罩减版的工艺中，在栅多晶硅与源多晶硅(屏蔽栅多晶硅)的过渡区，会出现多晶硅残留的现象，最终引起栅极与屏蔽栅短接，引起饱和栅极电流(IGSS)失效。
如图1A至图1N所示，是现有屏蔽栅沟槽功率器件的制造方法各步骤中的器件结构示意图。现有技术中，屏蔽栅功率器件的制造工艺包括如下步骤：
步骤一，如图1A所示，提供一半导体衬底如硅衬底101；在半导体衬底101的表面形成硬质掩模层102，硬质掩模层102可采用氧化层，或采用氧化层加氮化层。如图1B和图1C所示，之后采用光刻工艺对硬质掩模层102进行刻蚀定义出栅极形成区域，之后再以硬质掩模层102为掩模对半导体衬底101进行刻蚀形成深沟槽103。
步骤二，如图1D所示，去除硬掩膜层102，并在深沟槽103的侧面和底部表面形成氧化层104，所述氧化层104延伸覆盖所述半导体衬底101的表面。
步骤三，如图1E所示，在所述深沟槽103中填充多晶硅材料以形成源多晶硅层105，该源多晶硅层105一般和源极相连，用于形成屏蔽栅。
步骤四，如图1F所示，对源多晶硅层105进行回刻，使深沟槽103外的源多晶硅层105都被去除，且使深沟槽103内的源多晶硅层105顶部和半导体衬底101相平。
步骤五，如图1G所示，去除氧化层104以在所述半导体衬底101和所述源多晶硅层105之间形成栅沟槽106，所述栅沟槽106的底壁低于所述半导体衬底101的顶面。
步骤六，如图1H所示，在所述源多晶硅层105的表面形成隔离介质层107a，在位于所述栅沟槽106内的所述半导体衬底101的表面形成栅氧化层107b。
步骤七，如图1I所示，形成栅多晶硅层108，栅多晶硅层108即为深沟槽栅。如图1J所示，对栅多晶硅层108进行回刻，回刻后的栅多晶硅层108应当仅位于所述栅沟槽106内。
步骤八，如图1K所示，去除半导体衬底101上的氧化层104，并形成阱区109，源区110。
步骤九，如图1L所示，形成层间膜111，并在所述层间膜111上形成接触孔112。如图1M所示，之后在接触孔112中填充金属。
步骤十，如图1N所示，形成正面金属层113，采用光刻刻蚀工艺对正面金属层113进行图形化刻蚀以分别形成源极和栅极，其中源极通过接触孔112分别和底部的源区110接触以及和源多晶硅105接触，栅极通过接触孔112和栅多晶硅层108接触；之后在半导体衬底101的背面形成漏区和背面金属层114，背面金属层114为漏极。
实际应用中发现，通过上述步骤所形成的屏蔽栅极沟槽器件容易出现饱和栅极电流(IGSS)失效的问题。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，以解决通过现有技术所形成的屏蔽栅极沟槽器件容易出现饱和栅极电流(IGSS)失效的问题。
发明人研究发现，通过现有技术所形成的屏蔽栅极沟槽器件之所以容易出现饱和栅极电流(IGSS)失效的问题，这是由于：在进行源多晶硅层回刻后，由于衬底表面还存在氧化层，导致源多晶硅层的表面高度低于氧化层的高度。由于这一高度差，在进行栅多晶硅层填充时，会使得源多晶硅层表面上沉积了较多的多晶硅。而进行栅多晶硅层的回刻时，由于栅多晶硅层的高度需要与源多晶硅层的高度齐平，就使得隔离介质层的上表面上沉积的多晶硅不容易被刻蚀干净，进而使得刻蚀后在隔离介质层的角落上存在多晶硅残留(如图2所示)。而正因为隔离介质层角落上存在多晶硅残留，使得栅极与屏蔽栅之间极容易发生短接，进而引起饱和栅极电流(IGSS)失效。
有鉴于此，为解决上述技术问题，本发明提供一种半导体器件的制造方法，所述半导体器件用于形成屏蔽栅功率器件，所述半导体器件的制造方法包括：
提供一半导体衬底，在所述半导体衬底中形成深沟槽；
形成氧化层，所述氧化层覆盖所述深沟槽的底壁和侧壁并延伸覆盖所述半导体衬底的顶面；
利用多晶硅材料填充所述深沟槽以形成源多晶硅层，所述源多晶硅层的上表面与所述半导体衬底的顶面持平；
形成一护层，所述护层覆盖所述源多晶硅层和所述氧化层；
刻蚀所述护层和所述氧化层，以在所述半导体衬底和所述源多晶硅层之间形成栅沟槽；
在所述源多晶硅层的表面形成隔离介质层，在位于所述栅沟槽内的所述半导体衬底的表面形成栅氧化层；
利用多晶硅材料填充所述栅沟槽以形成栅多晶硅层，所述栅多晶硅层的上表面与所述半导体衬底的表面持平；
去除所述护层和所述半导体衬底顶面的所述氧化层。
可选的，在所述的半导体器件的制造方法中，在去除所述护层和所述半导体衬底顶面的所述氧化层之后，所述半导体器件的制造方法还包括：
在所述半导体衬底的顶部自下而上依次形成相互重叠的阱区和源区；
形成一层间膜，所述层间膜覆盖所述半导体衬底的顶面、所述栅氧化层、所述隔离介质层、所述栅多晶硅层和所述源多晶硅层；
形成贯穿所述层间膜的多个接触孔，并在各所述接触孔中填充金属以形成金属插塞，以及在所述层间膜上形成源极和栅极，部分所述金属插塞导通所述栅极和所述栅多晶硅层，另一部分所述金属插塞导通所述源极和所述源多晶硅层，以及所述源极和所述源区；
在所述半导体衬底的底部形成漏区，并在所述半导体衬底的底表面形成背面金属层，所述背面金属层为漏极。
可选的，在所述的半导体器件的制造方法中，所述在所述半导体衬底中形成深沟槽的方法包括：
在所述半导体衬底的顶面上形成图形化的硬掩膜层；
以所述图形化的硬掩膜层为掩膜，刻蚀所述半导体衬底，以形成深沟槽；
去除所述硬掩膜层。
可选的，在所述的半导体器件的制造方法中，所述利用多晶硅材料填充所述深沟槽以形成源多晶硅层的方法包括：
利用多晶硅材料填充所述深沟槽并延伸覆盖所述氧化层的表面；
对所述源多晶硅层进行回刻，以去除所述氧化层上的所述源多晶硅层，并使所述源多晶硅层的上表面与所述半导体衬底的顶面持平。
可选的，在所述的半导体器件的制造方法中，所述形成一护层的方法为自旋涂布硅玻璃。
可选的，在所述的半导体器件的制造方法中，在形成一护层之后，所述半导体器件的制造方法还包括：对所述护层进行平坦化处理。
可选的，在所述的半导体器件的制造方法中，通过热氧化工艺同时形成所述栅氧化层和所述隔离介质层。
可选的，在所述的半导体器件的制造方法中，所述半导体衬底为第一导电类型掺杂，在所述半导体衬底的顶部自下而上依次形成相互重叠的阱区和源区的方法包括：对所述半导体衬底的顶部自下而上依次进行第二导电类型的离子注入和第一导电类型的离子注入，以依次形成相互重叠的阱区和源区。
可选的，在所述的半导体器件的制造方法中，在各所述接触孔中填充金属以形成金属插塞之前，所述半导体器件的制造方法还包括：对用于与所述源极导通的所述源区进行第二导电类型重掺杂的离子注入，以形成阱区接触区。
可选的，在所述的半导体器件的制造方法中，所述半导体衬底为第一导电类型掺杂，在所述半导体衬底的底部形成漏区的方法包括：对所述半导体衬底的底部进行第一导电类型的重掺杂的离子注入，以形成漏区。
本发明提供的半导体器件的制造方法，包括包括在半导体衬底上的深沟槽中形成氧化层和源多晶硅层；形成一护层，所述护层覆盖源多晶硅层和氧化层；刻蚀所述护层和所述氧化层以形成栅沟槽；在所述栅沟槽中形成栅氧化层和隔离介质层；在所述栅沟槽中形成栅多晶硅层；去除所述护层和所述氧化层。通过在半导体衬底上的深沟槽中形成源多晶硅层后，在所述源多晶硅层的顶部和所述氧化层的顶部形成一护层，使得减小了所述源多晶硅层的顶部和所述氧化层的顶部之间的高度差，同时也在源多晶硅层上增加了护层，进而在后续栅多晶硅层的刻蚀中使得源多晶硅层上的栅多晶硅层可以被刻蚀干净，因而避免了在栅多晶硅层与源多晶硅层的过渡区出现多晶硅残留的现象，从而解决了栅极与屏蔽栅短接引起的饱和栅极电流失效的问题。
附图说明
图1A～图1N为现有技术制造方法各步骤中的器件结构示意图；
图2为现有技术进行栅多晶硅回刻时出现多晶硅残留的示意图；
图3为本实施例提供的栅极结构制造步骤流程图；
图4A～图4O为本实施例提供的制造方法各步骤中的器件结构示意图；
其中，各附图标记说明如下：
101-半导体衬底；102-硬质掩膜层；103-深沟槽；104-氧化层；105-源多晶硅层；106-栅沟槽；107a-隔离介质层；107b-栅氧化层；108-栅多晶硅层；108a-栅多晶硅残留；109-阱区；110-源区；111-层间膜；112-接触孔；113-正面金属层；114-背面金属层；
201-半导体衬底；202-硬质掩膜层；203-深沟槽；204-氧化层；205-源多晶硅层；206-护层；207-栅沟槽；208a-隔离介质层；208b-栅氧化层；209-栅多晶硅层；210-阱区；210a-阱区接触区；211-源区；212-层间膜；213-接触孔/插塞；214-正面金属层；215-背面金属层。
具体实施方式
以下结合附图和具体实施例对本发明提出的检测方法及系统作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本实施例提供的半导体器件的制造方法，所述半导体器件用于形成屏蔽栅功率器件，如图3所示，所述半导体器件的制造方法包括：
S1，提供一半导体衬底，在所述半导体衬底中形成深沟槽；
S2，形成氧化层，所述氧化层覆盖所述深沟槽的底壁和侧壁并延伸覆盖所述半导体衬底的顶面；
S3，利用多晶硅材料填充所述深沟槽以形成源多晶硅层，所述源多晶硅层的上表面与所述半导体衬底的顶面持平；
S4，形成一护层，所述护层覆盖所述源多晶硅层和所述氧化层；
S5，刻蚀所述护层和所述氧化层，以在所述半导体衬底和所述源多晶硅层之间形成栅沟槽；
S6，在所述源多晶硅层的表面形成隔离介质层，在位于所述栅沟槽内的所述半导体衬底的表面形成栅氧化层；
S7，利用多晶硅材料填充所述栅沟槽以形成栅多晶硅层，所述栅多晶硅层的上表面与所述半导体衬底的表面持平；
S8，去除所述护层和所述半导体衬底顶面的所述氧化层。
本实施例提供的半导体器件的制造方法，通过在半导体衬底上的深沟槽中填充并回刻源多晶硅层后，在所述源多晶硅层的顶部和所述氧化层的顶部形成一护层，使得减小了所述源多晶硅层的顶部和所述氧化层的顶部之间的高度差，同时也在源多晶硅层上增加了护层，进而在后续栅多晶硅层的刻蚀中使得栅多晶硅可以被刻蚀干净，因而避免了在栅多晶硅层与源多晶硅层的过渡区出现多晶硅残留的现象，从而解决了栅极与屏蔽栅短接引起的饱和栅极电流失效的问题。
进一步的，在本实施例提供的半导体器件的制造方法中，在去除所述护层和所述半导体衬底顶面的所述氧化层之后，所述半导体器件的制造方法还包括：
S10，在所述半导体衬底的顶部自下而上依次形成相互重叠的阱区和源区；
S11，形成一层间膜，所述层间膜覆盖所述半导体衬底的顶面、所述栅氧化层、所述隔离介质层、所述栅多晶硅层和所述源多晶硅层；
S12，形成贯穿所述层间膜的多个接触孔，并在各所述接触孔中填充金属以形成金属插塞，以及在所述层间膜上形成源极和栅极，部分所述金属插塞导通所述栅极和所述栅多晶硅层，另一部分所述金属插塞导通所述源极和所述源多晶硅层，以及所述源极和所述源区；
S13，在所述半导体衬底的底部形成漏区，并在所述半导体衬底的底表面形成背面金属层，所述背面金属层为漏极。
以下，将对照图4A至图4O对本实施例提供的半导体器件的制造方法进行具体说明，需要说明的是，以下说明只是一个较佳的实现方式，本领域的技术人员应该可以容易推及到不脱离本实施方式本质的其他实施方式。
首先，如图4A所示，提供一半导体衬底201，在所述半导体衬底101的顶面形成图形化的硬掩膜层202。所述半导体衬底201可以为硅衬底，所述硬质掩膜层202可以采用氧化层，或采用氧化层加氮化层。具体的，可以采用光刻工艺对所述硬质掩膜层202进行图形化处理以定义出栅极形成区域。
然后，如图4B所示，以所述图形化的硬掩膜层202为掩膜，刻蚀所述半导体衬底201，以在所述半导体衬底201中形成深沟槽203。
形成深沟槽之后，如图4C所示，去除所述硬掩膜层202，形成氧化层204，所述氧化层204覆盖所述深沟槽203的底壁和侧壁。
接着，利用多晶硅材料填充所述深沟槽203以形成源多晶硅层205，所述源多晶硅层205的上表面与所述半导体衬底201的顶面持平。具体的，如图4D所示，利用多晶硅材料填充所述深沟槽203并延伸覆盖所述氧化层204的表面；如图4E所示，对所述源多晶硅层205进行回刻，以去除所述氧化层204上的所述源多晶硅层205，并使所述源多晶硅层205的上表面与所述半导体衬底201的表面持平。所述源多晶硅层205用于形成屏蔽栅。
上述步骤均与现有技术中制造屏蔽栅功率器件的步骤一致，具体操作方式此处不再赘述。
接着，如图4F所示，形成一护层206，所述护层206覆盖所述源多晶硅层205和所述氧化层204。在本实施例中，形成所述护层206的方法为自旋涂布硅玻璃(SOG)。在其他实施例中，也可以在形成所述护层206之后，对所述护层206进行平坦化处理，以保证所述源多晶硅层205的顶部和所述氧化层204的顶部之间的高度差较小。在本实施例中所述护层206的材质为二氧化硅。在其他实施例中，所述护层206也可以选择和所述氧化层204相同的材质。
通过在所述源多晶硅层205和所述氧化层204的顶部增加一护层206，减小了所述源多晶硅层205的顶部和所述氧化层204的顶部之间的高度差，同时也在源多晶硅层205增加了护层206，使得在沉积栅多晶硅层时所述源多晶硅层205的顶部沉积了较少的栅多晶硅，进而在后续栅多晶硅层的刻蚀中使得栅多晶硅可以被刻蚀干净，因而避免了在栅多晶硅层与屏蔽栅多晶硅的过渡区出现多晶硅残留的现象，从而解决了栅极与屏蔽栅短接引起的饱和栅极电流失效的问题。
接着，如图4G所示，刻蚀所述护层206和所述氧化层204，以在所述半导体衬底201和所述源多晶硅层205之间形成栅沟槽207，所述栅沟槽207暴露出部分所述半导体衬底201的侧壁和部分所述源多晶硅层205的侧壁。在本实施例中，刻蚀所述护层206和所述氧化层204的方法包括：对所述护层206和所述氧化层204需要刻蚀的部分进行光罩，之后对光罩后的所述护层206和所述氧化层204进行刻蚀。光罩刻蚀技术也是现有的常规技术手段，此处不再赘述。
再接着，如图4H所示，在所述源多晶硅层205的表面形成隔离介质层208a，在位于所述栅沟槽207内的所述半导体衬底201的表面形成栅氧化层208b。在本实施例中，通过热氧化工艺同时形成隔离介质层208a和栅氧化层208b。
热氧化工艺的好处是能够同时形成隔离介质层208a和栅氧化层208b，节约了工艺步骤和时间。需要说明的是，隔离介质层208a，即多晶硅间隔离氧化硅，是通过对源多晶硅层(即屏蔽栅)205的外周部位的多晶硅氧化形成；栅氧化层208b是对深沟槽203侧面的硅衬底201中的硅氧化形成。
然后，利用多晶硅材料填充所述栅沟槽207以形成栅多晶硅层209，所述栅多晶硅层209的上表面与所述半导体衬底201的表面持平。具体的，如图4I所示，填充多晶硅材料以使所述栅多晶硅层209填满所述栅沟槽207且延伸覆盖所述护层206的表面；如图4J所示，对所述栅多晶硅层209进行回刻，以去除所述护层206上的所述栅多晶硅层209，并使所述栅多晶硅层209的上表面与所述半导体衬底201的表面持平。
由于所述源多晶硅层205的顶部具有较厚的护层206，使得栅多晶硅层209在进行回刻时有较大的刻蚀空间，因此在回刻所述栅多晶硅层209时可以通过适当增加刻蚀时间以使所述源多晶硅层205周围的所述栅多晶硅层209被刻蚀干净；同时，由于所述源多晶硅层205的顶部具有较厚的护层206，也使得所述源多晶硅层205的顶部几乎没有沉积所述栅多晶硅层209，进而避免了在栅多晶硅层209与源多晶硅层205的过渡区出现多晶硅残留的现象，从而解决了栅极与屏蔽栅短接引起的饱和栅极电流失效的问题。
接着，如图4K所示，去除所述护层206和所述半导体衬底201顶面的所述氧化层204。
然后，如图4L所示，在所述半导体衬底201的顶部自下而上依次形成相互重叠的阱区210和源区211。在本实施例中，所述半导体衬底201为第一导电类型掺杂，对所述半导体衬底201的顶部自下而上依次进行第二导电类型的离子注入和第一导电类型的离子注入，以依次形成相互重叠的阱区210和源区211。
再接着，如图4N所示，形成一层间膜212，所述层间膜212覆盖所述半导体衬底201的顶表面、所述隔离介质层208a、所述栅氧化层208b、所述栅多晶硅层209和所述源多晶硅层205；之后，形成贯穿所述层间膜212的多个接触孔，并在各所述接触孔中填充金属以形成金属插塞213，以及在所述层间膜212上形成源极和栅极，部分所述金属插塞213导通所述栅极和所述栅多晶硅层209，另一部分所述金属插塞213导通所述源极和所述源多晶硅层205，以及所述源极和所述源区211。在本实施例中，在所述层间膜212上形成源极和栅极的方法包括：形成正面金属层214，所述正面金属层214覆盖所述层间膜212；对所述正面金属层214进行刻蚀以形成源极和栅极。
在本实施例中，还可以在各所述接触孔中填充金属以形成金属插塞213之前，如图4M所示，对用于与所述源极导通的所述源区211进行第二导电类型重掺杂的离子注入，以形成阱区接触区210a。
最后，如图4O所示，在所述半导体衬底201的底部形成漏区(图中未示出)，并在所述半导体衬底201的底面形成背面金属层215，所述背面金属层215为漏极。在本实施例中，所述半导体衬底201为第一导电类型掺杂，在所述半导体衬底201的底部形成漏区的方法包括：对所述半导体衬底201的底部进行第一导电类型的重掺杂的离子注入，以形成漏区。
需要指出的是，所述半导体器件可以为N型器件或P型器件。当所述半导体器件为N型器件时，第一导电类型为N型，第二导电类型为P型，所述半导体衬底为N型掺杂；当所述半导体器件为P型器件时，第一导电类型为P型，第二导电类型为N型，所述半导体衬底为P型掺杂。
综上所述，本实施例提供的半导体器件的制造方法，所述半导体器件用于形成屏蔽栅功率器件，通过在半导体衬底上的深沟槽中形成源多晶硅层后，在所述源多晶硅层的顶部和所述氧化层的顶部形成一护层，使得减小了所述源多晶硅层的顶部和所述氧化层的顶部之间的高度差，同时也在源多晶硅层上增加了护层，进而在后续栅多晶硅层的刻蚀中使得源多晶硅层上的栅多晶硅层可以被刻蚀干净，因而避免了在栅多晶硅层与源多晶硅层的过渡区出现多晶硅残留的现象，从而解决了栅极与屏蔽栅短接引起的饱和栅极电流失效的问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种半导体器件的制造方法，所述半导体器件用于形成屏蔽栅功率器件，其特征在于，所述半导体器件的制造方法包括：
提供一半导体衬底，在所述半导体衬底中形成深沟槽；
形成氧化层，所述氧化层覆盖所述深沟槽的底壁和侧壁并延伸覆盖所述半导体衬底的顶面；
利用多晶硅材料填充所述深沟槽以形成源多晶硅层，所述源多晶硅层的上表面与所述半导体衬底的顶面持平；
形成一护层，所述护层覆盖所述源多晶硅层和所述氧化层；
刻蚀所述护层和所述氧化层，以在所述半导体衬底和所述源多晶硅层之间形成栅沟槽；
在所述源多晶硅层的表面形成隔离介质层，在位于所述栅沟槽内的所述半导体衬底的表面形成栅氧化层；
填充多晶硅材料以使栅多晶硅层填满所述栅沟槽且延伸覆盖所述护层的表面；
对所述栅多晶硅层进行回刻，以去除所述护层上的栅多晶硅层，并使所述栅多晶硅层的上表面与所述半导体衬底的表面持平；
去除所述护层和所述半导体衬底顶面的所述氧化层。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，在去除所述护层和所述半导体衬底顶面的所述氧化层之后，所述半导体器件的制造方法还包括：
在所述半导体衬底的顶部自下而上依次形成相互重叠的阱区和源区；
形成一层间膜，所述层间膜覆盖所述半导体衬底的顶面、所述栅氧化层、所述隔离介质层、所述栅多晶硅层和所述源多晶硅层；
形成贯穿所述层间膜的多个接触孔，并在各所述接触孔中填充金属以形成金属插塞，以及在所述层间膜上形成源极和栅极，部分所述金属插塞导通所述栅极和所述栅多晶硅层，另一部分所述金属插塞导通所述源极和所述源多晶硅层，以及所述源极和所述源区；
在所述半导体衬底的底部形成漏区，并在所述半导体衬底的底表面形成背面金属层，所述背面金属层为漏极。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述在所述半导体衬底中形成深沟槽的方法包括：
在所述半导体衬底的顶面上形成图形化的硬掩膜层；
以所述图形化的硬掩膜层为掩膜，刻蚀所述半导体衬底，以形成深沟槽；
去除所述硬掩膜层。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述利用多晶硅材料填充所述深沟槽以形成源多晶硅层的方法包括：
利用多晶硅材料填充所述深沟槽并延伸覆盖所述氧化层的表面；
对所述源多晶硅层进行回刻，以去除所述氧化层上的所述源多晶硅层，并使所述源多晶硅层的上表面与所述半导体衬底的顶面持平。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述形成一护层的方法为自旋涂布硅玻璃。
6.根据权利要求1所述的半导体器件的制造方法，其特征在于，在形成一护层之后，所述半导体器件的制造方法还包括：对所述护层进行平坦化处理。
7.根据权利要求1所述的半导体器件的制造方法，其特征在于，通过热氧化工艺同时形成所述栅氧化层和所述隔离介质层。
8.根据权利要求2所述的半导体器件的制造方法，其特征在于，所述半导体衬底为第一导电类型掺杂，在所述半导体衬底的顶部自下而上依次形成相互重叠的阱区和源区的方法包括：
对所述半导体衬底的顶部自下而上依次进行第二导电类型的离子注入和第一导电类型的离子注入，以依次形成相互重叠的阱区和源区。
9.根据权利要求2所述的半导体器件的制造方法，其特征在于，在各所述接触孔中填充金属以形成金属插塞之前，所述半导体器件的制造方法还包括：对用于与所述源极导通的所述源区进行第二导电类型重掺杂的离子注入，以形成阱区接触区。
10.根据权利要求2所述的半导体器件的制造方法，其特征在于，所述半导体衬底为第一导电类型掺杂，在所述半导体衬底的底部形成漏区的方法包括：对所述半导体衬底的底部进行第一导电类型的重掺杂的离子注入，以形成漏区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010872455.8A CN111785642B (zh) | 2020-08-26 | 2020-08-26 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010872455.8A CN111785642B (zh) | 2020-08-26 | 2020-08-26 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111785642A CN111785642A (zh) | 2020-10-16 |
| CN111785642B true CN111785642B (zh) | 2023-03-21 |
Family
ID=72762228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010872455.8A Active CN111785642B (zh) | 2020-08-26 | 2020-08-26 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111785642B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112242305B (zh) * | 2020-10-27 | 2024-02-02 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制造方法 |
| CN114496917A (zh) * | 2020-11-12 | 2022-05-13 | 苏州东微半导体股份有限公司 | 半导体功率器件的制造方法 |
| CN117334584A (zh) * | 2023-09-14 | 2024-01-02 | 中晶新源(上海)半导体有限公司 | 一种半导体器件的形成方法及半导体器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840919A (zh) * | 2008-12-23 | 2010-09-22 | 电力集成公司 | Vts绝缘栅极双极晶体管 |
| CN106876279A (zh) * | 2017-03-31 | 2017-06-20 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽功率器件及其制造方法 |
| CN108701715A (zh) * | 2016-03-31 | 2018-10-23 | 新电元工业株式会社 | 半导体装置的制造方法以及半导体装置 |
| CN109979987A (zh) * | 2017-12-28 | 2019-07-05 | 深圳尚阳通科技有限公司 | 一种屏蔽栅功率器件及制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6416142B2 (ja) * | 2016-03-11 | 2018-10-31 | 株式会社東芝 | 半導体装置 |
-
2020
- 2020-08-26 CN CN202010872455.8A patent/CN111785642B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840919A (zh) * | 2008-12-23 | 2010-09-22 | 电力集成公司 | Vts绝缘栅极双极晶体管 |
| CN108701715A (zh) * | 2016-03-31 | 2018-10-23 | 新电元工业株式会社 | 半导体装置的制造方法以及半导体装置 |
| CN106876279A (zh) * | 2017-03-31 | 2017-06-20 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽功率器件及其制造方法 |
| CN109979987A (zh) * | 2017-12-28 | 2019-07-05 | 深圳尚阳通科技有限公司 | 一种屏蔽栅功率器件及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111785642A (zh) | 2020-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111785642B (zh) | 一种半导体器件的制造方法 | |
| CN111785641B (zh) | 一种半导体器件的制造方法 | |
| KR101116353B1 (ko) | 수직셀을 구비한 반도체장치 및 그 제조 방법 | |
| CN111403292B (zh) | 自对准接触孔屏蔽栅功率mosfet器件的制造方法及形成的器件 | |
| CN111370487B (zh) | 沟槽栅mosfet器件及其制造方法 | |
| KR100302189B1 (ko) | 에스.오.아이(ｓｏｉ)구조를 갖는 반도체 소자 및 그 제조방법 | |
| CN110896053B (zh) | 屏蔽栅场效应晶体管及其形成方法 | |
| JP2018170456A (ja) | 半導体装置及びその製造方法 | |
| CN114242596A (zh) | 一种mosfet器件及其制造方法 | |
| KR100541054B1 (ko) | 하드마스크 스페이서를 채택하여 3차원 모오스 전계효과트랜지스터를 제조하는 방법 | |
| CN112509979B (zh) | 具有屏蔽栅沟槽结构的半导体器件及其制造方法 | |
| CN111883583A (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| JP2990497B2 (ja) | Ｃｍｏｓアナログ半導体装置の製造方法 | |
| JP4750391B2 (ja) | 固体撮像装置の製造方法 | |
| CN112289861B (zh) | 半导体结构及其制造方法 | |
| KR100263673B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| CN113284953B (zh) | 一种屏蔽栅沟槽型mosfet结构及其制造方法 | |
| KR100574487B1 (ko) | 반도체소자의 ｍｏｓ 트랜지스터 제조방법 | |
| KR20110080511A (ko) | 반도체 소자의 형성 방법 | |
| KR20080089016A (ko) | 반도체 소자의 제조 방법 | |
| KR20040008431A (ko) | 반도체 메모리 장치의 제조 방법 | |
| KR100349345B1 (ko) | 반도체 장치의 비트라인 및 그 제조방법 | |
| JP2015084442A (ja) | 半導体装置 | |
| KR20010057476A (ko) | 반도체장치 제조방법 | |
| CN113764444A (zh) | 图像传感器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |