CN111771282A - 存储器件及其形成方法 - Google Patents

Abstract

提供了存储器件和形成方法。所述存储器件包括：衬底；衬底上的阶梯结构；在与衬底相对的一侧上的阶梯结构上的串驱动器结构；以及金属布线结构，其沿着相对于衬底的横向表面的垂直方向，位于串驱动器结构和阶梯结构之间。阶梯结构包括多个字线层。串驱动器结构包括多个晶体管，以单独对多个字线层进行寻址。基于阶梯结构的横向中心区域，串驱动器结构和金属布线结构与阶梯结构垂直对齐。

Description

存储器件及其形成方法

技术领域

概括地说，本公开内容涉及存储器件领域，更具体地，涉及存储器件及其形成方法。

背景技术

非易失性存储器件可以是NAND、NOR、交叉点等形式的三维(3D)存储器件。非易失性存储器件可以包括大量的以行和列排列的非易失性存储器单元。存储器单元彼此堆叠。存储器单元中的每组存储器单元可以共享多条存取线，例如字线和位线。

在NAND存储器件中，串驱动器晶体管(或字线驱动器)和相应字线之间的连接是一个重要的架构决定，它影响NAND管芯面积、管芯性能和系统度量。串驱动器晶体管需要支持高电压和击穿条件，并且占据NAND管芯的相当大的面积。串驱动器晶体管的排列影响存储器件中的接触面积可用性和块高度尺寸。

此外，随着字线层的数量增加，总串驱动器面积增加，这不仅影响存储器件的管芯尺寸，还影响诸如页面缓存器的其它外围器件的沉积。

所公开的器件和方法旨在解决上述一个或多个问题以及本领域的其它问题。

发明内容

本公开内容的一个方面提供了一种存储器件。所述存储器件包括：衬底；衬底上的阶梯结构；在与衬底相对的一侧上的阶梯结构上的串驱动器结构；以及金属布线结构，其沿着相对于衬底的横向表面的垂直方向，位于串驱动器结构和阶梯结构之间。阶梯结构包括多个字线层。串驱动器结构包括多个晶体管，以单独对多个字线层进行寻址。基于阶梯结构的横向中心区域，串驱动器结构和金属布线结构与阶梯结构垂直对齐。

本公开内容的另一方面提供了一种用于形成存储器件的方法。交替的导体/电介质堆叠体形成在衬底之上，并且包括衬底之上的阶梯结构的多个字线层。形成一种半导体器件，包括串驱动器结构和金属布线结构，金属布线结构接触在所述串驱动器结构上，所述串驱动器结构包括多个晶体管。半导体器件的金属布线结构与衬底上的阶梯结构对齐并且结合，以使得串驱动器结构和金属布线结构基于阶梯结构的横向中心区域与阶梯结构垂直地对齐，并且串驱动器结构的多个晶体管分别对阶梯结构的多个字线层进行寻址。

根据本公开内容的描述、权利要求和附图，本领域技术人员可以理解本公开内容的其它方面。

附图说明

根据各种公开内容的实施例，以下附图仅仅是用于说明目的的示例，并不旨在限制本公开内容的范围。

图1示出了与本公开内容中各种公开内容的实施例一致的示例性存储器件的一部分；

图2示出了根据本公开内容的各种实施例的另一示例性存储器件的一部分；

图3示出了与本公开内容中各种所公开的实施例一致的存储器件的示例性布线布局；

图4示出了与本公开内容中各种所公开的实施例一致的存储器件的另一示例性布线布局；

图5示出了另一存储器件的布线布局；

图6示出了另一存储器件的另一布线布局；以及

图7A-7C示出了与本公开内容中各种公开内容的实施例一致的示例性存储器件的加工过程中的某些阶段的半导体结构的示意图。

具体实施方式

现在将详细参考在附图中示出的本发明的示例性实施例。在可能的情况下，在整个附图中将使用相同的附图标记来指代相同或相似的部分。

本公开内容提供了一种存储器件和形成该存储器件的方法。所述存储器件包括：衬底；衬底上的阶梯结构；在与衬底相对的一侧上的阶梯结构上的串驱动器结构；以及金属布线结构，其沿着相对于衬底的横向表面的垂直方向，位于串驱动器结构和阶梯结构之间。阶梯结构包括多个字线层。串驱动器结构包括多个晶体管，以分别地对多个字线层进行寻址。基于阶梯结构的横向中心区域，串驱动器结构和金属布线结构与阶梯结构垂直对齐。在一些实施例中，横向中心区域包括横向中心线，以沿着横向方向将结构分成两半。

因为串驱动器结构、阶梯结构和金属布线结构垂直地对齐并且一个在另一个之上进行堆叠，所以基于阶梯结构的横向中心区域/线，节省并且减少了管芯/器件空间，缩放了串驱动器面积，并且提高了整体管芯/器件效率。

本文使用的，术语“存储器件”指代至少在横向方向的衬底上具有垂直方向的存储器单元晶体管串(本文中称作“存储器单元串”的区域，例如NAND串)的半导体器件，以使得存储器串相对于衬底在垂直方向上延伸。

如本文使用的，术语“垂直的/垂直地”指代基本上额定地垂直于衬底的横向表面。因此，衬底的横向方向是沿着衬底的横向表面，并且垂直方向基本上垂直于衬底的横向方向。

如本文所公开的，不同的结构/层可以基于横向中心区域/线来垂直地进行对齐和堆叠，例如，这些垂直地对齐的结构(或层)的横向中心区域和/或横向中心线基本上彼此重叠。

图1示出了根据本公开内容的各种实施例的示例性存储器件100的横截面。

存储器件100可以包括衬底110和在衬底110上形成的多个导体/电介质层对24，以在衬底110上形成阵列器件120。阵列器件120可以包括形成在单元阵列区域10中的单元阵列结构和形成在阶梯结构(SS)区域20中的阶梯结构。

衬底110可以包括硅(例如单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)或任何其它合适的材料。

在一个实施例中，衬底110是硅衬底。衬底110可以是未掺杂的、部分掺杂的或完全掺杂的p型或n型掺杂剂。衬底的掺杂可以在厚度方向和/或宽度方向上。硅衬底可以是打薄的硅衬底，例如打薄的单晶硅层。在一些实施例中，单晶硅层的厚度在200纳米到50微米之间。在一些实施例中，单晶硅层的厚度在500纳米到5微米之间。单晶硅层可以部分或全部掺杂有n型和/或p型掺杂剂。

如图1中所示，衬底110的“横向”方向是沿着衬底110的横向表面，而“垂直”方向基本上垂直于衬底110的横向方向。

形成在衬底110上的导体/电介质层对24也可以称为“交替的导体/电介质堆叠体”。每个导体/电介质层对24可以包括延伸到单元阵列区域10和阶梯结构(SS)区域20的导体层122和电介质层124。

在阶梯结构区域20中延伸的导体层122可以充当字线。因此，阶梯结构区域20中的阶梯结构包括沿着衬底110的横向方向具有不同阶梯长度的多个字线层122。例如，如图1中所示，在阶梯结构区域20中的所有多个导体层122中，最靠近衬底110的导体层122a可以具有最大的阶梯长度。

交替的导体/电介质堆叠体24中的导体层122和电介质层124可以相对于衬底110在垂直方向上交替。例如，除了在交替导体/电介质堆叠体24的顶部或底部的导体层之外，每个导体层122可以在两面被两个电介质层124邻接，并且每个电介质层124可以在两面被两个导体层122邻接。导体层122可以具有相同的厚度或可以具有不同的厚度。电介质层124可以具有相同的厚度或可以具有不同的厚度。在一些实施例中，交替的导体/电介质堆叠体24可以包括与导体/电介质层对相比具有不同材料和/或厚度的更多的导体层或更多的电介质层。

导体层122可以包括导电材料，例如钨(W)、钴(Co)、铜(Cu)、铝(Al)、掺杂硅、硅化物和/或任何其它合适的导体材料。电介质层124可以包括电介质材料，例如氧化硅、氮化硅、氮氧化硅和/或任何其它合适的电介质材料。

在一些实施例中，存储器件100可以是NAND闪存器件。衬底110上的单元阵列区域10中的阵列器件120可以包括单元阵列结构，单元阵列结构包括存储器单元。存储器单元可以包括多个存储器单元串68，其延伸穿过衬底110上的导体/电介质层对24。

存储器单元串68可以包括用于存储器单元的多个控制栅。单元阵列区域10中的交替的导体/电介质堆叠体24中的导体层122可以充当存储器单元串68的每个存储器单元的控制栅。

在一个实施例中，存储器单元串68可以包括半导体通道126和复合层128。半导体通道126可以包括硅，例如非晶硅、多晶硅或单晶硅。复合层128可以包括例如隧穿层、存储层(或“电荷俘获/存储层”)和阻隔层。每个存储器单元串68可以具有圆柱形状。半导体通道126、隧穿层、存储层和阻隔层可以以这样的顺序沿着从圆柱体的中心向外表面的方向排列。在一个实施例中，复合层128可以包括ONO电介质，其具有例如包括氧化硅的隧穿层、包括氮化硅的存储层、和包括氧化硅的阻隔层。在其它实施例中，存储器单元串68可以包括任何合适的配置。例如，存储器单元串可以包括在电介质填充物和ONO栅极电介质之间形成的通道层。

存储器单元串68可以包括：在存储器单元串68的更靠近衬底110的一端的选择栅(例如，源极选择栅)；以及在存储器单元串68远离衬底110的一端的另一选择栅(例如，漏极选择栅)。

选择栅可以控制存储器单元串68的半导体通道126的开/关状态和/或电导率。在一些实施例中，选择栅包括导体材料，包括但不限于钨、钴、铜、铝、掺杂硅、硅化物或其任何组合。对于每个存储器单元串68，可以在每个存储器单元串的一端形成外延插头(未示出)，该外延插头可以接触半导体通道和衬底110的掺杂区域，以用作由存储器单元串的更靠近衬底110的一端处的选择栅控制的通道。

存储器单元串68的选择栅可以包括交替的导体/电介质堆叠体的一个或多个下部导体层，例如如图1中所示的更靠近衬底110的导体层122a。替代地，存储器单元串68的选择栅可以是在衬底和交替的导体/电介质堆叠体之间形成的分开的导体层。在一些实施例中，存储器单元串还包括由远离衬底110的交替导体/电介质堆叠体的一个或多个上部导体层形成的另一选择栅。存储器单元串的选择栅也可以由远离衬底110的交替导体/电介质堆叠体上的分开的导体层形成。

在一些实施例中，衬底110上的阵列器件120还可以包括形成在阶梯结构区域20中的字线接触插头142。字线接触插头142可以在阶梯结构区域20中的衬底110上的电介质层144内垂直地延伸。每个字线接触插头142可以具有与对应的字线层(例如，阶梯结构区域20中的对应导体层122)接触的一端(例如，下端)，以分别地对阵列器件的对应字线进行寻址。

在一些实施例中，每个字线接触插头142在沿着垂直方向远离衬底110的一侧接触对应的字线层122(导体层122的一部分)。字线接触插头142可以包括通过填充接触孔和/或接触沟槽形成的导电材料。在一个实施例中，导电材料可以是钨。在一些实施例中，填充接触孔和/或接触沟槽可以包括在沉积导电材料之前沉积阻隔层、粘合层和/或晶种层。

在各种实施例中，存储器件可以包括一个或多个连接的外围设备，用于控制衬底110上的阵列器件。在一些实施例中，一个或多个外围器件可以包括互补金属氧化物半导体(MOS)器件。外围器件的CMOS器件可以用作存储器件的不同功能的器件。例如，外围器件可以包括驱动器，例如串驱动器、页面缓存器、感测放大器、列解码器和行解码器、充电泵、电流或电压基准和/或电路的任何有源或无源组件(例如，晶体管、二极管、电阻器或电容器)。

在一些实施例中，可以形成金属布线结构，用于在外围器件和阵列器件之间进行信号布线。例如，金属布线结构可以在外围器件和阵列器件之间或在不同的外围晶体管之间传输电信号。

在一个实施例中，存储器件可以包括串驱动器晶体管。每个串驱动器晶体管电连接到相应字线接触插头的一端(与衬底相反)的表面，从而单独地对存储器单元串的相应字线进行寻址。

例如，图2示出了根据本公开内容的各种实施例的示例性存储器件200。存储器件200可以包括图1中所示的存储器件100的结构和/或存储器件200的任何其它合适的结构。

如图2中所示，存储器件200的阶梯结构区域20包括阶梯结构25。阶梯结构25包括在阶梯结构区域20中具有不同阶梯长度的多个字线层。例如，作为相应导体层122a的一部分，字线层122a可以在阶梯结构区域20中的阶梯结构25的所有字线层中具有最大的阶梯长度。在一些实施例中，具有最大阶梯长度的导体层可以是被配置在衬底和交替导体/电介质堆叠体之间的分开的导体层。

存储器件200还可以包括串驱动器结构210和金属布线结构220。金属布线结构220可以被形成在串驱动器结构210和阶梯结构区域20中的阶梯结构25之间。

如图2中所示，串驱动器结构210可以被形成在阵列器件120远离衬底110的一侧，以允许在串驱动器结构210和阶梯结构25之间更直接的连接。

串驱动器结构210可以包括半导体层214和形成在半导体层214中/上的多个晶体管202。

半导体层214可以是例如打薄的衬底。在一个实施例中，整个晶体管202可以形成在半导体层214中。在一些实施例中，半导体层214包括单晶硅。在一些实施例中，半导体层214可以由包括硅锗、砷化镓、锗和/或任何其它合适的材料制成。可以在半导体层214中形成绝缘区204和掺杂区206，例如晶体管202的源极区或漏极区。

串驱动器结构210还可以包括层间电介质(ILD)层，例如形成在半导体层214上和在相邻晶体管202之间的电介质层216。电介质层216可以由包括但不限于氧化硅、氮化硅、氮氧化硅、掺杂氧化硅或其任何组合的材料制成。

金属布线结构220可以包括形成在电介质层228中的多个金属层结构223。每个金属层结构223可以包括多个金属层，其由包括钨(W)、铜(Cu)、铝(Al)和/或任何其它合适材料的材料制成。电介质层228可以由包括但不限于氧化硅、氮化硅、氮氧化硅、掺杂氧化硅或其任何组合的材料制成。

包括金属层结构223的金属布线结构220可以垂直地排列在阶梯结构25和串驱动器结构210之间。一个金属层结构223可以将(多个晶体管202中的)一个晶体管202与(多个字线层中的)一个字线层122连接起来，以分别地对存储器单元的相应字线进行寻址。

每个金属层结构223可以包括在第二电介质层228中沿横向和/或垂直方向延伸的多个金属层。例如，金属层可以包括垂直取向的金属层，例如沿垂直方向延伸的接触插头221a-b，以及横向取向的金属层，例如相对于衬底110沿横向延伸的接触线225。每个金属层结构中的多个金属层可以包括各种类型的布局，被配置用于期望的金属/信号布线，以提高整体管芯/器件效率并且减少或节省管芯/器件空间。

例如，第一接触插头221a可以形成为在垂直方向上延伸，以接触与对应的字线接触插头142接触的接触焊盘150。可以形成在垂直方向上延伸的第二接触插头221b，以接触与相应的晶体管202接触的接触焊盘203。接触线225可以形成为连接到接触插头221a-b中的每个接触插头的横向接触线，以提供期望的布线。例如，不同金属层结构223中的接触线225可以不同，以适应布线要求。

如本文所公开的，接触插头/线、接触焊盘和/或任何金属层可以由相同或不同的材料制成，并且可以通过任何合适的过程在垂直和横向二者方向上形成。导电材料可以包括例如钨、钴、铜、铝、硅化物或其任何组合。

这样，每个金属层结构223可以电连接到一个晶体管202，以将电信号传送到相应的晶体管202和从相应的晶体管202传送电信号。每个金属层结构223还可以电连接到阵列器件120的阶梯结构25的字线层，以使得阵列器件的字线可以被单独寻址。

为了说明的目的，图2中示出的阶梯结构25的字线层122的数量、金属布线结构220的金属层结构223的数量以及串驱动器结构210的晶体管202的数量是示例性的，任何数量的字线层、金属层结构和晶体管都可以被包括在所公开的存储器件中。例如，可以添加另外的金属层来容纳增加数量的字线层和晶体管，以提供具有小管芯尺寸、高器件密度和改进性能的存储器件。

在各种实施例中，为了节省所公开的存储器件的管芯/器件空间，形成在CMOS衬底中的串驱动器结构210的晶体管202(例如串驱动器晶体管)可以基于横向方向上的阶梯结构25的中心区域/线，在垂直方向上与阵列器件120的阶梯结构25对齐和部署。金属布线结构220可以在垂直方向上被排列在阶梯结构25和串驱动器结构210之间，并且基于在横向方向上的阶梯结构25的中心区域/线，与阶梯结构25和/或串驱动器结构210对齐。

在各种实施例中，当阶梯结构25、串驱动器结构210和金属布线结构220垂直地对齐时，结构25、210、220中的一个结构的横向中心线和/或横向中心区域可以与结构25、210、220中的一个或多个其它的结构的横向中心线和/或横向中心区域重叠。

如本文所使用的，术语“横向中心区域”指代沿着相对于衬底的横向方向的结构/层的中心区域。术语“横向中心线”指代沿着相对于衬底的横向方向的结构/层的中心线。横向中心区域/线两侧的部分结构/层可以具有基本相同的横向长度。横向中心线落在横向中心区域内。横向中心区域可以基于横向中心线来确定。

在一些实施例中，结构/层(例如，阶梯结构25、串驱动器结构210和/或金属布线结构220)的横向中心区域(例如，图2中的区域a)可以具有结构/层的总的横向长度的大约50％或更小(例如，大约40％、30％、20％、10％、5％或小于1％)的横向长度。

在各种实施例中，沿着横向方向的串驱动器结构210的横向中心区域/线的每一侧上的晶体管202的数量可以相同或不同。金属布线结构220的横向中心区域/线的沿着横向方向的每一侧上的金属层结构223的数量可以相同或不同。阶梯结构25的横向中心区域/线的沿着横向方向的每一侧上的字线接触插头142的数量可以相同或不同。在实施例中，阶梯结构25、串驱动器结构210和金属布线结构220在横向方向上可以具有相同的长度或不同的长度。

在某些实施例中，串驱动器结构210和/或金属布线结构220可以与阶梯结构25垂直地对齐，以沿着如图2中所示的阶梯结构25的横向中心线C-C’基本对称地配置。在特定实施例中，串驱动器结构仅与阶梯结构区域20中的阶梯结构对齐和堆叠，而不是被形成在单元阵列区域10中的单元阵列结构之下/之上，例如，如图1中所示。

例如，如图3-4中所示，形成在CMOS衬底410中的串驱动器结构210的晶体管202可以形成在阶梯结构25的横向中心线C-C’的两侧。在一个实施例中，CMOS衬底410中的串驱动器结构210、CMOS衬底410中的金属布线结构220以及阵列衬底420中的阶梯结构25可以沿着中心线C-C’或沿着覆盖中心线C-C’的横向中心区域横向居中地被形成。

在一个实施例中，阶梯结构25的横向中心线C-C’可以基于在阶梯结构25中具有最大阶梯长度的字线层来确定，例如在阵列器件120的所有导体层122中。当然，阶梯结构25的横向中心线C-C’可以落入阶梯结构25的横向中心区域内。在某些情况下，根据阶梯结构中最大的阶梯长度，阶梯结构的横向中心区域是基于阶梯结构的横向中心线来确定的。

以这样的方式，因为串驱动器结构、阶梯结构和金属布线结构垂直地对齐并且一个在另一个之上进行堆叠，所以基于阶梯结构的横向中心区域/线，节省并且减少了管芯/器件空间，缩放了串驱动器面积，并且提高了整体管芯/器件效率。

图5-6示出了串驱动器结构和阶梯结构之间的布线布局的示例的其它可能配置。

如图5中所示，CMOS衬底507和阵列衬底509相互堆叠。阶梯结构525形成在阵列衬底509中，并且通过金属层520连接到形成在CMOS衬底507中的串驱动器结构510。串驱动器结构510沿着横向方向部署在与阶梯结构525相对的一侧。如图所示，阶梯结构525排列在E-E’线的一侧，而串驱动器结构510形成在E-E’线的相对侧。随着阶梯结构525中的字线层的数量增加，金属层520的数量和布局面积必须增加。图5中的布线布局没有提供有效的间距，并且必须增加金属的使用。例如，随着字线层的数量进一步增加，必须添加另外的金属层来适应增加的串驱动器的数量，以控制阶梯结构中增加的字线数量。在这种情况下，添加的串驱动器可以沿着远离阶梯结构的横向方向排列。

图6示出了3D存储器件的CMOS阵列下(CUA)架构。阶梯结构625可以形成在阵列衬底609上。CMOS衬底607被排列在阵列衬底609之下，阵列衬底609上形成有存储器阵列层和/或阶梯结构625。用于在存储器阵列的串驱动器结构610和阶梯结构625的字线之间对信号进行路由的金属层620可以被排列为使得一条或多条金属线能够从存储器阵列上方的触点/迹线布线到存储器阵列下方的一个或多个触点，例如图6中所示的CMOS衬底607的串驱动器电路的触点。在这种情况下，串驱动器结构610的串驱动器通过长通孔接触，朝着阶梯结构625的字线来连接。随着栅堆叠或字线数量的增加，金属布线的数量增加，这占据了器件的更多空间，并且需要更多的金属使用。

各种实施例还提供了用于形成存储器件的方法。例如，诸如串驱动器结构和阵列器件的外围器件可以在不同的衬底上单独地加工，以使得用于加工阵列器件的某些高温过程不会不利地影响串驱动器结构的加工(例如，避免掺杂剂的过度扩散、控制掺杂浓度和/或离子注入的厚度等)。

用于形成存储器件的示例性方法包括：在第一衬底(例如，第一硅衬底)上形成串驱动器结构和金属布线结构，在第二衬底(例如，第二硅衬底)上形成阵列器件，以及将串驱动器结构和阵列器件结合在一起。图7A到图7C示出了根据本公开内容的各种实施例的用于形成存储器件的示例性加工工艺。

如图7A中所示，多个晶体管202形成在第一硅衬底214上。晶体管202可以通过多个处理步骤形成，包括但不限于光刻、干/湿蚀刻、薄膜沉积、热生长、注入或其任何组合。在一些实施例中，掺杂区206形成在第一硅衬底214中。绝缘区204也形成在第一硅衬底214中。第一电介质层216形成在第一硅衬底214上。第一电介质层216包括接触插头201，以与晶体管202电连接。

第二电介质层228形成在第一电介质层216上。在一些实施例中，第二电介质层228可以是多层的组合，并且可以在单独的步骤中形成。例如，第二电介质层228可以包括横向金属层225和垂直金属层221，并且还可以包括接触焊盘151，接触焊盘151可以形成在单独的电介质层中。

金属层221/225可以包括通过一种或多种薄膜沉积工艺沉积的导体材料，包括化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、电镀、化学镀或其任何组合。用于形成金属层的加工工艺还可以包括光刻、抛光、湿/干蚀刻或其任何组合。电介质层216、228可以通过薄膜沉积工艺形成，包括但不限于CVD、PVD、ALD或其任何组合。

图7B示出了形成在第二衬底110上的阵列器件120。第二衬底110可以是硅衬底。阵列器件120可以形成在第二硅衬底110上。

可以形成交替的导体/电介质堆叠体24，包括导体层122和电介质层124的层对。在一个实施例中，交替的导体/电介质堆叠体24可以通过以下操作来形成：首先形成包括两个不同电介质层的交替的电介质堆叠体408，随后用导体层122替换两个电介质层中的一个电介质层，从而在交替的导体/电介质堆叠体24中形成多个导体/电介质层对。用导体层122替换电介质层可以通过对另一电介质层选择性地湿法蚀刻电介质层并且用导体层122填充该结构来执行。导体层122可以通过CVD、ALD、任何其它合适的工艺或其任和组合来填充。导体层122可以包括导体材料，包括但不限于钨、钴、铜、铝、多晶硅、硅化物或其任何组合。交替的电介质堆叠体304可以通过一种或多种薄膜沉积工艺形成，包括但不限于CVD、PVD、ALD或其任何组合。在一些实施例中，交替的电介质堆叠体可以由多个导体/电介质层对代替，即导体层(例如，多晶硅)和电介质层(例如，氧化硅)的交替堆叠。

在一些实施例中，字线接触插头142形成在第二硅衬底110上。每个字线接触插头142可以垂直地延伸穿过电介质层144。在一些实施例中，字线接触插头142的一端落在字线层122上(例如，导体层122的一部分)，以使得每个字线接触插头142电连接到对应的字线层122。每个字线接触插头142可以电连接到相应的字线层122，以单独地对存储器单元串的相应字线进行寻址。

在一些实施例中，字线接触插头142通过以下操作来形成：使用干/湿蚀刻工艺形成穿过电介质层144的垂直开口，随后用导体材料和用于导体填充、粘合和/或其它目的的其它材料(例如，阻隔层、粘合层和/或晶种层)来填充开口。字线接触插头142可以包括导体材料，包括但不限于钨、钴、铜、铝、掺杂硅、硅化物或其任何组合。字线接触插头142的开口可以通过ALD、CVD、PVD、电镀、任何其它合适的工艺或其任何组合，用导体材料和其它材料来填充。

在一些实施例中，形成接触焊盘152和电介质层164。接触焊盘152可以包括导体材料，包括但不限于钨、钴、铜、铝、掺杂硅、硅化物或其任何组合。电介质层164可以包括电介质材料，包括但不限于氧化硅、氮化硅、氮氧化硅或其任何组合。

在图7C中，串驱动器结构210可以通过以下方式结合到阶梯结构120：上下翻转串驱动器结构210，将面向下朝向阶梯结构120的金属布线结构220与面向上的接触焊盘152对齐(以面对面的方式)；将串驱动器结构210放置在阶梯结构120上方，以使得金属布线结构220位于阶梯结构120的接触焊盘152上方并且与之相接触；执行结合处理，以及将金属布线结构220与阶梯结构120相结合。在一些实施例中，结合处理包括等离子体处理、湿法处理和/或热处理。在一些实施例中，接触焊盘151、152包括铜。

结合处理可以包括混合结合，例如金属/电介质混合结合，其可以是表面之间的直接结合，而不使用中间层，例如焊料或粘合剂，其可以同时提供获得的金属-金属结合和电介质-电介质结合。

以这种方式，示例性存储器件可以通过例如在衬底110上形成交替的导体/电介质堆叠体24来形成。交替的导体/电介质堆叠体24可以包括衬底110上的阶梯结构25的多个字线层。诸如CMOS器件之类的半导体器件可以被形成为包括串驱动器结构210和金属布线结构220。金属布线结构220可以接触串驱动器结构210，并且串驱动器结构210可以包括多个晶体管202。半导体器件的金属布线结构220可以与衬底110上的阶梯结构25对齐和结合。

串驱动器结构210和金属布线结构220可以基于如图2中所示的阶梯结构25的横向中心区域a，与阶梯结构25垂直地对齐。串驱动器结构210的多个晶体管202可以单独地对阶梯结构25的多个字线层进行寻址。

可选地，阶梯结构25的横向中心区域a可以具有大约为阶梯结构25的总的横向长度的50％或更小的横向长度。在一个实施例中，阶梯结构25的总的横向长度可以是多个字线层122之中的字线层122a的最大阶梯长度。

可选地，与阶梯结构25垂直对齐的串驱动器结构210和金属布线结构220可以具有落入阶梯结构25的横向中心区域a内的横向中心线。与阶梯结构25垂直对齐的串驱动器结构210和金属布线结构220可以具有横向中心区域，每个横向中心区域与阶梯结构25的横向中心区域a重叠。

可选地，阶梯结构25可以具有基于多个字线层122之中的字线层122a的最大阶梯长度确定的横向中心线C-C’，并且横向中心区域a可以覆盖横向中心线C-C’，或由横向中心线C-C’及其周围确定。

可选地，串驱动器结构201、金属布线结构220和阶梯结构25可以基于阶梯结构25的横向中心线C-C’垂直地对齐和居中。

在一些实施例中，金属布线结构220可以包括排列在阶梯结构25和串驱动器结构210之间的多个金属层结构223。一个金属层结构223可以将多个晶体管202中的一个晶体管与多个字线层122中的字线层连接。每个金属层结构223可以包括在电介质层228中沿着横向方向延伸的至少一个横向取向的金属层225，以及在电介质层228中沿着垂直方向延伸的多个垂直取向的金属层221。

可选地，多个垂直取向的金属层221可以包括电连接到相应字线层122的第一垂直取向金属层221a和电连接到相应晶体管202的第二垂直取向金属层221b。第一和第二垂直取向金属层221a-b可以通过至少一个横向取向金属层225连接。每个金属层结构223中的至少一个横向取向的金属层225可以具有不同的横向长度。

字线接触插头142可以在远离衬底110延伸的一侧接触对应的字线层122，以允许阶梯结构25和金属布线结构220之间的直接连接，从而允许阶梯结构25和串驱动器结构210之间的直接连接。多个存储器单元串68可以在如图1中所示的衬底110上，沿着单元阵列区域10中的垂直方向上延伸而形成。如所公开的，所述存储器件被形成为具有减少的管芯/器件空间、缩放的串驱动器面积以及提高的整体管芯/器件效率。

以上详细描述仅示出了本公开内容的某些示例性实施例，并且不旨在限制本公开内容的范围。本领域技术人员可以整体理解本说明书，并且各种实施例中的技术特征可以结合到本领域普通技术人员可以理解的其它实施例中。在不脱离本发明的精神和原理的情况下，其任何等同物或修改都落入本发明的真实范围内。

Claims (26)

1.一种存储器件，其包括：

衬底；

在所述衬底上的阶梯结构，其中，所述阶梯结构包括多个字线层；

串驱动器结构，在与所述衬底相对的一侧上在所述阶梯结构之上，所述串驱动器结构包括多个晶体管，以分别地对所述多个字线层进行寻址；以及

金属布线结构，其沿着相对于所述衬底的横向表面的垂直方向，位于所述串驱动器结构和所述阶梯结构之间，其中：

所述串驱动器结构和所述金属布线结构是基于所述阶梯结构的横向中心区域，与所述阶梯结构垂直地对齐的。

2.根据权利要求1所述的器件，其中：

所述阶梯结构的横向中心区域具有约为所述阶梯结构总的横向长度的50％或更小的横向长度。

3.根据权利要求1所述的器件，其中：

与所述阶梯结构垂直地对齐的所述串驱动器结构和所述金属布线结构各自具有落入所述阶梯结构的横向中心区域内的横向中心线。

4.根据权利要求1所述的器件，其中：

与所述阶梯结构垂直地对齐的所述串驱动器结构和所述金属布线结构各自具有与所述阶梯结构的横向中心区域重叠的横向中心区域。

5.根据权利要求1所述的器件，其中：

所述阶梯结构具有基于在所述多个字线层之中的字线层的最大阶梯长度确定的横向中心线，并且所述横向中心线落入所述横向中心区域内。

6.根据权利要求1所述的器件，其中：

所述串驱动器结构、所述金属布线结构和所述阶梯结构是基于所述阶梯结构的横向中心线垂直地对齐并且居中的。

7.根据权利要求1所述的器件，其中：

所述金属布线结构包括多个金属层结构，所述多个金属层结构排列在所述阶梯结构和所述串驱动器结构之间，其中：

一个金属层结构将所述多个晶体管中的一个晶体管与所述多个字线层中的字线层连接，以用于信号路由。

8.根据权利要求7所述的器件，其中，每个金属层结构包括：

在电介质层中沿横向方向延伸的至少一个横向取向的金属层，以及

在所述电介质层中沿所述垂直方向延伸的多个垂直取向的金属层。

9.根据权利要求8所述的器件，其中：

所述多个垂直取向金属层包括电连接到相应字线层的第一垂直取向金属层和电连接到相应晶体管的第二垂直取向金属层。

10.根据权利要求9所述的器件，其中：

所述第一垂直取向金属层和所述第二垂直取向金属层通过所述至少一个横向取向的金属层来连接。

11.根据权利要求9所述的器件，其中：

每个金属层结构中的所述至少一个横向取向的金属层具有不同的横向长度。

12.根据权利要求1所述的器件，还包括：

字线接触插头，其在远离所述衬底延伸的一侧接触相应的字线层，以允许在所述阶梯结构和所述串驱动器结构之间的直接连接。

13.根据权利要求1所述的器件，还包括：

多个存储器单元串，其在所述垂直方向上延伸并且被形成在所述衬底之上的单元阵列区域中。

14.一种用于形成存储器件的方法，包括：

在衬底之上形成交替的导体/电介质堆叠体，其中，所述交替的导体/电介质堆叠体包括在所述衬底之上的阶梯结构的多个字线层；

形成包括串驱动器结构和接触在所述串驱动器结构上的金属布线结构的半导体器件，所述串驱动器结构包括多个晶体管；以及

将所述半导体器件的所述金属布线结构与所述衬底之上的所述阶梯结构对齐并且结合，以使得：

所述串驱动器结构和所述金属布线结构基于所述阶梯结构的横向中心区域与所述阶梯结构垂直地对齐，以及

所述串驱动器结构的所述多个晶体管分别地对所述阶梯结构的所述多个字线层进行寻址。

15.根据权利要求14所述的方法，其中：

所述阶梯结构的横向中心区域具有约为所述阶梯结构总的横向长度的50％或更小的横向长度。

16.根据权利要求14所述的方法，其中：

与所述阶梯结构垂直地对齐的所述串驱动器结构和所述金属布线结构具有落入所述阶梯结构的横向中心区域内的横向中心线。

17.根据权利要求14所述的方法，其中：

与所述阶梯结构垂直地对齐的所述串驱动器结构和所述金属布线结构具有横向中心区域，每个所述横向中心区域与所述阶梯结构的横向中心区域重叠。

18.根据权利要求14所述的方法，其中：

所述阶梯结构具有基于在所述多个字线层之中的字线层的最大阶梯长度来确定的横向中心线，并且所述横向中心区域覆盖所述横向中心线。

19.根据权利要求14所述的方法，其中：

所述串驱动器结构、所述金属布线结构和所述阶梯结构是基于所述阶梯结构的横向中心线垂直地对齐并且居中的。

20.根据权利要求14所述的方法，其中：

所述金属布线结构包括多个金属层结构，所述多个金属层结构排列在所述阶梯结构和所述串驱动器结构之间，其中：

一个金属层结构将所述多个晶体管中的一个晶体管与所述多个字线层中的字线层连接。

21.根据权利要求20所述的方法，其中，每个金属层结构包括：

在电介质层中沿横向方向延伸的至少一个横向取向的金属层，以及

在所述电介质层中沿所述垂直方向延伸的多个垂直取向的金属层。

22.根据权利要求21所述的方法，其中：

所述多个垂直取向的金属层包括电连接到相应字线层的第一垂直取向金属层和电连接到相应晶体管的第二垂直取向金属层。

23.根据权利要求22所述的方法，其中：

所述第一垂直取向金属层和所述第二垂直取向金属层通过所述至少一个横向取向的金属层来连接。

24.根据权利要求22所述的方法，其中：

每个金属层结构中的所述至少一个横向取向的金属层具有不同的横向长度。

25.根据权利要求14所述的方法，还包括：

形成字线接触插头，其在远离所述衬底延伸的一侧接触相应的字线层，以允许在所述阶梯结构和所述串驱动器结构之间的直接连接。

26.根据权利要求14所述的方法，还包括：

形成多个存储器单元串，其在所述衬底之上的单元阵列区域中在所述垂直方向上延伸。

Images