CN111755044A - 磁性存储器的读出电路及磁性存储器 - Google Patents

磁性存储器的读出电路及磁性存储器 Download PDF

Info

Publication number
CN111755044A
CN111755044A CN201910232563.6A CN201910232563A CN111755044A CN 111755044 A CN111755044 A CN 111755044A CN 201910232563 A CN201910232563 A CN 201910232563A CN 111755044 A CN111755044 A CN 111755044A
Authority
CN
China
Prior art keywords
charging capacitor
charging
voltage
coupled
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910232563.6A
Other languages
English (en)
Other versions
CN111755044B (zh
Inventor
郑斯文
倪昊
汪腾野
王韬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910232563.6A priority Critical patent/CN111755044B/zh
Priority to US16/828,346 priority patent/US11087815B2/en
Publication of CN111755044A publication Critical patent/CN111755044A/zh
Application granted granted Critical
Publication of CN111755044B publication Critical patent/CN111755044B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种磁性存储器的读出电路及磁性存储器，读出电路包括：第一充电电容，其一端接地，其另一端耦接数据单元的输出端；第一预充电模块，用以对所述第一充电电容进行充电；第一放电控制模块，用以根据第一充电电容的放电速度控制数据电压的大小；第二充电电容；第二预充电模块，其耦接所述第二充电电容的另一端，用以对第二充电电容进行充电；第二放电控制模块，其控制端耦接第二充电电容的另一端，其输入端接入电源电压，其输出端输出参考电压，用以根据第二充电电容的放电速度控制参考电压的大小；灵敏放大器，其输入端分别接入数据电压和参考电压，其输出端输出读出信号。本发明技术方案能够提升磁性存储器的读出准确性和可靠性。

Description

磁性存储器的读出电路及磁性存储器
技术领域
本发明涉及集成电路技术领域，尤其涉及一种磁性存储器的读出电路及磁性存储器。
背景技术
自旋转移矩磁性随机存储器(Spin Transfer Torque Magnetic Random AccessMemory,STT-MRAM)汇集多种存储器的优势，集成度可以与动态随机存储器比拟，高速读写能力可以与静态随机存储器比拟，还具有闪存(flash)的非易失性、无限的读写次数等性能。STT-MRAM利用自旋转移矩效应，通过外加电流，使其自由层磁矩发生翻转，使磁隧道结(Magnetic Tunnel Junction,MTJ)表现两种不同的电阻状态，当自由层磁矩与参考层平行时，表现出低电阻RP，实现写“0”；当自由层磁矩方向与参考层相反，表现出高电阻RAP，实现写“1”。隧穿磁阻率(Tunneling Magneto Resistance,TMR)＝(RAP-RP)/RP×100％，其中，RAP表示MTJ的高电阻，RP表示MTJ的低电阻。隧穿磁阻率可以表示MTJ两种电阻状态的可区别程度，TMR越高，MTJ性能越好。
在传统的读出电路的设计中，请参照图1，图1为现有技术中的读出电路的示意图。RMTJ为被读取单元电阻，Rref为参考单元电阻。Vx为被读取的单元电压，Vref为参考单元电压。通过灵敏放大器SA(Sense Amplifier)将被读取单元的电压Vx与参考单元的电压Vref进行比较放大后读出数据。
但是，由于材料和工艺的影响，MTJ的两种状态的阻值比无法达到很高，导致读出窗口受限。为了扩大判决窗口，可加大读取电流Iread，但电流过大会影响被读取单元的可靠性，可能会对MTJ的磁阻状态产生影响，使存储数据改变，产生读串扰。而过小的操作电流又需要增加读取时间。此外，由于位线上未选中的存储单元会产生漏电，灵敏放大器的参考输入端口Vref受参考单元位线上漏电的影响，不能保持在初始水平；如图2所示，参考电压Vref由初始值变为动态值，导致处于低阻态的被读取的单元电压Vx的判决窗口3变小。
发明内容
本发明解决的技术问题是如何提升磁性存储器的读出准确性和可靠性。
为解决上述技术问题，本发明实施例提供一种磁性存储器的读出电路，磁性存储器的读出电路包括：第一充电电容，其一端接地，其另一端耦接所述数据单元的输出端；第一预充电模块，其耦接所述第一充电电容的另一端，用以对所述第一充电电容进行充电；第一放电控制模块，其控制端耦接所述第一充电电容的另一端，其输入端接入电源电压，其输出端输出数据电压，用以根据所述第一充电电容的放电速度控制所述数据电压的大小；第二充电电容，其一端接地，其另一端耦接所述参考单元的输出端；第二预充电模块，其耦接所述第二充电电容的另一端，用以对所述第二充电电容进行充电；第二放电控制模块，其控制端耦接所述第二充电电容的另一端，其输入端接入电源电压，其输出端输出参考电压，用以根据所述第二充电电容的放电速度控制所述参考电压的大小；灵敏放大器，其输入端分别接入所述数据电压和所述参考电压，其输出端输出读出信号。
可选的，所述数据单元处于低阻态且小于所述参考单元的电阻时，所述第一充电电容的放电速度快于所述第二充电电容的放电速度，所述第一放电控制模块输出的所述数据电压高于所述第二放电控制模块输出的所述参考电压；所述数据单元处于高阻态且大于所述参考单元的电阻时，所述第一充电电容的放电速度慢于所述第二充电电容的放电速度，所述第一放电控制模块输出的所述数据电压低于所述第二放电控制模块输出的所述参考电压。
可选的，所述第一放电控制模块包括：第一开关元件，其控制端耦接所述第一充电电容的另一端，其输入端接入所述电源电压，其输出端输出所述数据电压；第三充电电容，其一端接入所述电源电压；第三预充电模块，其耦接所述第三充电电容的另一端，用以对所述第三充电电容进行充电。
可选的，所述第二放电控制模块包括：第二开关元件，其控制端耦接所述第二充电电容的另一端，其输入端接入所述电源电压，其输出端输出所述参考电压；第四充电电容，其一端接入所述电源电压；第四预充电模块，其耦接所述第四充电电容的另一端，用以对所述第四充电电容进行充电。
可选的，所述第三充电电容的电容值与所述第四充电电容的电容值一致，所述第三预充电模块对所述第三充电电容预充电后的预充电电位，与所述第四预充电模块对所述第四充电电容预充电后的预充电电位一致。
可选的，所述第一充电电容的电容值大于所述第三充电电容的电容值，所述第二充电电容的电容值大于所述第四充电电容的电容值。
可选的，所述第一开关元件和所述第二开关元件为MOS管或传输门。
可选的，所述第一充电电容的电容值与所述第二充电电容的电容值一致，所述第一预充电模块对所述第一充电电容预充电后的预充电电位，与所述第二预充电模块对所述第二充电电容预充电后的预充电电位一致。
可选的，所述灵敏放大器为锁存放大器。
为解决上述技术问题，本发明实施例还公开了一种磁性存储器，磁性存储器包括数据单元以及参考单元，磁性存储器还包括所述读出电路。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案中，磁性存储器的读出电路包括第一充电电容和第一预充电模块，第一预充电模块能够对第一充电电容进行充电；读出电路还可以包括第二充电电容和第二预充电模块，第二预充电模块能够对第二充电电容进行充电。此外，第一充电电容的另一端耦接所述数据单元的输出端，第二充电电容的另一端耦接所述参考单元的输出端，由于数据单元和参考单元的电阻不同，因此在数据单元与参考单元开启后，导致第一充电电容和第二充电电容的放电速度不同。磁性存储器的读出电路还包括第一放电控制模块和第二放电控制模块，可以分别根据第一充电电容和第二充电电容的放电速度控制输出的数据电压和参考电压的大小，实现数据单元信号的读出；并且通过数据单元和参考单元电阻不同导致的充电电容放电速度不同来产生不同大小的数据电压和参考电压，避免了现有技术中参考位线受漏电流的影响导致的判决窗口不均衡的问题，保证了判决窗口的均衡性以及数据读取的可靠性和准确性。
进一步地，所述第一放电控制模块包括：第一开关元件，其控制端耦接所述第一充电电容的另一端，其输入端接入所述电源电压，其输出端输出所述数据电压；第三充电电容，其一端接入所述电源电压；第三预充电模块，其耦接所述第三充电电容的另一端，用以对所述第三充电电容进行充电。所述第二放电控制模块包括：第二开关元件，其控制端耦接所述第二充电电容的另一端，其输入端接入所述电源电压，其输出端输出所述参考电压；第四充电电容，其一端接入所述电源电压；第四预充电模块，其耦接所述第四充电电容的另一端，用以对所述第四充电电容进行充电。本发明技术方案的读出电路通过在第一放电控制模块中设置第一开关元件、第三充电电容和第三预充电模块，可以将数据单元对第一充电电容的放电电容速度的影响进行放大，也即通过第一充电电容的放电电容速度产生的电压控制第一开关元件的导通和关断，从而控制第三充电电容的放电速度，以输出数据电压；同理，通过在第二放电控制模块中设置第二开关元件、第四充电电容和第四预充电模块，可以将参考单元对第二充电电容的放电电容速度的影响进行放大，进而放大了数据单元和参考单元电阻对数据电压和参考电压的作用，保证数据读出的可靠性。
附图说明
图1是现有技术中一种读出电路的结构示意图；
图2是现有技术中一种读出窗口示意图；
图3是本发明实施例一种读出电路的结构示意图；
图4是本发明实施例另一种读出电路的结构示意图。
具体实施方式
如背景技术中所述，由于材料和工艺的影响，MTJ的两种状态的阻值比无法达到很高，导致读出窗口受限。为了扩大判决窗口，可加大读取电流Iread，但电流过大会影响被读取单元的可靠性，可能会对MTJ的磁阻状态产生影响，使存储数据改变，产生读串扰。而过小的操作电流又需要增加读取时间。此外，由于位线上未选中的存储单元会产生漏电，灵敏放大器的参考输入端口Vref受参考单元位线上漏电的影响，不能保持在初始水平；如图2所示，参考电压Vref由初始值变为动态值，导致处于低阻态的被读取的单元电压Vx的判决窗口3变小。
本发明技术方案中，磁性存储器的读出电路包括第一充电电容和第一预充电模块，第一预充电模块能够对第一充电电容进行充电；读出电路还可以包括第二充电电容和第二预充电模块，第二预充电模块能够对第二充电电容进行充电。此外，第一充电电容的另一端耦接所述数据单元的输出端，第二充电电容的另一端耦接所述参考单元的输出端，由于数据单元和参考单元的电阻不同，因此在数据单元与参考单元开启后，导致第一充电电容和第二充电电容的放电速度不同。磁性存储器的读出电路还包括第一放电控制模块和第二放电控制模块，可以分别根据第一充电电容和第二充电电容的放电速度控制输出的数据电压和参考电压的大小，实现数据单元信号的读出；并且通过数据单元和参考单元电阻不同导致的充电电容放电速度不同来产生不同大小的数据电压和参考电压，避免了现有技术中参考位线受漏电流的影响导致的判决窗口不均衡的问题，保证了判决窗口的均衡性以及数据读取的可靠性和准确性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3是本发明实施例一种读出电路的结构示意图。
请参照图3，图3中所示的数据单元10和参考单元20为磁性随机存储器(MagneticRandom Access Memory,MRAM)的元件，其中，数据单元10可以存储数据，参考单元20可以用于提供参考电压。读出电路的输入端分别耦接数据单元10的输出端和参考单元20的输出端，以用于读取数据单元10中存储的数据。
读出电路可以包括第一充电电容C1、第一预充电模块101和第一放电控制模块102。第一充电电容C1的一端接地，第一充电电容C1的另一端耦接所述数据单元10的输出端。第一预充电模块101其耦接所述第一充电电容C1的另一端，用以对所述第一充电电容C1进行充电。第一放电控制模块102的控制端耦接所述第一充电电容C1的另一端，其输入端接入电源电压VSS，其输出端输出数据电压Vdata，用以根据所述第一充电电容C1的放电速度控制所述数据电压Vdata的大小。
读出电路还可以包括第二充电电容C2、第二预充电模块201和第二放电控制模块202。第二充电电容C2的一端接地，第二充电电容C2的另一端耦接所述参考单元20的输出端。第二预充电模块201的耦接所述第二充电电容C2的另一端，用以对所述第二充电电容C2进行充电。第二放电控制模块202的控制端耦接所述第二充电电容C2的另一端，其输入端接入电源电压VSS，其输出端输出参考电压Vref，用以根据所述第二充电电容C2的放电速度控制所述参考电压Vref的大小。
在一个具体的例子中，第一预充电模块101和第二预充电模块201可以是磁性存储器中对位线(bitline)进行充电的位线预充电模块。
读出电路还可以包括灵敏放大器SA30，灵敏放大器SA30的输入端分别接入所述数据电压Vdata和所述参考电压Vref，其输出端输出读出信号Vout。灵敏放大器SA30对数据电压Vdata和所述参考电压Vref比较放大后进行输出。
本发明一个具体的实施例中，所述灵敏放大器SA30为锁存放大器。
本实施例中，第一预充电模块101预先对第一充电电容C1进行充电，第二预充电模块201预先对第二充电电容C2进行充电，第一充电电容C1和第二充电电容C2的预充电水平一致。当字线开启后，第一充电电容C1进行放电，A点电位变化；当参考单元20开启时，第二充电电容C2进行放电，B点电位变化。由于数据单元10和参考单元20的电阻不同，因此第一充电电容C1和第二充电电容C2的放电时间不同。放电时间越长，残存的电荷数据越少，剩余电压较低。
具体实施中，磁性存储器的数据单元10具有高电阻和低电阻两种阻态。数据单元10的阻值状态为低电阻，且小于参考单元20的电阻时，A点处放电速度较快，第一放电控制模块102的放电速度也较快，第一放电控制模块102的残存电荷较多，数据电压Vdata较大；而B点处放电速度较慢，第二放电控制模块202的放电速度也较慢，第二放电控制模块202的残存电荷较少，参考电压Vref较小。
同理，数据单元10的阻值状态为高电阻，且大于参考单元20的电阻时，A点处放电速度较慢，第一放电控制模块102的放电速度也较慢，第一放电控制模块102的残存电荷较少，数据电压Vdata较小；而B点处放电速度较快，第二放电控制模块202的放电速度也较快，第二放电控制模块202的残存电荷较多，参考电压Vref较大。
由此，通过数据电压Vdata和参考电压Vref在数据单元10的不同阻值状态下的大小关系，实现对数据单元10中的数据(也即0或1)的读取。
本发明实施例中，磁性存储器的读出电路包括第一充电电容和第一预充电模块，第一预充电模块能够对第一充电电容进行充电；读出电路还可以包括第二充电电容和第二预充电模块，第二预充电模块能够对第二充电电容进行充电。此外，第一充电电容的另一端耦接所述数据单元的输出端，第二充电电容的另一端耦接所述参考单元的输出端，由于数据单元和参考单元的电阻不同，因此在数据单元与参考单元开启后，导致第一充电电容和第二充电电容的放电速度不同。磁性存储器的读出电路还包括第一放电控制模块和第二放电控制模块，可以分别根据第一充电电容和第二充电电容的放电速度控制输出的数据电压和参考电压的大小，实现数据单元信号的读出；并且通过数据单元和参考单元电阻不同导致的充电电容放电速度不同来产生不同大小的数据电压和参考电压，避免了现有技术中参考位线受漏电流的影响导致的判决窗口不均衡的问题，保证了判决窗口的均衡性以及数据读取的可靠性和准确性。
本发明一个具体的实施例中，所述第一充电电容C1的电容值与所述第二充电电容C2的电容值一致，所述第一预充电模块101对所述第一充电电容C1预充电后的预充电电位，与所述第二预充电模块201对所述第二充电电容C2预充电后的预充电电位一致。
在本发明一个非限制性的实施例中，请参照图4，第一放电控制模块102可以包括第一开关元件M1、第三充电电容C3和第三预充电模块1021。
其中，第一开关元件M1的控制端耦接所述第一充电电容C1的另一端，其输入端接入所述电源电压VSS，其输出端输出所述数据电压Vdata；第三充电电容C3的一端接入所述电源电压；第三预充电模块1021耦接所述第三充电电容C3的另一端，用以对所述第三充电电容C3进行充电。
具体地，第一开关元件M1可以是晶体管，其栅极耦接所述第一充电电容C1的另一端。
进一步地，第二放电控制模块202可以包括第二开关元件M2、第四充电电容C4和第四预充电模块2021。
其中，第二开关元件M2的控制端耦接所述第二充电电容C2的另一端，其输入端接入所述电源电压VSS，其输出端输出所述参考电压Vref；第四充电电容C4的一端接入所述电源电压VSS；第四预充电模块2021耦接所述第四充电电容C4的另一端，用以对所述第四充电电容C4进行充电。
具体地，第二开关元件M2可以是晶体管，其栅极耦接所述第二充电电容C2的另一端。
本实施例中，磁性存储器的数据单元10具有高电阻和低电阻两种阻态。数据单元10的阻值状态为低电阻，且小于参考单元20的电阻时；A点处放电速度较快，第一开关元件M1的开关速度较快，第三充电电容C3放电速度较快，第三充电电容C3的残存电荷较多，数据电压Vdata较大；B点处放电速度较慢；第二开关元件M2的开关速度较慢，第四充电电容C4放电速度较慢，第四充电电容C4的残存电荷较少，参考电压Vref较小。
同理，数据单元10的阻值状态为高电阻，且大于参考单元20的电阻时，A点处放电速度较慢，第一开关元件M1的开关速度较慢，第三充电电容C3放电速度较慢，第三充电电容C3的残存电荷较少，数据电压Vdata较小；B点处放电速度较快；第二开关元件M2的开关速度较快，第四充电电容C4放电速度较快，第四充电电容C4的残存电荷较多，参考电压Vref较大。
本发明一个非限制性的实施例中，所述第三充电电容C3的电容值与所述第四充电电容C4的电容值一致，所述第三预充电模块1021对所述第三充电电容C3预充电后的预充电电位，与所述第四预充电模块2021对所述第四充电电容C4预充电后的预充电电位一致。
也即，所述第三预充电模块1021与第四预充电模块2021分别对数据电压Vdata和参考电压Vref预充电至相同电位。
本发明一个具体的实施例中，所述第一充电电容C1的电容值大于所述第三充电电容C3的电容值，所述第二充电电容C2的电容值大于所述第四充电电容C4的电容值。
本实施例中，为了能够实现第一开关元件M1的导通，对第一开关元件M1的控制端电压有一定的要求，第一充电电容C1的另一端耦接第一开关元件M1的控制端，由此，可以设置第一充电电容C1具备较大的电容值。同理，第二充电电容C1也具备较大的电容值。
可以理解的是，所述第一开关元件M1和所述第二开关元件M2也可以是传输门。
本申请发明人经过试验发现，采用本实施例的读出电路，在磁性存储器的数据单元10为高阻态时，数据电压Vdata和参考电压Vref之间的电压差值(sensing margin)865毫伏(mV)，读取时间为1微秒(us)；而采用现有技术的读出电路时，数据电压Vdata和参考电压Vref之间的电压差值为51mV，读取时间为1.5微秒。
采用本实施例的读出电路，在磁性存储器的数据单元10为低阻态时，数据电压Vdata和参考电压Vref之间的电压差值(sensing margin)890毫伏(mV)，读取时间为1微秒；而采用现有技术的读出电路时，数据电压Vdata和参考电压Vref之间的电压差值为52.5mV，读取时间为1.5微秒。
由此，相较于现有技术中的读出电路，本发明实施例的读出电路能够获得较大的电压差值(sensing margin)，并且能够获得较快的读取速度。
此外，请参照图1，现有技术中的读出电路是比较Iref与Icell，由于参考位线受漏电影响，导致判决窗口会偏向一侧，另一侧受损严重。
而本申请中是通过比较电荷的放电速度不同导致的残存电压高低进行可靠的判决，判决窗口大致均衡。
本发明实施例还公开了一种磁性存储器，磁性存储器可以包括数据单元以及参考单元，所述磁性存储器还可以包括图3或图4所示的读出电路。所述磁性存储器可以是自旋转移矩磁性随机存储器(Spin Transfer Torque Magnetic Random Access Memory,STT-MRAM)，也可以是其他任意可实施的其他类型的磁性存储器，本发明实施例对此不作限制。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种磁性存储器的读出电路，所述读出电路的输入端耦接所述磁性存储器的数据单元以及参考单元，其特征在于，包括：
第一充电电容，其一端接地，其另一端耦接所述数据单元的输出端；
第一预充电模块，其耦接所述第一充电电容的另一端，用以对所述第一充电电容进行充电；
第一放电控制模块，其控制端耦接所述第一充电电容的另一端，其输入端接入电源电压，其输出端输出数据电压，用以根据所述第一充电电容的放电速度控制所述数据电压的大小；
第二充电电容，其一端接地，其另一端耦接所述参考单元的输出端；
第二预充电模块，其耦接所述第二充电电容的另一端，用以对所述第二充电电容进行充电；
第二放电控制模块，其控制端耦接所述第二充电电容的另一端，其输入端接入电源电压，其输出端输出参考电压，用以根据所述第二充电电容的放电速度控制所述参考电压的大小；
灵敏放大器，其输入端分别接入所述数据电压和所述参考电压，其输出端输出读出信号。
2.根据权利要求1所述的读出电路，其特征在于，所述数据单元处于低阻态且小于所述参考单元的电阻时，所述第一充电电容的放电速度快于所述第二充电电容的放电速度，所述第一放电控制模块输出的所述数据电压高于所述第二放电控制模块输出的所述参考电压；所述数据单元处于高阻态且大于所述参考单元的电阻时，所述第一充电电容的放电速度慢于所述第二充电电容的放电速度，所述第一放电控制模块输出的所述数据电压低于所述第二放电控制模块输出的所述参考电压。
3.根据权利要求1所述的读出电路，其特征在于，所述第一放电控制模块包括：
第一开关元件，其控制端耦接所述第一充电电容的另一端，其输入端接入所述电源电压，其输出端输出所述数据电压；
第三充电电容，其一端接入所述电源电压；
第三预充电模块，其耦接所述第三充电电容的另一端，用以对所述第三充电电容进行充电。
4.根据权利要求3所述的读出电路，其特征在于，所述第二放电控制模块包括：
第二开关元件，其控制端耦接所述第二充电电容的另一端，其输入端接入所述电源电压，其输出端输出所述参考电压；
第四充电电容，其一端接入所述电源电压；
第四预充电模块，其耦接所述第四充电电容的另一端，用以对所述第四充电电容进行充电。
5.根据权利要求4所述的读出电路，其特征在于，所述第三充电电容的电容值与所述第四充电电容的电容值一致，所述第三预充电模块对所述第三充电电容预充电后的预充电电位，与所述第四预充电模块对所述第四充电电容预充电后的预充电电位一致。
6.根据权利要求4所述的读出电路，其特征在于，所述第一充电电容的电容值大于所述第三充电电容的电容值，所述第二充电电容的电容值大于所述第四充电电容的电容值。
7.根据权利要求4所述的读出电路，其特征在于，所述第一开关元件和所述第二开关元件为MOS管或传输门。
8.根据权利要求1所述的读出电路，其特征在于，所述第一充电电容的电容值与所述第二充电电容的电容值一致，所述第一预充电模块对所述第一充电电容预充电后的预充电电位，与所述第二预充电模块对所述第二充电电容预充电后的预充电电位一致。
9.根据权利要求1所述的读出电路，其特征在于，所述灵敏放大器为锁存放大器。
10.一种磁性存储器，包括数据单元以及参考单元，其特征在于，还包括如权利要求1至9中任一项所述的读出电路。
CN201910232563.6A 2019-03-26 2019-03-26 磁性存储器的读出电路及磁性存储器 Active CN111755044B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910232563.6A CN111755044B (zh) 2019-03-26 2019-03-26 磁性存储器的读出电路及磁性存储器
US16/828,346 US11087815B2 (en) 2019-03-26 2020-03-24 Readout circuit of magnetic memory and magnetic memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910232563.6A CN111755044B (zh) 2019-03-26 2019-03-26 磁性存储器的读出电路及磁性存储器

Publications (2)

Publication Number Publication Date
CN111755044A true CN111755044A (zh) 2020-10-09
CN111755044B CN111755044B (zh) 2022-04-15

Family

ID=72605992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910232563.6A Active CN111755044B (zh) 2019-03-26 2019-03-26 磁性存储器的读出电路及磁性存储器

Country Status (2)

Country Link
US (1) US11087815B2 (zh)
CN (1) CN111755044B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113674777A (zh) * 2021-10-21 2021-11-19 北京紫光青藤微系统有限公司 数据存储装置和用于调用存储数据的方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128239A (en) * 1999-10-29 2000-10-03 Hewlett-Packard MRAM device including analog sense amplifiers
CN101364424A (zh) * 2007-08-10 2009-02-11 财团法人工业技术研究院 相变存储器的感测电路及方法
CN101681678A (zh) * 2007-06-15 2010-03-24 美光科技公司 包含数字滤波器和存储器的△σ读出放大器
CN102013271A (zh) * 2009-09-08 2011-04-13 中国科学院上海微系统与信息技术研究所 一种相变存储器快速读取装置及方法
CN102568554A (zh) * 2010-12-15 2012-07-11 闪晶半导体股份有限公司 数据读取装置、非易失性存储器装置及其读取方法
US20150279434A1 (en) * 2014-03-26 2015-10-01 National Tsing Hua University Sensing marging expanding scheme for memory
CN105027218A (zh) * 2013-03-08 2015-11-04 密克罗奇普技术公司 电阻式随机存取存储器(reram)与导电桥式随机存取存储器(cbram)交叉耦合的熔丝与读取方法及系统
CN105741871A (zh) * 2016-03-11 2016-07-06 上海华虹宏力半导体制造有限公司 灵敏放大电路及存储器
US20180301198A1 (en) * 2017-04-14 2018-10-18 Shine C. Chung Low power read operation for programmable resistive memories
US10192611B1 (en) * 2017-09-05 2019-01-29 National Tsing Hua University Sensing circuit, set of pre-amplifiers, and operating method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007141399A (ja) * 2005-11-21 2007-06-07 Renesas Technology Corp 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128239A (en) * 1999-10-29 2000-10-03 Hewlett-Packard MRAM device including analog sense amplifiers
CN101681678A (zh) * 2007-06-15 2010-03-24 美光科技公司 包含数字滤波器和存储器的△σ读出放大器
CN101364424A (zh) * 2007-08-10 2009-02-11 财团法人工业技术研究院 相变存储器的感测电路及方法
CN102013271A (zh) * 2009-09-08 2011-04-13 中国科学院上海微系统与信息技术研究所 一种相变存储器快速读取装置及方法
CN102568554A (zh) * 2010-12-15 2012-07-11 闪晶半导体股份有限公司 数据读取装置、非易失性存储器装置及其读取方法
CN105027218A (zh) * 2013-03-08 2015-11-04 密克罗奇普技术公司 电阻式随机存取存储器(reram)与导电桥式随机存取存储器(cbram)交叉耦合的熔丝与读取方法及系统
US20150279434A1 (en) * 2014-03-26 2015-10-01 National Tsing Hua University Sensing marging expanding scheme for memory
CN105741871A (zh) * 2016-03-11 2016-07-06 上海华虹宏力半导体制造有限公司 灵敏放大电路及存储器
US20180301198A1 (en) * 2017-04-14 2018-10-18 Shine C. Chung Low power read operation for programmable resistive memories
US10192611B1 (en) * 2017-09-05 2019-01-29 National Tsing Hua University Sensing circuit, set of pre-amplifiers, and operating method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113674777A (zh) * 2021-10-21 2021-11-19 北京紫光青藤微系统有限公司 数据存储装置和用于调用存储数据的方法
CN113674777B (zh) * 2021-10-21 2022-03-15 北京紫光青藤微系统有限公司 数据存储装置和用于调用存储数据的方法

Also Published As

Publication number Publication date
US20200312397A1 (en) 2020-10-01
CN111755044B (zh) 2022-04-15
US11087815B2 (en) 2021-08-10

Similar Documents

Publication Publication Date Title
US8045361B2 (en) Non-volatile memory cell with complementary resistive memory elements
US9640239B2 (en) Sense circuits, semiconductor devices, and related methods for resistance variable memory
US8203899B2 (en) Memory cell with proportional current self-reference sensing
JP6246509B2 (ja) 抵抗性メモリの感知増幅回路
US7221600B2 (en) Arithmetic circuit integrated with a variable resistance memory element
US7778068B2 (en) Semiconductor device
US8315090B2 (en) Pseudo page mode memory architecture and method
US9196338B2 (en) Magnetoresistive memory device with reduced leakage and high speed operation in an SoC
JP5480420B1 (ja) 磁気メモリ
US7102945B2 (en) Read circuit of semiconductor and read method using a self-reference sensing technique
JP2004103104A (ja) 薄膜磁性体記憶装置
KR101068573B1 (ko) 반도체 메모리 장치
US9754664B2 (en) Semiconductor memory
US20160078915A1 (en) Resistance change memory
JP2003317467A (ja) 薄膜磁性体記憶装置
US9058884B2 (en) Driving method of semiconductor storage device and semiconductor storage device
US20190325933A1 (en) Resistive memory device having memory cell array and system including the same
US7203088B2 (en) Magnetoresistive random access memory and driving method thereof
US9773538B2 (en) Nonvolatile semiconductor memory
CN111755044B (zh) 磁性存储器的读出电路及磁性存储器
JP2008171478A (ja) 半導体メモリデバイスおよびセンスアンプ回路
JP7114097B2 (ja) 抵抗変化型メモリ装置の読み出し回路及びその読み出し方法
CN109961811B (zh) 一种自旋转移力矩mram的读电路
CN114333936A (zh) 非易失性磁性随机存储结构及非易失性磁性随机存储器
JP2012003827A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant