CN111656467B - 静电保护装置 - Google Patents
静电保护装置 Download PDFInfo
- Publication number
- CN111656467B CN111656467B CN201980010119.8A CN201980010119A CN111656467B CN 111656467 B CN111656467 B CN 111656467B CN 201980010119 A CN201980010119 A CN 201980010119A CN 111656467 B CN111656467 B CN 111656467B
- Authority
- CN
- China
- Prior art keywords
- coil
- port
- input
- circuit
- esd protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 4
- 230000008878 coupling Effects 0.000 description 20
- 238000010168 coupling process Methods 0.000 description 20
- 238000005859 coupling reaction Methods 0.000 description 20
- 238000013461 design Methods 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0107—Non-linear filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/09—Filters comprising mutual inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0078—Constructional details comprising spiral inductor on a substrate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0092—Inductor filters, i.e. inductors whose parasitic capacitance is of relevance to consider it as filter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明的各个方面提供了一种用于保护电子电路的输入端口的静电保护装置。静电保护装置包括具有四个端口的堆叠线圈组件。静电保护装置还包括人体模型ESD保护电路,充电装置模型ESD保护电路和阻抗匹配电路。人体模型ESD保护电路、充电装置模型ESD保护电路和阻抗匹配电路连接到从四个端口中选择的单独的端口。
Description
背景技术
本发明涉及集成电路,尤其涉及集成电路的输入端口的静电保护。
集成电路(IC)可以并入专用电路以保护它们免受在其输入/输出I/O焊盘处的静电放电ESD事件的影响。当跨IC的I/O焊盘发送和/或接收宽带高频信号时,要满足此ESD保护要求可能是具有挑战性的。
特别地,在现代宽带通信系统中使用的收发器电路中,ESD保护的实现是令人关注的,在该收发器电路中,将具有在1至100GHz频率范围内的功率谱分布的信号在高损耗有线信道上传输。典型的信道由印刷电路板PCB上的铜走线、连接器和电缆组成,并且它们的端部可能具有匹配的阻抗,该阻抗或者由传输标准定义,或者通过例如对速度、功率和信号完整性的优化来选择。
发明内容
根据本发明的实施例,本发明提供了一种用于保护电子电路的输入端口的静电保护装置。静电保护装置包括具有四个端口的堆叠线圈组件。静电保护装置还包括人体模型ESD或静电放电保护电路。静电保护装置还包括充电装置模型ESD保护电路。静电保护装置还包括阻抗匹配电路。人体模型ESD保护电路,充电装置模型ESD保护电路和阻抗匹配电路连接到从四个端口中选择的单独的端口。
根据本发明的另一实施例,本发明还提供了一种集成有静电保护装置的集成电路,用于保护电子电路的输入端口。
附图说明
在下面
图1示出了静电保护装置的实施例。
图2示出了静电保护装置的另一实施例。
图3示出了静电保护装置的另一实施例。
图4示出了静电保护装置的另一实施例。
图5图示了集成电路的实施例的一部分。
图6示出了堆叠线圈组件的俯视图。
图7示出了图6的堆叠线圈组件的透视图。
图8示出了图6的堆叠线圈组件的另一透视图。
具体实施方式
这些图中相似编号的元件是等效元件或执行相同的功能。如果功能相同,则先前讨论的元件不必在后面的图中讨论。
使用具有四个端口的堆叠线圈组件,其中每个端口分别连接到人体模型ESD保护电路、充电装置模型ESD保护电路和阻抗匹配电路,可以使静电防护设备的带宽和信号传输这两者增加。与类似的三端口堆叠线圈组件相比,四端口设备的使用可以使带宽增加约2倍并扩大眼图张开度。
在一些实施例中,人体模型(HBM)静电放电(ESD)保护电路和充电装置模型(CDM)ESD保护电路都可以指结合有钳位电路(例如二极管)的ESD保护电路,该钳位电路连接到两个电源轨。在实践中,对于CDM二极管、二极管寄生电容和RX输入电容,HBM和CDM ESD器件还可结合一个由二极管的寄生布线电容引起的对地电容。充电装置模型ESD可以进一步串联一个电阻器以限制电流的输入。
阻抗匹配电路可以例如是与电容并联的电感或与电容并联的电阻,用于将静电保护装置的输入与输出阻抗匹配。在一些示例中,可以将电阻用于阻抗匹配。例如,在许多情况下可以使用值为50欧姆的电阻。
在另一个实施例中,堆叠线圈组件可以包括第一线圈、第二线圈和第三线圈。在堆叠线圈组件中第一、第二和第三线圈的使用提供了大量设计参数。例如,可以相对于彼此调节第一线圈和第二线圈的定位以及相对于第二线圈调节第三线圈的位置。如果将第一线圈、第二线圈和第三线圈堆叠布置,则第一线圈可以相对于第二线圈二维地平移,并且第二线圈可以相对于第三线圈二维地平移。这提供了四个可以自由选择的设计参数。也可以选择线圈相对于彼此的尺寸,这可以具有调节线圈的耦合系数的效果。一些线圈可以相对于彼此具有正耦合系数,并且一些线圈相对于彼此也可以具有负耦合系数。这在设计过程中提供了额外的自由度。
在以上实施例的一个示例中,第一线圈、第二线圈和第三线圈均可以是平面线圈。将线圈制造为平面线圈可以使静电保护装置并入到较小的区域中,并且可以使用标准的半导体制造技术来制造。第一线圈、第二线圈和第三线圈可以另外是两端口线圈。本文所用的两端口线圈包括具有输入和输出的线圈。第一线圈、第二线圈和第三线圈可以以不同的布置连接在一起以构造四端口堆叠式线圈组件。
在一些实施例中,第一线圈与第二线圈至少部分重叠。第二线圈与第三线圈至少部分重叠。在一些实施例中,第一线圈也可以与第三线圈至少部分地重叠。第一、第二和/或第三线圈的重叠可以提供调节不同线圈之间的耦合的装置。这可以帮助调节静电保护装置的参数。
在另一个实施例中,第一线圈具有第一轴线(axis)。第二线圈具有第二轴线。第三线圈具有第三轴。第一轴线、第二轴线和第三轴线是对称轴线。第一轴线、第二轴线和第三轴线可以是轴线穿过的中心,也可以是如前所述的对称轴线。在一些实施例中,第一轴线可以偏离第二轴线。在一些实施例中,第二轴线可以偏离第三轴线。在一些实施例中,第一轴线可偏离第三轴线。同样,在一些实施例中,第二轴线可以偏离第三轴线。使各个轴彼此偏离可以调节第一线圈、第二线圈和/或第三线圈之间的耦合。
在另一个实施例中,第一线圈感应地耦合到第二线圈。第二线圈感应地耦合到第三线圈。第一线圈感应地耦合到第三线圈。三个线圈之间的耦合使得能够调节电路。在一些实施例中,第一线圈、第二线圈和第三线圈之间的耦合系数都为正。在其他实施例中,第一线圈、第二线圈和/或第三线圈也可以相对于彼此具有负耦合系数。
在另一个实施例中,静电保护装置包括四个端口中的连接到外部输入端口的第一端口。静电保护装置还包括四个端口中的连接到充电装置模型ESD保护电路的第二端口。静电保护装置还包括连接到人体模型ESD保护电路的第三端口。静电保护装置还包括四个端口中的连接到阻抗匹配电路的第四端口。静电保护装置还包括内部输入端口,该内部输入端口被配置为连接在电子电路的输入端口和充电装置模型ESD保护电路之间。电路的设计可以实现内部输入端口和外部输入端口之间的高频信令。另外,该设计可以在外部输入端口和内部输入端口之间提供低信号损失。内部输入端口可以连接到电子电路的输入端口。
在另一个实施例中,第一端口连接到第一线圈的第一输入。第二端口连接到第一线圈的第二输入和第二线圈的第一输入。第三端口连接到第二线圈的第二输入和第三线圈的第一输入。第四端口连接到第三线圈的第二输入。
图1示出了根据以上实施例的静电保护装置100的具体示例。静电保护装置包括堆叠线圈组件102。堆叠线圈组件包括第一线圈104、第二线圈106和第三线圈108。110表示第一线圈104和第二线圈106之间的耦合系数。112代表第二线圈106和第三线圈108之间的耦合系数。114代表第一线圈104和第三线圈108之间的耦合系数。堆叠线圈组件102具有第一端口118、第二端口120、第三端口122和第四端口124。第一线圈104具有连接到第一端口118的第一输入126。第二端口120连接到第一线圈104的第二输入128和第二线圈106的第一输入130。第三端口122连接到第二线圈106的第二输入132和第三线圈108的第一输入134。第四端口124连接到第三线圈108的第二输入136。人体模型ESD保护电路138被示为连接到第三端口122。充电装置模型ESD保护电路140被示为连接到第二端口120。还有阻抗匹配电路142连接到第四端口124。阻抗匹配电路142被示为电阻和电容并联。选择电阻值作为匹配阻抗,在许多情况下为50欧姆。所示电容为50fF电容。该电容表示电阻的寄生电容。
外部输入端口144连接到第一端口118。内部输入端口146连接到充电装置模型ESD保护电路140。除了线圈104、106、108的尺寸的机械调整之外,调整耦合系数110、112、114以及电容116的定位提供了一种调整静电保护装置100的手段,从而可以实现增加的带宽和减少的传输损耗。电容116可以部分归因于寄生电容,并且可以部分归因于添加到电路以修改不同线圈10、106和108之间的电容耦合的物理电容器。
在另一实施例中,静电保护装置包括四个端口中的连接到充电装置模型ESD保护电路的第一端口。静电保护装置还包括连接到外部输入端口的第二端口,该外部输入端口被配置为连接到电子电路的输入端口。静电保护装置还包括四个端口中的连接到人体模型ESD保护电路的第三端口。静电保护装置还包括四个端口中的连接到阻抗匹配电路的第四端口。静电保护装置还包括内部输入端口,该内部输入端口被配置为在电子电路的输入端口和充电装置模型ESD保护电路之间连接。
在以上实施例中,第一端口可以连接到第一线圈的第一输入。第二端口可以连接到第一线圈的第二输入和第二线圈的第一输入。第三端口可以连接到第二线圈的第二输入和第三线圈的第一输入。第四端口连接到第三线圈的第二输入。
图2示出了静电保护装置200的上述实施例的具体示例。图2所示的示例与图1所示的示例相似。但是,各种组件不同地连接到四个输入端口。在该实施例中,阻抗匹配电路142再次连接到第四端口124。人体模型ESD保护电路138再次示出为连接到第三端口122。外部输入端口144示出为连接到第二端口120。充电装置模型ESD保护电路140示出为连接到第一端口118。内部输入端口146再次示出为连接到充电装置模型ESD保护电路140。
在另一个实施例中,静电保护装置包括四个端口中的连接到外部输入端口的第一端口。静电保护装置还包括四个端口中的连接到人体模型ESD保护电路的第二端口。静电保护设备还包括连接到充电装置模型ESD保护电路的第三端口。静电保护装置还包括四个端口中的连接到阻抗匹配电路的第四端口。静电保护装置还包括内部输入端口,该内部输入端口被配置为在电子电路的输入端口和充电装置模型ESD保护电路之间连接。
在以上实施例中,第一端口可以连接到第一线圈的第一输入。第二端口可以连接到第一线圈的第二输入和第二线圈的第一输入。第三端口连接到第二线圈的第二输入和第三线圈的第一输入。第四端口连接到第三线圈的第二输入。
图3示出了静电保护装置300的上述实施方式的具体示例。图3所示的静电保护装置300与图1所示的静电保护装置100相似。图3所示的静电保护装置300与图1的区别在于人体模型ESD保护电路138和充电装置模型ESD保护电路140连接的端口被交换。在图3所示的实施例中,充电装置模型ESD保护电路140连接到第三端口122。人体模型ESD保护电路138被示为连接到第二端口120。
在另一个实施例中,静电保护装置包括四个端口中的连接到外部输入端口的第一端口。静电保护装置还包括连接到人体模型ESD保护电路的第二端口。静电保护装置还包括连接到阻抗匹配电路的第三端口。静电保护装置还包括四个端口中的连接到充电装置模型ESD保护电路的第四端口。静电保护装置还包括内部输入端口,该内部输入端口被配置为在电子电路的输入端口与人体模型ESD保护电路之间连接。
在以上实施例中,第一端口可以连接到第一线圈的第一输入。第二端口可以连接到第一线圈的第二输入、第二线圈的第一输入和第三线圈的第一输入。第三端口可以连接到第二线圈的第二输入。第四端口可以连接到第三线圈的第二输入。
图4示出了静电保护装置400的上述实施例的具体示例。图4所示的示例再次具有堆叠线圈组件102,该堆叠线圈组件102包括第一线圈104、第二线圈106和第三线圈108。110再次表示第一和第二线圈之间的耦合系数。112再次表示第二线圈和第三线圈108之间的耦合系数。114再次表示第一线圈104和第三线圈108之间的耦合系数。堆叠线圈组件102具有第一端口118、第二端口120,第三端口122和第四端口124。第一端口118连接到第一线圈104的第一输入126。第二端口120连接到第一线圈104的第二输入128和第二线圈106的第一输入130。第三端口122连接到第二线圈106的第二输入132。第二端口120也连接到第三线圈108的第一输入134。第四端口124连接到第三线圈的第二输入136。
外部输入端口144被示为连接到第一端口118。人体模型ESD保护电路138被示为连接到第二端口120。阻抗匹配电路142被示为连接到第三端口122。充电装置模型ESD保护电路140被示为连接到第四端口124。内部输入端口146被示为被连接到充电装置模型ESD保护电路140。
在另一个实施例中,本发明可以提供一种集成电路,该集成电路包括根据本文所述的实施例的静电保护装置。
在一个实施例中,集成电路是微处理器。
在另一个实施例中,集成电路是微控制器。
在另一个实施例中,集成电路是图形处理单元。
在另一个实施例中,集成电路是中央处理单元。
在另一个实施例中,集成电路是宽带放大器。
在另一个实施例中,集成电路是模数转换器。
在另一个实施例中,集成电路是数模转换器。
在另一个实施例中,集成电路是有线收发器电路。
在另一个实施例中,集成电路是电信芯片。
在另一个实施例中,集成电路包括衬底。电子电路可以形成在衬底上。电子保护装置形成在衬底上。堆叠线圈组件包括第一线圈、第二线圈和第三线圈。第一线圈、第二线圈和第三线圈可以形成在衬底的单独的层上。第一线圈与第二线圈相邻。第二线圈与第三线圈相邻。
在图5中示出了上述实施例。在图5中,集成电路500的一部分被示出为形成在衬底501上。具有有第一层502、第二层504和形成在衬底501上的第三层506。在第一层502和第二层504之间有一个绝缘层508。在第二层504和第三层506之间也有一个绝缘层508。在这个例子中,第一线圈104形成在第三层506中。第二线圈106形成在第二层504中,第三线圈108形成在第一层502中。第一层502被示为与衬底500接触。层502、504、506之间的通孔可以用来连接各种线圈104、106、108。
第一线圈104具有第一轴线507。第二线圈106具有第二轴线505。第三线圈108具有第三轴线503。线圈104、106、108中的每一个都是平面的并且在其层内。轴线503、505、507的每个轴均垂直于其线圈104、106、108,并穿过其线圈104、106、108的中心。可以调整绝缘层的厚度,以调整线圈104、106、108之间的电容耦合和电感耦合。另外,轴线104、106、108的位置可以在二维平面内相对于彼此移位。这进一步允许调整线圈104、106、108之间的电感性和电容性耦合。
图6、7和8示出了三个视图,其示出了如何在如图5所示的层形成中堆叠线圈组件的线圈。图6、7和8所示的布置示出了通孔连接,其能够用于堆叠线圈组件102的实施,如图1、2和3所示。图4中的堆叠线圈组件102在三个线圈之间具有不同的连接。
在图6、7和8中,第一线圈104、106和108都是可见的。图6是顶视图。图7是从顶部看的透视图。图8是从底部看的透视图。在这些图中可以看出,第一线圈104、第二线圈106和第三线圈108都是平面线圈。这些线圈的中心未示出,但是每个线圈的中心可用于绘制轴的点。可以看出,三个线圈104、106和108中的每一个都不具有彼此对准的中心或轴线。线圈相对于彼此的定位允许调节互感。调整线圈的位置也可能会改变电容。但是,可以通过在不同线圈之间使用外部电容器并调整其值来分别控制线圈之间的电容耦合。线圈104、106、108的尺寸也是附加的设计参数。在许多常规系统中,仅使用两个线圈。使用额外的线圈可提供额外的设计变量,这些变量可用于增加带宽和减少传输损耗。存在用于在不同层之间连接的多个通孔700。如在图7和8中特别示出的,也可以调节线圈的迹线的宽度以及线圈之间的距离。在图8中,显然第三线圈108比其他两个线圈104、106更薄。这可以由所使用的CMOS工艺中的层的厚度来确定。在图8中,第三线圈108示出为更靠近第二线圈106。
当设计诸如图6、7和8所示的堆叠线圈组件时,可以改变多个设计参数。用于形成每个线圈的迹线的迹线宽度和间距可以变化。每个线圈的直径也可以变化。线圈之间的距离或位移也可以改变。
可以遵循的设计静电保护器件的设计方法可以包括建立具有ESD保护电路原理图的测试台(模拟),并且其可以包含提取的寄生电容。设计方法还可以包括实施堆叠线圈组件和静电保护设备的其他组件的模型,该模型使用理想元件和参数来表示以下值:电感、线圈之间的耦合系数、电阻和电容。然后,可以通过在堆叠线圈组件中找到线圈的最佳尺寸和位置来优化这些值,从而获得最佳的眼孔,足够的S11和足够的ESD保护。
在图1所示的示例之后建模的静电保护设备,采用其阻抗匹配值为50欧姆阻抗来执行,因为通常将其视为事实上的标准。测量回波损耗的散射参数S11可用于评估阻抗匹配的性能和质量。-10dB或以下的回波损耗值表示良好的阻抗匹配。对图1所示电路的仿真表明,它可以实现足够好的输入阻抗匹配(例如,高达16GHz时S11<-10dB)。它还可以具有优势地满足ESD保护要求(例如,人体模型(HBM)>1kV,充电装置模型(CDM)>200V)。
以上已经描述了本发明的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (12)
1.一种用于保护电子电路的输入端口的静电保护装置,包括:
具有四个端口的堆叠线圈组件;
人体模型ESD保护电路;
充电装置模型ESD保护电路;以及
阻抗匹配电路;
其中,所述人体模型ESD保护电路、所述充电装置模型ESD保护电路和所述阻抗匹配电路连接到从所述四个端口中选择的单独的端口;
所述堆叠线圈组件包括第一线圈、第二线圈和第三线圈;
所述静电保护装置包括所述四个端口中的连接到外部输入端口的第一端口;
所述静电保护装置还包括所述四个端口中的连接到所述充电装置模型ESD保护电路的第二端口;
所述静电保护装置还包括连接到所述人体模型ESD保护电路的第三端口;
所述静电保护装置还包括所述四个端口中的连接到所述阻抗匹配电路的第四端口;以及
所述静电保护装置还包括内部输入端口,该内部输入端口被配置为在所述电子电路的所述输入端口与所述充电装置模型ESD保护电路之间连接;
其中所述第一端口连接到所述第一线圈的第一输入,所述第二端口连接到所述第一线圈的第二输入和所述第二线圈的第一输入,所述第三端口连接到所述第二线圈的第二输入和所述第三线圈的第一输入,并且所述第四端口连接到所述第三线圈的第二输入。
2.如权利要求1所述的静电保护装置,其中,所述第一线圈与所述第二线圈至少部分重叠,并且其中,所述第二线圈与所述第三线圈至少部分重叠。
3.如权利要求2所述的静电保护装置,其中:
所述第一线圈具有第一轴线;
所述第二线圈有第二轴线;
所述第三线圈具有第三轴线;
所述第一轴线偏离第二轴线;
所述第二轴线偏离第三轴线;并且
所述第一轴线偏离第三轴线。
4.如权利要求1所述的静电保护装置,其中,所述第一线圈感应地耦合至所述第二线圈,所述第二线圈感应地耦合至所述第三线圈,并且所述第一线圈感应地耦合至所述第三线圈。
5.一种用于保护电子电路的输入端口的静电保护装置,包括:
具有四个端口的堆叠线圈组件;
人体模型ESD保护电路;
充电装置模型ESD保护电路;以及
阻抗匹配电路;
其中,所述人体模型ESD保护电路、所述充电装置模型ESD保护电路和所述阻抗匹配电路连接到从所述四个端口中选择的单独的端口;
所述堆叠线圈组件包括第一线圈、第二线圈和第三线圈;
所述静电保护装置包括所述四个端口中的连接到所述充电装置模型ESD保护电路的第一端口;
所述静电保护装置还包括连接到外部输入端口的第二端口,所述外部输入端口被配置为连接到所述电子电路的输入端口;
所述静电保护装置还包括所述四个端口中连接到所述人体模型ESD保护电路的第三端口;
所述静电保护装置还包括所述四个端口中的连接到所述阻抗匹配电路连接的第四端口;以及
所述静电保护装置还包括内部输入端口,该内部输入端口被配置为在所述电子电路的所述输入端口与所述充电装置模型ESD保护电路之间连接;
其中所述第一端口连接到所述第一线圈的第一输入,所述第二端口连接到所述第一线圈的第二输入和所述第二线圈的第一输入,所述第三端口连接到所述第二线圈的第二输入和所述第三线圈的第一输入,并且所述第四端口连接到所述第三线圈的第二输入。
6.一种用于保护电子电路的输入端口的静电保护装置,包括:
具有四个端口的堆叠线圈组件;
人体模型ESD保护电路;
充电装置模型ESD保护电路;以及
阻抗匹配电路;
其中,所述人体模型ESD保护电路、所述充电装置模型ESD保护电路和所述阻抗匹配电路连接到从所述四个端口中选择的单独的端口;
所述堆叠线圈组件包括第一线圈、第二线圈和第三线圈;
所述静电保护装置包括所述四个端口中的连接到外部输入端口的第一端口;
所述静电保护装置还包括所述四个端口中的连接到所述人体模型ESD保护电路连接的第二端口;
所述静电保护装置还包括连接到所述充电装置模型的ESD保护电路的第三端口;
所述静电保护装置还包括所述四个端口中的连接到所述阻抗匹配电路的第四端口;以及
所述静电保护装置还包括内部输入端口,该内部输入端口被配置为在电子电路的所述输入端口与所述充电装置模型ESD保护电路之间连接;
其中所述第一端口连接到所述第一线圈的第一输入,所述第二端口连接到所述第一线圈的第二输入和所述第二线圈的第一输入,所述第三端口连接到所述第二线圈的第二输入和所述第三线圈的第一输入,并且所述第四端口连接到所述第三线圈的第二输入。
7.一种用于保护电子电路的输入端口的静电保护装置,包括:
具有四个端口的堆叠线圈组件;
人体模型ESD保护电路;
充电装置模型ESD保护电路;以及
阻抗匹配电路;
其中,所述人体模型ESD保护电路、所述充电装置模型ESD保护电路和所述阻抗匹配电路连接到从所述四个端口中选择的单独的端口;
所述堆叠线圈组件包括第一线圈、第二线圈和第三线圈;
所述静电保护装置包括所述四个端口中的连接到外部输入端口的第一端口;
所述静电保护装置还包括连接到所述人体模型ESD保护电路的第二端口;
所述静电保护装置还包括连接到所述阻抗匹配电路的第三端口;
所述静电保护装置还包括所述四个端口中的连接到所述充电装置模型ESD保护电路的第四端口;以及
所述静电保护装置还包括内部输入端口,所述内部输入端口被配置为在所述电子电路的所述输入端口与所述人体模型ESD保护电路之间连接,其中:
所述第一端口连接到所述第一线圈的第一输入,
所述第二端口连接到所述第一线圈的第二输入、所述第二线圈的第一输入和所述第三线圈的第一输入;
所述第三端口连接到所述第二线圈的第二输入;以及
所述第四端口连接到所述第三线圈的第二输入。
8.一种集成电路,包括:
具有输入端口的电子电路;以及
用于保护所述电子电路的所述输入端口的静电保护装置,所述静电保护装置又包括:
具有四个端口的堆叠线圈组件;
人体模型ESD保护电路,
充电装置模型ESD保护电路,以及
阻抗匹配电路;
其中,所述人体模型ESD保护电路、所述充电装置模型ESD保护电路和所述阻抗匹配电路连接到从所述四个端口中选择的单独的端口;
所述静电保护装置包括所述四个端口中的连接到外部输入端口的第一端口;
所述静电保护装置还包括所述四个端口中的连接到所述充电装置模型ESD保护电路的第二端口;
所述静电保护装置还包括连接到所述人体模型ESD保护电路的第三端口;
所述静电保护装置还包括所述四个端口中的连接到所述阻抗匹配电路连接的第四端口;以及
所述静电保护装置还包括内部输入端口,所述内部输入端口被配置为在所述电子电路的所述输入端口与充电装置模型ESD保护电路之间连接;
其中所述第一端口连接到第一线圈的第一输入,所述第二端口连接到第一线圈的第二输入和第二线圈的第一输入,所述第三端口是连接到第二线圈的第二输入和第三线圈的第一输入,并且所述第四端口连接到第三线圈的第二输入。
9.如权利要求8所述的集成电路,其中,所述集成电路包括以下至少之一:微处理器、微控制器、图形处理单元、中央处理单元、宽带放大器、模数转换器、数模转换器、电缆收发器电路和电信芯片。
10.如权利要求9所述的集成电路,其中:
所述集成电路包括衬底;
所述电子电路形成在所述衬底上;
所述静电保护装置形成在所述衬底上;
所述堆叠线圈组件包括第一线圈、第二线圈和第三线圈;
所述第一线圈、所述第二线圈和所述第三线圈形成在所述衬底上的单独的层上;
所述第一线圈与所述第二线圈相邻;以及
所述第二线圈与所述第三线圈相邻。
11.如权利要求10所述的集成电路,其中:
所述第一线圈具有第一轴线;
所述第二线圈有第二轴线;
所述第三线圈具有第三轴线;
所述第一轴线偏离所述第二轴线;
所述第二轴线偏离所述第三轴线;并且
所述第一轴线偏离所述第三轴线。
12.如权利要求10所述的集成电路,其中,所述第一线圈感应地耦合至所述第二线圈,所述第二线圈感应地耦合至所述第三线圈,并且所述第一线圈感应地耦合至所述第三线圈。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/891,052 | 2018-02-07 | ||
US15/891,052 US10742026B2 (en) | 2018-02-07 | 2018-02-07 | Electrostatic protection device |
PCT/IB2019/050479 WO2019155310A1 (en) | 2018-02-07 | 2019-01-21 | Electrostatic protection device |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111656467A CN111656467A (zh) | 2020-09-11 |
CN111656467B true CN111656467B (zh) | 2024-05-28 |
Family
ID=67476993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980010119.8A Active CN111656467B (zh) | 2018-02-07 | 2019-01-21 | 静电保护装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10742026B2 (zh) |
JP (1) | JP7189958B2 (zh) |
CN (1) | CN111656467B (zh) |
DE (1) | DE112019000181T5 (zh) |
GB (1) | GB2585523B (zh) |
WO (1) | WO2019155310A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11088719B1 (en) * | 2020-04-10 | 2021-08-10 | Samsung Electronics Co., Ltd. | Serdes with pin sharing |
US11418026B1 (en) * | 2021-03-22 | 2022-08-16 | International Business Machines Corporation | Electrostatic protection device |
JP2023090176A (ja) * | 2021-12-17 | 2023-06-29 | キオクシア株式会社 | 半導体集積回路および受信装置 |
CN117791535B (zh) * | 2024-02-26 | 2024-05-28 | 深圳飞骧科技股份有限公司 | 防护电路及射频功率放大器 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0855965A (ja) * | 1994-06-13 | 1996-02-27 | Symbios Logic Inc | 過電圧保護機構を有する集積回路およびその保護方法 |
US5901022A (en) * | 1997-02-24 | 1999-05-04 | Industrial Technology Research Inst. | Charged device mode ESD protection circuit |
JPH11204736A (ja) * | 1998-01-19 | 1999-07-30 | Sumitomo Electric Ind Ltd | 入力保護回路 |
US5969929A (en) * | 1997-04-16 | 1999-10-19 | The Board Of Trustees Of The Leland Stanford Junior University | Distributed ESD protection device for high speed integrated circuits |
JP2011014719A (ja) * | 2009-07-02 | 2011-01-20 | Renesas Electronics Corp | 半導体装置 |
JP2011049235A (ja) * | 2009-08-25 | 2011-03-10 | Renesas Electronics Corp | 半導体装置 |
CN102035522A (zh) * | 2009-09-29 | 2011-04-27 | 株式会社村田制作所 | 高频开关模块 |
JP2011138027A (ja) * | 2009-12-28 | 2011-07-14 | Nidec Copal Corp | レンズ駆動装置 |
CN102934226A (zh) * | 2010-04-07 | 2013-02-13 | 吉林克斯公司 | 堆叠式双电感结构 |
CN203895212U (zh) * | 2011-10-18 | 2014-10-22 | 株式会社村田制作所 | 复合电子元器件 |
JP2016171163A (ja) * | 2015-03-12 | 2016-09-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、通信モジュール、及びスマートメータ |
US9502168B1 (en) * | 2013-11-15 | 2016-11-22 | Altera Corporation | Interleaved T-coil structure and a method of manufacturing the T-coil structure |
JP2017220607A (ja) * | 2016-06-09 | 2017-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置、及び通信回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5265418A (en) * | 1975-11-27 | 1977-05-30 | Pioneer Electronic Corp | Sound insulator |
WO2010087184A1 (ja) * | 2009-01-29 | 2010-08-05 | パナソニック株式会社 | 差動伝送回路及びそれを備えた電子機器 |
US20120275074A1 (en) | 2011-04-29 | 2012-11-01 | International Business Machines Corporation | Esd protection device |
JP6138032B2 (ja) * | 2013-11-21 | 2017-05-31 | 株式会社ThruChip Japan | 集積回路及びそれを備える積層回路 |
CN104319271A (zh) | 2014-10-17 | 2015-01-28 | 武汉新芯集成电路制造有限公司 | Cdm静电保护电路 |
-
2018
- 2018-02-07 US US15/891,052 patent/US10742026B2/en active Active
-
2019
- 2019-01-21 GB GB2012810.4A patent/GB2585523B/en active Active
- 2019-01-21 JP JP2020538603A patent/JP7189958B2/ja active Active
- 2019-01-21 DE DE112019000181.7T patent/DE112019000181T5/de active Granted
- 2019-01-21 CN CN201980010119.8A patent/CN111656467B/zh active Active
- 2019-01-21 WO PCT/IB2019/050479 patent/WO2019155310A1/en active Application Filing
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0855965A (ja) * | 1994-06-13 | 1996-02-27 | Symbios Logic Inc | 過電圧保護機構を有する集積回路およびその保護方法 |
US5901022A (en) * | 1997-02-24 | 1999-05-04 | Industrial Technology Research Inst. | Charged device mode ESD protection circuit |
US5969929A (en) * | 1997-04-16 | 1999-10-19 | The Board Of Trustees Of The Leland Stanford Junior University | Distributed ESD protection device for high speed integrated circuits |
JPH11204736A (ja) * | 1998-01-19 | 1999-07-30 | Sumitomo Electric Ind Ltd | 入力保護回路 |
JP2011014719A (ja) * | 2009-07-02 | 2011-01-20 | Renesas Electronics Corp | 半導体装置 |
JP2011049235A (ja) * | 2009-08-25 | 2011-03-10 | Renesas Electronics Corp | 半導体装置 |
CN102035522A (zh) * | 2009-09-29 | 2011-04-27 | 株式会社村田制作所 | 高频开关模块 |
JP2011138027A (ja) * | 2009-12-28 | 2011-07-14 | Nidec Copal Corp | レンズ駆動装置 |
CN102934226A (zh) * | 2010-04-07 | 2013-02-13 | 吉林克斯公司 | 堆叠式双电感结构 |
CN203895212U (zh) * | 2011-10-18 | 2014-10-22 | 株式会社村田制作所 | 复合电子元器件 |
US9502168B1 (en) * | 2013-11-15 | 2016-11-22 | Altera Corporation | Interleaved T-coil structure and a method of manufacturing the T-coil structure |
JP2016171163A (ja) * | 2015-03-12 | 2016-09-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、通信モジュール、及びスマートメータ |
JP2017220607A (ja) * | 2016-06-09 | 2017-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置、及び通信回路 |
Also Published As
Publication number | Publication date |
---|---|
DE112019000181T5 (de) | 2020-07-16 |
US20190245345A1 (en) | 2019-08-08 |
JP7189958B2 (ja) | 2022-12-14 |
WO2019155310A1 (en) | 2019-08-15 |
CN111656467A (zh) | 2020-09-11 |
GB2585523B (en) | 2022-04-06 |
GB2585523A (en) | 2021-01-13 |
US10742026B2 (en) | 2020-08-11 |
JP2021513738A (ja) | 2021-05-27 |
GB202012810D0 (en) | 2020-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111656467B (zh) | 静电保护装置 | |
US7463112B1 (en) | Area efficient, differential T-coil impedance-matching circuit for high speed communications applications | |
KR100638755B1 (ko) | 집적 회로 인터페이스용 필터 구조물 | |
US7927153B2 (en) | Communications connector with multi-stage compensation | |
TWI548227B (zh) | Inter-module communication device | |
CN106257967A (zh) | 多层印刷布线板以及多层印刷布线板和连接器的连接结构 | |
EP2803139B1 (en) | Driver circuit and method of generating an output signal | |
US9281797B2 (en) | High-frequency device and directional coupler | |
US7532483B2 (en) | Mounting integrated circuit dies for high frequency signal isolation | |
US5311122A (en) | RF test equipment and wire bond interface circuit | |
US20060138650A1 (en) | Integrated circuit packaging device and method for matching impedance | |
JP6599520B2 (ja) | 改善されたクロストーク性能を有するコネクタ及びシステム | |
US20160276091A1 (en) | Inductors for circuit board through hole structures | |
JP2008072022A (ja) | 信号伝送ケーブルのコネクタ、信号伝送ケーブルに信号を出力する信号伝送装置 | |
US11711225B2 (en) | Reduction of power-over-data-lines (PODL) filter parasitics for multi-gigabit ethernet | |
CN116918259A (zh) | 静电保护装置 | |
JP6441850B2 (ja) | 多層プリント配線板 | |
TWM492538U (zh) | 適用不同頻帶的方向耦合器 | |
JP6988614B2 (ja) | 差動伝送線路およびそれを用いたデータ伝送装置 | |
JP2006173207A (ja) | コモンモードチョークコイル | |
US9537197B2 (en) | Transmission line implementation in wafer-level packaging | |
WO2015106452A1 (en) | Quadrature hybrid with multi-layer structure | |
JP2019145660A (ja) | 電気回路積層基板 | |
CN117459007A (zh) | 电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |