CN111640389A - Goa电路及显示面板 - Google Patents

Abstract

本申请实施例提供一种GOA电路及显示面板，该GOA电路包括N级GOA单元，第n级GOA单元包括正向扫描控制模块、反向扫描控制模块、上拉模块、下拉模块以及功能模块，其中，2<n<N‑1，n、N均为正整数。本申请实施例提供的GOA电路及显示面板，通过精简电路架构，从而可以实现窄边框，降低制程和稳定性的风险。

Description

GOA电路及显示面板

技术领域

本申请涉及显示技术领域，具体涉及一种GOA电路及显示面板。

背景技术

GOA(英文全称：Gate Driver on Array，中文全称：集成栅极驱动电路)技术是将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，从材料成本和制作工艺两方面降低产品成本。现有的GOA电路结构较复杂，不利于版图设计，且难以实现窄边框。

发明内容

本申请实施例的目的在于提供一种GOA电路及显示面板，能够解决现有的GOA电路结构较复杂，不利于版图设计，且难以实现窄边框的技术问题。

本申请实施例提供一种GOA电路，包括N级GOA单元，第n级GOA单元包括正向扫描控制模块、反向扫描控制模块、上拉模块、下拉模块以及功能模块，其中，2<n<N-1，n、N均为正整数；

所述正向扫描控制模块接入正向信号、第n+1级时钟信号以及第n-2级扫描信号，并电性连接于第一节点以及第二节点，所述正向扫描控制模块用于根据所述正向信号、所述第n+1级时钟信号以及所述第n-2级扫描信号，拉高所述第一节点的电位以及控制所述第二节点的电位；

所述反向扫描控制模块接入反向信号、第n-1级时钟信号以及第n+2级扫描信号，并电性连接于所述第一节点以及所述第二节点，所述反向扫描控制模块用于根据所述反向信号、所述第n-1级时钟信号以及所述第n+2级扫描信号，拉高所述第一节点的电位以及控制所述第二节点的电位；

所述上拉模块接入恒压低电平信号、恒压高电平信号以及第n级时钟信号，并电性连接于所述第一节点以及扫描信号输出端，所述上拉模块用于根据所述恒压低电平信号、所述恒压高电平信号、所述第n级时钟信号以及所述第一节点的电位，控制所述扫描信号输出端的电位；

所述下拉模块接入所述恒压高电平信号以及所述恒压低电平信号，并电性连接于所述第一节点、所述第二节点以及所述扫描信号输出端，所述下拉模块用于根据所述恒压高电平信号、所述恒压低电平信号以及所述第二节的电位，拉低所述第一节点的电位以及所述扫描信号输出端的电位；

所述功能模块接入第一功能控制信号、第二功能控制信号、第三功能控制信号以及第四功能控制信号，并电性连接于所述下拉模块以及所述扫描信号输出端，所述功能模块用于根据所述第一功能控制信号、所述第二功能控制信号、所述第三功能控制信号以及所述第四功能控制信号，控制所述第一节点的电位以及所述扫描信号输出端的电位。

在本申请所述的GOA电路中，所述正向扫描控制模块包括第一晶体管以及第三晶体管；

所述第一晶体管的栅极电性连接于所述第n-2级扫描信号，所述第一晶体管的源极电性连接于所述正向扫描信号以及所述第三晶体管的栅极，所述第一晶体管的漏极电性连接于所述第一节点，所述第三晶体管的源极电性连接于所述第n+1级时钟信号，所述第三晶体管的漏极电性连接于所述第二节点。

在本申请所述的GOA电路中，所述反向扫描控制模块包括第二晶体管以及第四晶体管；

所述第二晶体管的栅极电性连接于所述第n+2级扫描信号，所述第二晶体管的源极电性连接于所述反向扫描信号以及所述第四晶体管的栅极，所述第二晶体管的漏极电性连接于所述第一节点，所述第四晶体管的源极电性连接于所述第n-1级时钟信号，所述第四晶体管的漏极电性连接于所述第二节点。

在本申请所述的GOA电路中，所述上拉模块包括第七晶体管、第九晶体管以及第一电容；

所述第七晶体管的栅极电性连接于所述恒压高电平信号，所述第七晶体管的源极电性连接于所述第一节点，所述第七晶体管的漏极电性连接于所述第九晶体管的栅极，所述第九晶体管的栅极电性连接于所述第n级时钟信号，所述第九晶体管的栅极电性连接于所述扫描信号输出端，所述第一电容的一端电性连接于所述第一节点，所述第一电容的另一端电性连接于所述恒压低电平信号。

在本申请所述的GOA电路中，所述下拉模块包括第五晶体管、第六晶体管、第八晶体管、第十晶体管以及第二电容；

所述第五晶体管的栅极、所述第六晶体管的漏极、所述第八晶体管的漏极、所述第十晶体管的栅极以及所述第二电容的一端均电性连接于第三节点；所述第五晶体管的源极、所述第六晶体管的源极、所述第十晶体管的源极以及所述第二电容的另一端均电性连接于所述恒压低电平信号；所述第五晶体管的漏极以及所述第六晶体管的栅极均电性连接于所述第一节点；所述第八晶体管的栅极电性连接于所述第二节点，所述第八晶体管的源极电性连接于所述恒压高电平信号，所述第十晶体管的漏极电性连接于所述扫描信号输出端。

在本申请所述的GOA电路中，所述功能模块包括第十一晶体管以及第十二晶体管；

所述第十一晶体管的栅极电性连接于所述第一功能控制信号，所述第十一晶体管的源极电性连接于所述第三功能控制信号，所述第十一晶体管的漏极电性连接于所述第三节点；

所述第十二晶体管的栅极电性连接于所述第二功能控制信号，所述第十二晶体管的源极电性连接于所述第四功能控制信号，所述第十二晶体管的漏极电性连接于所述扫描信号输出端。

在本申请所述的GOA电路中，所述GOA电路具有复位模式、异常断电模式以及全关断模式；

当所述GOA电路处于复位模式时，所述第一功能控制信号以及所述第三功能控制信号为高电位；

当所述GOA电路处于异常断电模式时，所述第一功能控制信号、所述第二功能控制信号以及所述第四功能控制信号均为高电位，所述第三功能控制信号为低电位；

当所述GOA电路处于全关断模式时，所述第二功能控制信号为高电位，所述第四功能控制信号为低电位。

在本申请所述的GOA电路中，所述GOA电路接入第一时钟信号、第二时钟信号、第三时钟信号以及第四时钟信号；

第4k+1级时钟信号与所述第一时钟信号为同一信号，第4k+2级时钟信号与所述第二时钟信号为同一信号，第4k+3级时钟信号与所述第三时钟信号为同一信号，第4k+4级时钟信号与所述第四时钟信号为同一信号，其中，k大于等于0，且k为整数。

在本申请所述的GOA电路中，所述GOA电路接入第一起始信号以及第二起始信号；

当所述GOA电路处于正向扫描模式时，第1级GOA单元接入所述第一起始信号，第2级GOA单元接入所述第二起始信号；

当所述GOA电路处于反向扫描模式时，第N级GOA单元接入所述第一起始信号，第N-1级GOA单元接入所述第二起始信号。

本申请实施例还提供一种显示面板，包括以上所述的GOA电路。

本申请实施例提供的GOA电路及显示面板，通过精简电路架构，从而可以实现窄边框，降低制程和稳定性的风险。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的显示面板的结构示意图；

图2为本申请实施例提供的GOA电路中的GOA单元的第一种电路示意图；

图3为本申请实施例提供的GOA电路中的GOA单元的第二种电路示意图；

图4为本申请实施例提供的GOA电路中的GOA单元的第三种电路示意图；

图5为本申请实施例提供的GOA电路中的GOA单元的第二种电路示意图；

图6为本申请实施例提供的GOA电路中的GOA单元的第四种电路示意图；

图7为图2所示的GOA单元的信号时序图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外本申请实施例所采用的晶体管均为N型晶体管或P型晶体管，其中，N型晶体管为在栅极为高电平时导通，在栅极为低电平时截止；P型晶体管为在栅极为低电平时导通，在栅极为高电平时截止。

请参阅图1，图1为本申请实施例提供的显示面板的结构示意图。如图1所示，本申请实施例提供的显示面板100包括显示区域20以及设置在显示区域20外的GOA电路区域10。显示区域20上设置有多条扫描线、多条数据线以及多条扫描线与多条数据线交叉限定的多个子像素单元。GOA电路区域10上设置有GOA电路，该GOA电路包括N级GOA单元，GOA单元与扫描线一一对应连接，即GOA单元的数量与扫描线的数量相等。

其中，该GOA电路包括多个级联的奇数级GOA单元以及多个级联的偶数级GOA单元。该多个级联的奇数级GOA单元设置在显示区域20的一侧，该多个级联的偶数级GOA单元设置在显示区域20的另一侧。

比如，当N为偶数时，第1级GOA单元、第3级GOA单元、第5级GOA单元、……、第N-1级GOA单元级联设置，第2级GOA单元、第4级GOA单元、第6级GOA单元、……、第N级GOA单元级联设置。需要说明的是，在本申请实施例中，N可以为偶数，也可以为奇数，在此不做限制。

其中，该GOA电路接入第一时钟信号ck1、第二时钟信号ck2、第三时钟信号ck3、第四时钟信号ck4、第一起始信号STV1以及第二起始信号STV2。具体的，该多个级联的奇数级GOA单元接入第一时钟信号ck1、第二时钟信号ck2、第三时钟信号ck3、第四时钟信号ck4以及第一起始信号STV1。该多个级联的偶数级GOA单元接入第一时钟信号ck1、第二时钟信号ck2、第三时钟信号ck3、第四时钟信号ck4以及第二起始信号STV2。

进一步的，请参阅图2，图2为本申请实施例提供的GOA电路中的GOA单元的第一种电路示意图。结合图1、图2所示，在本申请实施例提供的GOA电路中，第n级GOA单元100包括正向扫描控制模块101、反向扫描控制模块102、上拉模块103、下拉模块104以及功能模块105，2<n<N-1，n、N均为正整数。

其中，正向扫描控制模块101接入正向信号U2D、第n+1级时钟信号CK(n+1)以及第n-2级扫描信号G(n-2)，并电性连接于第一节点Q以及第二节点M。正向扫描控制模块101用于根据正向信号U2D、第n+1级时钟信号CK(n+1)以及第n-2级扫描信号G(n-2)，拉高第一节点Q的电位以及控制第二节点M的电位。

其中，反向扫描控制模块102接入反向信号D2U、第n-1级时钟信号CK(n-1)以及第n+2级扫描信号G(n+2)，并电性连接于第一节点Q以及第二节点M。反向扫描控制模块102用于根据反向信号D2U、第n-1级时钟信号CK(n-1)以及第n+2级扫描信号G(n+2)，拉高第一节点Q的电位以及控制第二节点M的电位。

其中，上拉模块103接入恒压低电平信号VGL、恒压高电平信号VGH以及第n级时钟信号CK(n)，并电性连接于第一节点Q以及扫描信号输出端G。上拉模块103用于根据恒压低电平信号VGL、恒压高电平信号VGH、第n级时钟信号CK(n)以及第一节点Q的电位，控制扫描信号输出端G的电位。

其中，下拉模块104接入恒压高电平信号VGH以及恒压低电平信号VGL，并电性连接于第一节点Q、第二节点M以及扫描信号输出端G。下拉模块104用于根据恒压高电平信号VGH、恒压低电平信号VGL以及第二节的电位，拉低第一节点Q的电位以及扫描信号输出端G的电位。

其中，功能模块105接入第一功能控制信号GAS1、第二功能控制信号GAS2、第三功能控制信号GAS3以及第四功能控制信号GAS4，并电性连接于下拉模块104以及扫描信号输出端G。功能模块105用于根据第一功能控制信号GAS1、第二功能控制信号GAS2、第三功能控制信号GAS3以及第四功能控制信号GAS4，控制第一节点Q的电位以及扫描信号输出端G的电位。

需要说明的是，第4k+1级时钟信号CK(4k+1)与第一时钟信号ck1为同一信号，第4k+2级时钟信号CK(4k+2)与第二时钟信号ck2为同一信号，第4k+3级时钟信号CK(4k+3)与第三时钟信号ck3为同一信号，第4k+4级时钟信号CK(4k+4)与第四时钟信号ck4为同一信号，其中，k大于等于0，且k为整数。

例如，第1级时钟信号CK(1)、第5级时钟信号CK(5)、第9级时钟信号CK(9)、……第4k+1级时钟信号CK(4k+1)与第一时钟信号ck1均为同一信号。第2级时钟信号CK(2)、第6级时钟信号CK(6)、第10级时钟信号CK(10)、……第4k+2级时钟信号CK(4k+2)与第二时钟信号ck2均为同一信号。第3级时钟信号CK(3)、第7级时钟信号CK(7)、第11级时钟信号CK(11)、……第4k+3级时钟信号CK(4k+3)与第三时钟信号均为同一信号。第4级时钟信号CK(4)、第8级时钟信号CK(8)、第12级时钟信号CK(12)、……第4k+4级时钟信号CK(4k+4)与第四时钟信号ck4均为同一信号。

在一些实施例中，该正向扫描控制模块101包括第一晶体管NT1以及第三晶体管NT3；第一晶体管NT1的栅极电性连接于第n-2级扫描信号G(n-2)，第一晶体管NT1的源极电性连接于正向扫描信号U2D以及第三晶体管NT3的栅极，第一晶体管NT1的漏极电性连接于第一节点Q，第三晶体管NT3的源极电性连接于第n+1级时钟信号CK(n+1)，第三晶体管NT3的漏极电性连接于第二节点M。

在一些实施例中，反向扫描控制模块102包括第二晶体管NT2以及第四晶体管NT4；第二晶体管NT2的栅极电性连接于第n+2级扫描信号G(n+2)，第二晶体管NT2的源极电性连接于反向扫描信号D2U以及第四晶体管NT4的栅极，第二晶体管NT2的漏极电性连接于第一节点Q，第四晶体管NT4的源极电性连接于第n-1级时钟信号CK(n-1)，第四晶体管NT4的漏极电性连接于第二节点M。

在一些实施例中，上拉模块103包括第七晶体管NT7、第九晶体管NT9以及第一电容C1；第七晶体管NT7的栅极电性连接于恒压高电平信号VGH，第七晶体管NT7的源极电性连接于第一节点Q，第七晶体管NT7的漏极电性连接于第九晶体管NT9的栅极，第九晶体管NT9的栅极电性连接于第n级时钟信号CK(n)，第九晶体管NT9的栅极电性连接于扫描信号输出端G，第一电容C1的一端电性连接于第一节点Q，第一电容C1的另一端电性连接于恒压低电平信号VGL。

在一些实施例中，下拉模块104包括第五晶体管NT5、第六晶体管NT6、第八晶体管NT8、第十晶体管NT10以及第二电容C2；第五晶体管NT5的栅极、第六晶体管NT6的漏极、第八晶体管NT8的漏极、第十晶体管NT10的栅极以及第二电容C2的一端均电性连接于第三节点N；第五晶体管NT5的源极、第六晶体管NT6的源极、第十晶体管NT10的源极以及第二电容C2的另一端均电性连接于恒压低电平信号VGL；第五晶体管NT5的漏极以及第六晶体管NT6的栅极均电性连接于第一节点Q；第八晶体管NT8的栅极电性连接于第二节点M，第八晶体管NT8的源极电性连接于恒压高电平信号VGH，第十晶体管NT10的漏极电性连接于扫描信号输出端G。

在一些实施例中，功能模块105包括第十一晶体管NT11以及第十二晶体管NT12；第十一晶体管NT11的栅极电性连接于第一功能控制信号GAS1，第十一晶体管NT11的源极电性连接于第三功能控制信号GAS3，第十一晶体管NT11的漏极电性连接于第三节点N；第十二晶体管NT12的栅极电性连接于第二功能控制信号GAS2，第十二晶体管NT12的源极电性连接于第四功能控制信号GAS4，第十二晶体管NT12的漏极电性连接于扫描信号输出端G。

此外，本申请实施例提供的GOA电路可以处于正向扫描模式或者反向扫描模式。当该GOA电路处于正向扫描模式时，在多个级联的奇数级GOA单元中，该GOA电路从第1级GOA单元至第N-1级GOA单元依次启动；在多个级联的偶数级GOA单元中，该GOA电路从第2级GOA单元至第N级GOA单元依次启动。当该GOA电路处于反向扫描模式时，在多个级联的奇数级GOA单元中，该GOA电路从第N-1级GOA单元至第1级GOA单元依次启动；在多个级联的偶数级GOA单元中，该GOA电路从第N级GOA单元至第2级GOA单元依次启动。

在一种实施方式中，当GOA电路处于正向扫描模式时，第1级GOA单元接入第一起始信号STV1，第2级GOA单元接入第二起始信号SYV2。此外，第N-1级GOA单元以及第N级GOA单元的电路示意图可参照图2所示，在此不做赘述。

具体的，请参阅图3，图3为本申请实施例提供的GOA电路中的GOA单元的第二种电路示意图。如图3所示，当GOA电路处于正向扫描模式时，第1级GOA单元与第n级GOA单元区别在于：第1级GOA单元中的第一晶体管NT1的栅极电性连接于第一起始信号STV1，第四晶体管NT4的源极空接。

具体的，请参阅图4，图4为本申请实施例提供的GOA电路中的GOA单元的第三种电路示意图。如图4所示，当GOA电路处于正向扫描模式时，第2级GOA单元与第n级GOA单元区别在于：第2级GOA单元中的第一晶体管NT1的栅极电性连接于第二起始信号STV2，第四晶体管NT4的源极空接。

在另一种实施方式中，当GOA电路处于反向扫描模式时，第N级GOA单元接入第一起始信号STV1，第N-1级GOA单元接入第二起始信号STV2。此外，第2级GOA单元以及第1级GOA单元的电路示意图可参照图2所示，在此不做赘述。

具体的，请参阅图5，图5为本申请实施例提供的GOA电路中的GOA单元的第二种电路示意图。如图5所示，当GOA电路处于反向扫描模式时，第N级GOA单元与第n级GOA单元区别在于：第N级GOA单元中的第二晶体管NT2的栅极电性连接于第一起始信号STV1，第三晶体管NT3的源极空接。

具体的，请参阅图6，图6为本申请实施例提供的GOA电路中的GOA单元的第四种电路示意图。如图6所示，当GOA电路处于反向扫描模式时，第N-1级GOA单元与第n级GOA单元区别在于：第N-1级GOA单元中的第二晶体管NT2的栅极电性连接于第二起始信号STV2，第三晶体管NT3的源极空接。

下面将以该GOA电路处于正向扫描模式为例进行说明，当该GOA电路处于正向扫描模式时，正向信号U2D为高电平，反向信号D2U为低电平。请结合图2、图7，图7为图2所示的GOA单元的信号时序图。结合图2、图3所示，当第n-2级扫描信号G(n-2)为高电位，第n级时钟信号CK(n)为高电位时，第一晶体管NT1、第七晶体管NT7以及第九晶体管NT9均打开，扫描信号输出端G输出高电位，即第n级扫描信号G(n)为高电位。随后，当第n+1级时钟信号CK(n+1)为高电位时，第三晶体管NT3、第八晶体管NT8、第五晶体管NT5以及第十晶体管NT10均打开，恒压低电平信号VGL经第五晶体管NT5输出至第一节点Q，恒压低电平信号VGL经第十晶体管NT10输出至扫描信号输出端G，即，第一节点Q的电位以及扫描信号G(n)的电位均被拉低。最后，第n+2级扫描信号G(n+2)为高电位，第二晶体管NT2打开，反向信号D2U输出至第一节点Q，以维持第一节点Q处于低电位。

进一步的，该GOA电路具有复位模式、异常断电模式以及全关断模式。当GOA电路处于复位模式时，第一功能控制信号GAS1以及第三功能控制信号GAS3为高电位。当GOA电路处于异常断电模式时，第一功能控制信号GAS1、第二功能控制信号GAS2以及第四功能控制信号GAS4均为高电位，第三功能控制信号GAS3为低电位。当GOA电路处于全关断模式时，第二功能控制信号GAS2为高电位，第四功能控制信号GAS4为低电位。

具体的，当GOA电路处于复位模式时，第一功能控制信号GAS1以及第三功能控制信号GAS3为高电位，第十一晶体管NT11打开，此时，第三节点N的电位为高电位，使得第五晶体管NT5打开，第一节点Q的电位被拉低，从而实现对第一节点Q进行复位。

当GOA电路处于异常断电模式时，第一功能控制信号GAS1、第二功能控制信号GAS2以及第四功能控制信号GAS4均为高电位，第三功能控制信号GAS3为低电位，第十一晶体管NT11打开，此时，第三节点N的电位为电位；与此同时第十二晶体管NT12打开，扫描信号输出端G输出的扫描信号G(n)为高电位，从而实现GOA电路异常断电时，GOA电路仍能继续工作。

当GOA电路处于全关断模式时，第二功能控制信号GAS2为高电位，第四功能控制信号GAS4为低电位，第十二晶体管NT12打开，扫描信号输出端G输出的扫描信号G(n)为低电位，从而实现GOA电路全关断模式，即每个GOA单元输出的扫描信号均为低电位。

本申请实施例提供的GOA电路及显示面板，通过精简电路架构，从而可以实现窄边框，降低制程和稳定性的风险。

以上仅为本申请的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种GOA电路，其特征在于，包括N级GOA单元，第n级GOA单元包括正向扫描控制模块、反向扫描控制模块、上拉模块、下拉模块以及功能模块，其中，2<n<N-1，n、N均为正整数；

所述正向扫描控制模块接入正向信号、第n+1级时钟信号以及第n-2级扫描信号，并电性连接于第一节点以及第二节点，所述正向扫描控制模块用于根据所述正向信号、所述第n+1级时钟信号以及所述第n-2级扫描信号，拉高所述第一节点的电位以及控制所述第二节点的电位；

所述反向扫描控制模块接入反向信号、第n-1级时钟信号以及第n+2级扫描信号，并电性连接于所述第一节点以及所述第二节点，所述反向扫描控制模块用于根据所述反向信号、所述第n-1级时钟信号以及所述第n+2级扫描信号，拉高所述第一节点的电位以及控制所述第二节点的电位；

所述上拉模块接入恒压低电平信号、恒压高电平信号以及第n级时钟信号，并电性连接于所述第一节点以及扫描信号输出端，所述上拉模块用于根据所述恒压低电平信号、所述恒压高电平信号、所述第n级时钟信号以及所述第一节点的电位，控制所述扫描信号输出端的电位；

所述下拉模块接入所述恒压高电平信号以及所述恒压低电平信号，并电性连接于所述第一节点、所述第二节点以及所述扫描信号输出端，所述下拉模块用于根据所述恒压高电平信号、所述恒压低电平信号以及所述第二节的电位，拉低所述第一节点的电位以及所述扫描信号输出端的电位；

所述功能模块接入第一功能控制信号、第二功能控制信号、第三功能控制信号以及第四功能控制信号，并电性连接于所述下拉模块以及所述扫描信号输出端，所述功能模块用于根据所述第一功能控制信号、所述第二功能控制信号、所述第三功能控制信号以及所述第四功能控制信号，控制所述第一节点的电位以及所述扫描信号输出端的电位。

2.根据权利要求1所述的GOA电路，其特征在于，所述正向扫描控制模块包括第一晶体管以及第三晶体管；

所述第一晶体管的栅极电性连接于所述第n-2级扫描信号，所述第一晶体管的源极电性连接于所述正向扫描信号以及所述第三晶体管的栅极，所述第一晶体管的漏极电性连接于所述第一节点，所述第三晶体管的源极电性连接于所述第n+1级时钟信号，所述第三晶体管的漏极电性连接于所述第二节点。

3.根据权利要求1所述的GOA电路，其特征在于，所述反向扫描控制模块包括第二晶体管以及第四晶体管；

所述第二晶体管的栅极电性连接于所述第n+2级扫描信号，所述第二晶体管的源极电性连接于所述反向扫描信号以及所述第四晶体管的栅极，所述第二晶体管的漏极电性连接于所述第一节点，所述第四晶体管的源极电性连接于所述第n-1级时钟信号，所述第四晶体管的漏极电性连接于所述第二节点。

4.根据权利要求1所述的GOA电路，其特征在于，所述上拉模块包括第七晶体管、第九晶体管以及第一电容；

所述第七晶体管的栅极电性连接于所述恒压高电平信号，所述第七晶体管的源极电性连接于所述第一节点，所述第七晶体管的漏极电性连接于所述第九晶体管的栅极，所述第九晶体管的栅极电性连接于所述第n级时钟信号，所述第九晶体管的栅极电性连接于所述扫描信号输出端，所述第一电容的一端电性连接于所述第一节点，所述第一电容的另一端电性连接于所述恒压低电平信号。

5.根据权利要求1所述的GOA电路，其特征在于，所述下拉模块包括第五晶体管、第六晶体管、第八晶体管、第十晶体管以及第二电容；

所述第五晶体管的栅极、所述第六晶体管的漏极、所述第八晶体管的漏极、所述第十晶体管的栅极以及所述第二电容的一端均电性连接于第三节点；所述第五晶体管的源极、所述第六晶体管的源极、所述第十晶体管的源极以及所述第二电容的另一端均电性连接于所述恒压低电平信号；所述第五晶体管的漏极以及所述第六晶体管的栅极均电性连接于所述第一节点；所述第八晶体管的栅极电性连接于所述第二节点，所述第八晶体管的源极电性连接于所述恒压高电平信号，所述第十晶体管的漏极电性连接于所述扫描信号输出端。

6.根据权利要求5所述的GOA电路，其特征在于，所述功能模块包括第十一晶体管以及第十二晶体管；

所述第十一晶体管的栅极电性连接于所述第一功能控制信号，所述第十一晶体管的源极电性连接于所述第三功能控制信号，所述第十一晶体管的漏极电性连接于所述第三节点；

所述第十二晶体管的栅极电性连接于所述第二功能控制信号，所述第十二晶体管的源极电性连接于所述第四功能控制信号，所述第十二晶体管的漏极电性连接于所述扫描信号输出端。

7.根据权利要求6所述的GOA电路，其特征在于，所述GOA电路具有复位模式、异常断电模式以及全关断模式；

当所述GOA电路处于复位模式时，所述第一功能控制信号以及所述第三功能控制信号为高电位；

当所述GOA电路处于异常断电模式时，所述第一功能控制信号、所述第二功能控制信号以及所述第四功能控制信号均为高电位，所述第三功能控制信号为低电位；

当所述GOA电路处于全关断模式时，所述第二功能控制信号为高电位，所述第四功能控制信号为低电位。

8.根据权利要求1-7任一项所述的GOA电路，其特征在于，所述GOA电路接入第一时钟信号、第二时钟信号、第三时钟信号以及第四时钟信号；

第4k+1级时钟信号与所述第一时钟信号为同一信号，第4k+2级时钟信号与所述第二时钟信号为同一信号，第4k+3级时钟信号与所述第三时钟信号为同一信号，第4k+4级时钟信号与所述第四时钟信号为同一信号，其中，k大于等于0，且k为整数。

9.根据权利要求1-7任一项所述的GOA电路，其特征在于，所述GOA电路接入第一起始信号以及第二起始信号；

当所述GOA电路处于正向扫描模式时，第1级GOA单元接入所述第一起始信号，第2级GOA单元接入所述第二起始信号；

当所述GOA电路处于反向扫描模式时，第N级GOA单元接入所述第一起始信号，第N-1级GOA单元接入所述第二起始信号。

10.一种显示面板，其特征在于，包括权利要求1-9任一项所述的GOA电路。

Images