CN111639441A - 改善硅基功率晶体管电流放大倍数高低温变化率的方法 - Google Patents

改善硅基功率晶体管电流放大倍数高低温变化率的方法 Download PDF

Info

Publication number
CN111639441A
CN111639441A CN202010517985.0A CN202010517985A CN111639441A CN 111639441 A CN111639441 A CN 111639441A CN 202010517985 A CN202010517985 A CN 202010517985A CN 111639441 A CN111639441 A CN 111639441A
Authority
CN
China
Prior art keywords
amplification factor
current amplification
region
silicon
change rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010517985.0A
Other languages
English (en)
Inventor
马飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Institute of Arts and Technology
Original Assignee
Wuxi Institute of Arts and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Institute of Arts and Technology filed Critical Wuxi Institute of Arts and Technology
Priority to CN202010517985.0A priority Critical patent/CN111639441A/zh
Publication of CN111639441A publication Critical patent/CN111639441A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种改善硅基功率晶体管电流放大倍数高低温变化率的方法,先获取双极晶体管单元结构的电参数要求及结构参数要求,接着根据电参数要求及结构参数要求建立适用于双极晶体管电学性能温度特性的Klaassen模型,然后采用TCAD半导体器件仿真软件仿真并解析Klaassen模型,最后建立基于Klaassen模型的收敛域函数,以提高Klaassen模型的精确度。采用本发明的设计方案,通过Klaassen模型的建立,并仿真可以探究晶体管电流放大倍数及高低温变化率的影响因素,进一步确认更加合理的太阳能电池片生产工艺,为太阳能电池片的质量提升提供指导。

Description

改善硅基功率晶体管电流放大倍数高低温变化率的方法
技术领域
本发明涉及一种用于研究改善太阳能电池片生产工艺的方法,特别是一种改善硅基功率晶体管电流放大倍数高低温变化率的方法。
背景技术
影响功率晶体管电流放大倍数的因素较多,电流放大倍数高低温变化率及改善措施一直以来为半导体器件领域的研究热点,为功率晶体管设计和制造的难点之一。
截至目前,虽然关于功率晶体管电流放大倍数温度稳定性的研究报道较多,但大多只是从晶体管原理层面上对影响电流放大倍数高低温变化率的机理进行分析,可用于显著改善晶体管电流放大倍数高低温变化率的措施和手段不多。
发明内容
发明目的:本发明的目的是提供一种可行的能够更好的对影响电流放大倍数高低温变化率的因素分析的模型,并通过仿真结合实际的工艺进行优化的方法,本发明依据功率晶体管的电流放大倍数高低温变化率的实际电参数指标要求,利用Silvaco公司的Silvaco-TCAD半导体器件仿真软件和晶体管原理,对电流放大倍数较高、电流容量较大的平面型低频大功率晶体管电流放大倍数温度稳定性进行了深入细致的研究。
技术方案:本发明提供以下技术方案:
一种改善硅基功率晶体管电流放大倍数高低温变化率的方法,包括以下步骤:
1)获取双极晶体管单元结构的电参数要求及结构参数要求;
2)根据电参数要求及结构参数要求建立适用于双极晶体管电学性能温度特性的Klaassen模型;
3)然后采用TCAD半导体器件仿真软件仿真并解析Klaassen模型;
4)建立基于Klaassen模型的收敛域函数。
进一步地,所述步骤1)中,双极晶体管单元结构的电参数要求为:(1)BVCEO≥160V@IC=2mA;(2)BVCBO≥200V@IC=2mA;(3)β=90~120@IC=2A,VCE=5V;(4)VCEsat≤1.0V@IC=1.5A,IB=40mA。
进一步地,所述步骤1)中,双极晶体管单元结构的结构参数包括N型单晶硅片电阻率、晶向、少子寿命、N+衬底厚度、单晶层厚度、基区宽度、基区表面浓度、发射区表面浓度、发射结结深、单元宽度、发射区周长、发射区半宽度、发射极半宽度及基极半宽度。
进一步地,所述步骤2)中,建立的适用于双极晶体管电学性能温度特性的Klaassen模型为:
Figure BDA0002530896220000021
Figure BDA0002530896220000022
其中:μnL和μpL分别表示晶格散射对电子和空穴迁移率的影响项,μnDAP和μpDAP分别表示电离杂质散射、载流子-载流子散射的影响项。
进一步地,所述步骤3)中,公式(1)(2)分别可以解析为:
Figure BDA0002530896220000023
Figure BDA0002530896220000024
其中,N为半导体材料掺杂浓度,T是晶格温度。
进一步地,所述步骤4)中,收敛域函数可以通过晶体管电流放大倍数β函数来表示:
Figure BDA0002530896220000025
其中:JpE和JnE分别为基区注入发射区的少子空穴电流密度和发射区注入基区的少子电子电流密度;tb和tB分别为基区少子寿命和基区少子渡越时间;
当发射区掺杂浓度较高时,重掺杂将导致发射区禁带宽度减小,即禁带宽度变窄效应;重掺杂导致的禁带宽度减小值ΔEG表示为:
Figure BDA0002530896220000026
其中:q为电子电荷量;εs为硅的相对介电常数;NE为发射区平均掺杂浓度;T为环境温度;发生禁带宽度变窄效应后,JpE和JnE与禁带宽度变化量的关系可表示为:
Figure BDA0002530896220000031
Figure BDA0002530896220000032
Figure BDA0002530896220000033
其中:ni为在一定环境温度下的本征载流子浓度;β函数变形得到收敛域函数为:
Figure BDA0002530896220000034
有益效果:本发明与现有技术相比:
本发明在满足常温电流放大倍数的前提下,通过建模对影响电流放大倍数高低温变化率的关键结构参数(发射区掺杂浓度、发射区结深、基区掺杂浓度、基区宽度)进行优化。同时增加收敛域函数,使得计算结果更加精确。
本发明将满足常温电流放大倍数指标要求的发射区、基区掺杂浓度进行组合,对电流放大倍数高低温变化率方面的影响进行分析和评价。并结合仿真研究结果,通过实际流片,对关键的工艺进行工艺攻关,电流放大倍数高低温变化率得到有效改善,并能控制其他参数实测值满足设计要求。本发明的研究结果可对电流放大倍数较高、电流容量较大的平面型低频大功率晶体管的研制提供有价值的参考信息。
附图说明
图1为本发明发射区表面浓度在1019cm-3数量级时,和电流放大倍数间的关系示意图;
图2为本发明发射区表面浓度在1019cm-3数量级时,和电流放大倍数变化率的关系示意
图3为本发明发射区表面浓度在5×1020cm-3时,发射区基区浓度和电流放大倍数间的关系示意图;
图4为本发明发射区表面浓度在5×1020cm-3时,发射区基区浓度和电流放大倍数变化率的关系示意图;
图5为本发明发射区表面浓度在1×1021cm-3时,发射区基区浓度和电流放大倍数间的关系示意图;
图6为本发明发射区表面浓度在1×1021cm-3时,发射区基区浓度和电流放大倍数变化率的关系示意图;
图7为本发明发射区表面浓度在5×1019cm-3时,发射区基区浓度和电流放大倍数间的关系示意图;
图8为本发明发射区表面浓度在5×1019cm-3时,发射区基区浓度和电流放大倍数变化率的关系示意图;
图9为本发明发射区表面浓度在1×1019cm-3时,发射区基区浓度和电流放大倍数间的关系示意图;
图10为本发明发射区表面浓度在1×1019cm-3时,发射区基区浓度和电流放大倍数变化率的关系示意图;
图11为单场限环对击穿电压的影响示意图。
具体实施方式
下面通过具体实施方式来具体阐述本发明:
实施例:
一种改善硅基功率晶体管电流放大倍数高低温变化率的方法,包括以下步骤:
1)获取双极晶体管单元结构的电参数要求及结构参数要求;
在25℃条件下,电参数要求为:(1)BVCEO≥160V@IC=2mA;(2)BVCBO≥200V@IC=2mA;(3)β=90~120@IC=2A,VCE=5V;(4)VCEsat≤1.0V@IC=1.5A,IB=40mA。高低温变化率要求:(1)Δβ.β-1(-55℃)≤40%;(2)Δβ.β-1(125℃)≤40%。
功率晶体管的结构参数为:N型单晶硅片电阻率为15Ω·cm;晶向为<111>;少子寿命为10μs;N+衬底厚度为166μm;单晶层厚度为70μm;基区宽度为6.7μm;基区表面浓度7.6×1017cm-3;发射区表面浓度1.17×1020cm-3;发射结结深为7.9μm;单元宽度为190μm;发射区周长为1.77cm;发射区半宽度为85μm;发射极半宽度为70μm,基极半宽度为50μm。在此基础上,利用TCAD半导体器件仿真软件仿真不同发射区、基区结构参数对晶体管电流放大倍数及电流放大倍数高低温变化率的影响,从而对发射区、基区结构参数及工艺做进一步的优化。
2)根据电参数要求及结构参数要求建立适用于双极晶体管电学性能温度特性的Klaassen模型;
Klaassen迁移率模型考虑了较为广泛的影响迁移率变化的因素,可以模拟的温度变化范围从70K~500K,适用于对双极晶体管电学性能温度特性的模拟。
建立的适用于双极晶体管电学性能温度特性的Klaassen模型为:
Figure BDA0002530896220000051
Figure BDA0002530896220000052
其中:μnL和μpL分别表示晶格散射对电子和空穴迁移率的影响项,μnDAP和μpDAP分别表示电离杂质散射、载流子-载流子散射的影响项。
3)然后采用TCAD半导体器件仿真软件仿真并解析Klaassen模型;
公式(1)(2)分别可以解析为:
Figure BDA0002530896220000053
Figure BDA0002530896220000054
其中,N为半导体材料掺杂浓度,T是晶格温度。
其中,表面浓度和结深反映半导体材料掺杂浓度,晶格温度的变化率反映高低温变化率的速率。
图1~2为发射区表面浓度和结深对电流放大倍数及其高低温变化率的影响,基区表面浓度为7.6×1017cm-3。由图1可见:在环境温度为300K(室温)情况下,所选择的发射区、基区结构参数组合均满足电流放大倍数指标要求,电流放大倍数在100~110范围内。表明发射区、基区结构参数的组合合理。由图2可见,随着发射区表面浓度的增大,器件高、低温电流放大倍数变化率的绝对值增大。且都不满足电流放大倍数高低温变化率的电参数指标要求(指标要求小于40%)。当发射区表面浓度为1×1019cm-3(发射区结深为8.3μm,基区宽度为6.6μm),高温电流放大倍数变化率为33.56%,低温电流放大倍数变化率为-47.25%。表明为了改善高低温电流放大倍数变化率,需要适当降低发射区的表面浓度。但是发射区表面浓度的下限受到发射极接触电阻的制约,因此,单纯依靠降低发射区表面浓度来改善电流放大倍数的高低温变化率比较困难。
图3~6为仿真得到在发射区表面浓度较高(5×1020cm-3和1×1021cm-3)的情况下,基区表面浓度对电流放大倍数温度特性的影响,为了满足常温下电流放大倍数指标要求,采用不同发射区结深与基区宽度组合。由图3和图5可见:随着基区表面浓度增大(集电结结深不变),需要通过增大发射区结深、减小基区宽度来提高基区输运系数,以弥补由基区掺杂浓度提高而导致的注射效率和基区少子复合损耗的增大,从而满足常温电流放大倍数的指标要求。常温电流放大倍数在100~115范围内。表明发射区、基区结构参数的组合合理。由图4可见:当发射区表面浓度较高(5×1020cm-3)时,随着基区表面浓度的增大,器件高低温电流放大倍数变化率的绝对值的变化幅度较小,且没有达到电流放大倍数高低温变化率的指标要求。表明当发射区表面浓度较高(5×1020cm-3)时,不能依靠增大基区表面浓度的方法来改善高低温电流放大倍数变化率。进一步提高高发射区表面浓度(1×1021cm-3)时,会进一步劣化电流放大倍数的高低温变化率(如图6所示)。因此,依靠同时提高发射区和基区表面浓度的方法并不能有效改善器件电流放大倍数的高低温变化率。
图7~10为仿真得到在发射区表面浓度较低(1×1019cm-3和5×1019cm-3)的情况下,基区表面浓度对电流放大倍数温度特性的影响,为了满足常温下电流放大倍数指标要求,采用不同发射区结深与基区宽度组合。由图7可见:为了满足常温电流放大倍数指标要求,随着基区表面浓度增大(集电结结深不变),需要通过增大发射区结深,减小基区宽度来提高基区输运系数,以弥补由基区掺杂浓度提高而导致的注射效率和基区少子复合损耗的增大。常温电流放大倍数在100~115范围内。表明发射区、基区结构参数的组合合理。由图8可见:相比于高发射区表面浓度的情况,当发射区表面浓度较低(5×1019cm-3)时,器件高低温电流放大倍数变化率的绝对值降低,小于60%。当基区表面浓度NBS在1~6×1017cm-3范围内,随着基区表面浓度的增大,器件高低温电流放大倍数变化率的绝对值的变化幅度较小,没有满足电流放大倍数高低温变化率的指标要求。当基区表面浓度NBS在1~8×1018cm-3范围内,随着基区表面浓度的增大,器件高低温电流放大倍数变化率的绝对值的变化幅度较大。
由图9和图10所知,当发射区表面浓度进一步降低(1×1019cm-3)时,电流放大倍数高低温变化率显著降低,对高温电流放大倍数变化率的影响尤为显著,降至约40%,达到了高温电流放大倍数变化率指标的上限,但低温电流放大倍数尚与电流放大倍数变化率指标存在一定的差距。表明不能依靠同时降低发射区和基区掺杂浓度的方法来改善高低温电流放大倍数变化率。由图1和图2高低温变化率随着基区表面浓度增大的变化特点可见,在较低的发射区掺杂浓度下,提高基区掺杂浓度将有利于减小电流放大倍数的高低温变化率。当发射区表面浓度降至1×1019cm-3,基区表面浓度大于3×1018cm-3时,电流放大倍数高低温变化率完全满足电参数指标要求。
4)综上所述,可发现降低发射区掺杂浓度并提高基区掺杂浓度可有效改善电流放大倍数的高低温变化率,进一步地,我们建立基于Klaassen模型的收敛域函数。
收敛域函数可以通过晶体管电流放大倍数β函数来表示:
Figure BDA0002530896220000071
其中:JpE和JnE分别为基区注入发射区的少子空穴电流密度和发射区注入基区的少子电子电流密度;tb和tB分别为基区少子寿命和基区少子渡越时间;
当发射区掺杂浓度较高时,重掺杂将导致发射区禁带宽度减小,即禁带宽度变窄效应;重掺杂导致的禁带宽度减小值ΔEG表示为:
Figure BDA0002530896220000072
其中:q为电子电荷量;εs为硅的相对介电常数;NE为发射区平均掺杂浓度;T为环境温度;发生禁带宽度变窄效应后,JpE和JnE与禁带宽度变化量的关系可表示为:
Figure BDA0002530896220000073
Figure BDA0002530896220000074
Figure BDA0002530896220000075
其中:ni为在一定环境温度下的本征载流子浓度;β函数变形得到收敛域函数为:
Figure BDA0002530896220000076
由式(5)~(10)可见,当发射区掺杂浓度较高时,随着环境温度降低,exp(ΔEG/kT)与(JpE/JnE)增大,电流放大倍数降低,且发射区禁带宽度变窄效应对电流放大倍数低温变化率的影响增强。当发射区掺杂浓度降低时,发射区禁带变窄效应较弱(ΔEG较小),降低了其对电流放大倍数和电流放大倍数低温变化率的影响。因此,降低发射区掺杂浓度有利于降低电流放大倍数低温变化率。当发射区掺杂浓度较低(如NES=1×1019cm-3)、基区掺杂浓度较高(如NBS=3×1018cm-3)时,JpE/JnE较大。为满足常温电流放大倍数指标要求,需要减小基区宽度,以减小基区渡越时间,即减小tb/tB值。
当基区掺杂浓度增大时,为了满足常温电流放大倍数的指标要求,需要增大发射区结深(由7.6μm增大到9.2μm)和/或减小基区宽度(基区宽度由7μm减小到5.8μm)。随着基区宽度的减小,功率晶体管更容易受到大注入效应的影响,随着集电极电流(或测试电流)增大,电流放大倍数下降较迅速。尤其在高温情况下,由于本征载流子浓度增大,大注入效应对功率晶体管电流放大倍数的影响更加显著。因此,对于基区表面浓度较高、基区宽度较窄(或发射区结深较深)的功率晶体管,其高温下电流放大倍数受到大注入效应的影响,电流放大倍数高温变化率较小。随着基区掺杂浓度的提高,电流放大倍数低温变化率绝对值随之减小,但相比于电流放大倍数高温变化率,减小的幅度不大。原因为低温下,在不同的基区掺杂浓度情况下,相比于高温情况下,功率晶体管的大注入效应不显著。
为了进一步提高该产品的电学性能,降低反向阻断情况下的泄漏电流,在版图设计中考虑终端增加浮空场限环(floating limit ring,FLR)和终端截止环。图9为仿真得到的单场限环对集电极-发射极击穿电压BVCEO和集电极-基极击穿电压BVCBO的影响,在仿真过程中,场限环与主结间距(光刻版图形)为40μm,场限环环宽(光刻版图形)为20μm,P型场限环与基区同步制备形成。增加场限环对于BVCEO的影响不大,但对于BVCBO的影响较显著,相比于无场限环的情况,可将BVCBO提高约100V。
根据上述研究,编制器件制造工艺流程,经过关键工艺攻关,研制出的样片的电流放大倍数、电流放大倍数高低温变化率、集电极-发射极击穿电压、集电极-基极击穿电压、饱和压降等均满足电参数指标要求。
最终确定的工艺流程包括:1、衬底材料制备;2、一次氧化;3、基区I(轻掺杂基区)光刻;4、基区I硼预淀积;5、基区I硼再扩散,氧化;6、基区II(重掺杂基极接触区)光刻;7、基区II硼预淀积;8、基区II硼再扩散,氧化;9、发射区光刻;10、发射区磷预扩散;11、发射区磷再扩散,氧化;12、低温淀积SiO2;13、引线孔光刻;14、金属化电极。
其中:衬底材料N/N+,单晶电阻率为15~16Ω·cm,总片厚为255~260μm,其中N单晶层厚度为75±5μm。为了降低硅表面缺陷态密度,一次氧化前通30分钟三氯乙烯。为提高基区掺杂浓度,基区1(轻掺杂基区)预扩散温度提高到930℃,预扩散时间延长至40min,实测方块电阻为68.4~71.7Ω/□(原始基区1预扩散条件为:预扩散温度为910min,预扩散时间为20min,实测方块电阻为156.2~162.7Ω/□)。发射区预扩散温度降低到1000℃,预扩散时间降低到15min,实测方块电阻为6.2~6.5Ω/□(原始发射区预扩散条件为:预扩散温度为1020℃,预扩散时间为25min,实测方块电阻为3.6~3.7Ω/□)。最终测得集电结结深为14.3μm,发射结结深为7.8μm,基区宽度为6.5μm,与仿真设计值基本一致(测量误差是导致实测值与仿真值有差别的主要原因)。
对于试制的样品,抽取10只管芯封装在TO-257型管壳中,利用半导体分立器件测试系统(BC3193)进行常温电参数测试。为了采样准确,采用在线高低温测试系统(S&A4220)测试器件电流放大倍数高低温变化率,温度范围为-55℃~125℃。晶体管电流放大倍数、电流放大倍数高低温变化率、集电极-发射极击穿电压BVCEO和集电极-基极击穿电压BVCBO、饱和压降VCESAT的测试结果如表1所示。由实测结果可见:降低发射区掺杂浓度、提高基区掺杂浓度后,实测常温电流放大倍数、电流放大倍数高低温变化率、击穿电压、饱和压降等电参数完全满足电参数指标要求。其中:击穿电压、饱和压降实测平均值略低于仿真值,而常温电流放大倍数实测平均值略高于仿真值,电流放大倍数低温变化率实测平均值低于仿真值,电流放大倍数高温变化率实测平均值高于仿真值。分析差异特点,得到实测平均值与仿真值存在差异的主要原因是所选择的衬底单晶硅电阻率实际值与标称值存在差异,实际值偏小。综上表明功率晶体管结构参数设计及工艺参数设计较为合理。
表1电参数测试结果
Figure BDA0002530896220000091
Figure BDA0002530896220000101
综上所述,通过建立Klaassen模型并解析,通过增加收敛域函数的方法,完成了一整套改善太阳能电池片的晶体管电流放大倍数高低温变化率的改良,且效果显著。

Claims (6)

1.一种改善硅基功率晶体管电流放大倍数高低温变化率的方法,其特征在于:包括以下步骤:
1)获取双极晶体管单元结构的电参数要求及结构参数要求;
2)根据电参数要求及结构参数要求建立适用于双极晶体管电学性能温度特性的Klaassen模型;
3)然后采用TCAD半导体器件仿真软件仿真并解析Klaassen模型;
4)建立基于Klaassen模型的收敛域函数。
2.根据权利要求1所述的改善硅基功率晶体管电流放大倍数高低温变化率的方法,其特征在于:所述步骤1)中,双极晶体管单元结构的电参数要求为:(1)BVCEO≥160V@IC=2mA;(2)BVCBO≥200V@IC=2mA;(3)β=90~120@IC=2A,VCE=5V;(4)VCEsat≤1.0V@IC=1.5A,IB=40mA。
3.根据权利要求1所述的改善硅基功率晶体管电流放大倍数高低温变化率的方法,其特征在于:所述步骤1)中,双极晶体管单元结构的结构参数包括N型单晶硅片电阻率、晶向、少子寿命、N+衬底厚度、单晶层厚度、基区宽度、基区表面浓度、发射区表面浓度、发射结结深、单元宽度、发射区周长、发射区半宽度、发射极半宽度及基极半宽度。
4.根据权利要求1所述的改善硅基功率晶体管电流放大倍数高低温变化率的方法,其特征在于:所述步骤2)中,建立的适用于双极晶体管电学性能温度特性的Klaassen模型为:
Figure FDA0002530896210000011
Figure FDA0002530896210000012
其中:μnL和μpL分别表示晶格散射对电子和空穴迁移率的影响项,μnDAP和μpDAP分别表示电离杂质散射、载流子-载流子散射的影响项。
5.根据权利要求1所述的改善硅基功率晶体管电流放大倍数高低温变化率的方法,其特征在于:所述步骤3)中,公式(1)(2)分别可以解析为:
Figure FDA0002530896210000013
Figure FDA0002530896210000021
其中,N为半导体材料掺杂浓度,T是晶格温度。
6.根据权利要求1所述的改善硅基功率晶体管电流放大倍数高低温变化率的方法,其特征在于:所述步骤4)中,收敛域函数可以通过晶体管电流放大倍数β函数来表示:
Figure FDA0002530896210000022
其中:JpE和JnE分别为基区注入发射区的少子空穴电流密度和发射区注入基区的少子电子电流密度;tb和tB分别为基区少子寿命和基区少子渡越时间;
当发射区掺杂浓度较高时,重掺杂将导致发射区禁带宽度减小,即禁带宽度变窄效应;重掺杂导致的禁带宽度减小值ΔEG表示为:
Figure FDA0002530896210000023
其中:q为电子电荷量;εs为硅的相对介电常数;NE为发射区平均掺杂浓度;T为环境温度;发生禁带宽度变窄效应后,JpE和JnE与禁带宽度变化量的关系可表示为:
Figure FDA0002530896210000024
Figure FDA0002530896210000025
Figure FDA0002530896210000026
其中:ni为在一定环境温度下的本征载流子浓度;β函数变形得到收敛域函数为:
Figure FDA0002530896210000027
CN202010517985.0A 2020-06-09 2020-06-09 改善硅基功率晶体管电流放大倍数高低温变化率的方法 Pending CN111639441A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010517985.0A CN111639441A (zh) 2020-06-09 2020-06-09 改善硅基功率晶体管电流放大倍数高低温变化率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010517985.0A CN111639441A (zh) 2020-06-09 2020-06-09 改善硅基功率晶体管电流放大倍数高低温变化率的方法

Publications (1)

Publication Number Publication Date
CN111639441A true CN111639441A (zh) 2020-09-08

Family

ID=72333036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010517985.0A Pending CN111639441A (zh) 2020-06-09 2020-06-09 改善硅基功率晶体管电流放大倍数高低温变化率的方法

Country Status (1)

Country Link
CN (1) CN111639441A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220349934A1 (en) * 2020-07-28 2022-11-03 Harbin Institute Of Technology Detection Method for Sensitive Parts of Ionization Damage in Bipolar Transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354531A (ja) * 1998-06-03 1999-12-24 Matsushita Electric Ind Co Ltd バイポーラトランジスタ
JP2001168105A (ja) * 1999-12-03 2001-06-22 Nec Corp 半導体装置及びその製造方法
CN102939527A (zh) * 2010-06-04 2013-02-20 Imec公司 用于确定掺杂的半导体区域的有效掺杂浓度的方法
CN108875192A (zh) * 2018-06-11 2018-11-23 北京航空航天大学 一种典型cmos器件极限低温特性仿真方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354531A (ja) * 1998-06-03 1999-12-24 Matsushita Electric Ind Co Ltd バイポーラトランジスタ
JP2001168105A (ja) * 1999-12-03 2001-06-22 Nec Corp 半導体装置及びその製造方法
CN102939527A (zh) * 2010-06-04 2013-02-20 Imec公司 用于确定掺杂的半导体区域的有效掺杂浓度的方法
CN108875192A (zh) * 2018-06-11 2018-11-23 北京航空航天大学 一种典型cmos器件极限低温特性仿真方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
马飞等: "改善硅基功率晶体管电流放大倍数高低温变化率的工艺研究" *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220349934A1 (en) * 2020-07-28 2022-11-03 Harbin Institute Of Technology Detection Method for Sensitive Parts of Ionization Damage in Bipolar Transistor

Similar Documents

Publication Publication Date Title
Ashburn SiGe heterojunction bipolar transistors
Del Alamo et al. Measurement of steady-state minority-carrier transport parameters in heavily doped n-type silicon
CN110350035A (zh) SiC MOSFET功率器件及其制备方法
CN108054088A (zh) N型硅片硼扩散方法、晶体硅太阳能电池及其制作方法
WO1999009600A1 (en) Semiconductor device and method for manufacturing the same
US20140034968A1 (en) Bipolar junction transistor with spacer layer
CN111639441A (zh) 改善硅基功率晶体管电流放大倍数高低温变化率的方法
CN104517837B (zh) 一种绝缘栅双极型晶体管的制造方法
CN105609569B (zh) 恒流二极管结构及其形成方法
TWI222744B (en) Graded-base-bandgap bipolar transistor having a constant-bandgap in the base
Le Tron et al. Determination of bandgap narrowing and parasitic energy barriers in SiGe HBT's integrated in a bipolar technology
CN107452788A (zh) 功率器件的终端结构、功率器件及其制造方法
CN104269443B (zh) 一种恒流二极管
Neugroschel et al. Low frequency conductance voltage analysis of Si/Ge/sub x/Si/sub 1-x//Si heterojunction bipolar transistors
CN104882382B (zh) Mosfet终端结构及其制造方法
Lu et al. The design and optimization of high-performance, double-poly self-aligned pnp technology
Burghartz et al. Self-aligned bipolar epitaxial base npn transistors by selective epitaxy emitter window (SEEW) technology
Parrillo et al. The reduction of emitter-collector shorts in a high-speed all-implanted bipolar technology
CN106531842A (zh) 一种太阳能电池的制备方法
Suligoj et al. Fabrication of horizontal current bipolar transistor (HCBT)
CN105551969B (zh) 一种恒流二极管结构及其形成方法
CN206210802U (zh) 一种碳化硅静电感应器件
Tamaki et al. Advanced process device technology for 0.3-mu m high-performance bipolar LSIs
CN205542795U (zh) 一种恒流二极管结构
JP2003249662A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination