CN108875192A - 一种典型cmos器件极限低温特性仿真方法 - Google Patents

一种典型cmos器件极限低温特性仿真方法 Download PDF

Info

Publication number
CN108875192A
CN108875192A CN201810594301.XA CN201810594301A CN108875192A CN 108875192 A CN108875192 A CN 108875192A CN 201810594301 A CN201810594301 A CN 201810594301A CN 108875192 A CN108875192 A CN 108875192A
Authority
CN
China
Prior art keywords
temperature
model
simulation
low
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810594301.XA
Other languages
English (en)
Other versions
CN108875192B (zh
Inventor
付桂翠
冷红艳
万博
姜贸公
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN201810594301.XA priority Critical patent/CN108875192B/zh
Publication of CN108875192A publication Critical patent/CN108875192A/zh
Application granted granted Critical
Publication of CN108875192B publication Critical patent/CN108875192B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种典型CMOS器件极限低温特性仿真方法，包括以下步骤：步骤一：低温条件下影响因素分析；步骤二：底层物理模型选择；步骤三：晶体管级建模仿真；步骤四：低温SPICE模型；步骤五：电路级建模仿真；步骤六：行为级建模仿真。本发明基于半导体物理的理论，从MOSFET器件极限低温条件下可能发生的底层物理机制入手，进行晶体管级、电路级、行为级三级仿真，通过仿真分析得到CMOS器件在极限低温条件下的电学特性变化规律。此方法属于CMOS器件可靠性仿真评价技术领域。

Description

一种典型CMOS器件极限低温特性仿真方法
(一)技术领域：
本发明涉及一种典型CMOS器件极限低温特性仿真方法，它基于半导体物理的理论，从 MOS器件极限低温条件下可能发生的底层物理机制入手，进行晶体管级、电路级、行为级三级仿真，通过仿真分析得到CMOS器件在极限低温条件下的电学特性变化规律。此方法属于 CMOS器件可靠性仿真评价技术领域。
(二)背景技术：
随着空间技术的发展，传统标准规定微电子器件温度范围无法满足空间应用环境的要求。通常，宇航级元器件规定的全温区工作温度范围为-55℃～+125℃，但是，空间应用低温环境可能远于上述温度范围。例如，月球表面被阳处的温度可低至-180℃(93K)，太空空间背景温度可低至-269℃(4K)，火星表面温度为-140℃～20℃，平均温度为-63℃。在空间极限低温条件下，器件的物理参数较常温下会有较大改变，器件的电学性能可能会发生异常变化。航天电子元器件试验方法主要基于GJB 548B-2005《微电子器件试验方法》。然而，在GJB 548B-2005中，方法1005.1稳态寿命、方法1011.1热冲击、方法2012热性能、方法1015.1 老炼试验、方法5006极限试验等试验中，仅考核了微电子器件的高温性能，并未对微电子器件低温特性进行验证；方法1007模拟寿命、方法1010.1温度循环等试验中，虽考核了微电子器件的低温性能，但由于低温水平无法满足空间应用微电子器件的极限低温要求。因此，传统标准规定的器件温度范围，无法保证器件在空间应用极限低温环境下可靠稳定的运行。
为此，本方法以半导体物理为理论基础，提出了一种考虑MOS结构在极限低温条件下可能发生的底层物理机制，建立一套CMOS器件电学特性三级仿真评价方法。
(三)发明内容：
1、目的：本发明的目的是：提供一种典型CMOS器件极限低温特性仿真方法，该方法考虑了MOS结构在极限低温条件下可能发生的底层物理机制。与传统的可靠性评价方法相比，该仿真评价方法时间短、成本低且便于实施。
2、技术方案：本发明一种典型CMOS器件极限低温特性仿真方法，它包括如下步骤：
步骤一：低温条件下影响因素分析
在对CMOS器件进行仿真分析之前，首先需要对所研究对象有所了解。CMOS是互补金属氧化物半导体的简称，低温条件下，载流子浓度、载流子的迁移率和饱和速度均会发生改变，而载流子是影响半导体导电的直接原因，通过低温对底层物理机制影响的研究，来提供晶体管级仿真的输入。
步骤二：底层物理模型选择
本发明考虑的低温低至100K，晶体管级的仿真软件为Sentaurus TCAD。该温度下MOS 晶体管仿真需要考虑的主要物理模型有载流子迁移率模型、产生-复合模型、载流子传输模型、高场饱和模型、禁带变窄模型、不完全电离模型等，所选择的模型均适需用于极限低温条件。
步骤三：晶体管级建模仿真
首先，在Sentaurus TCAD仿真软件中利用Sprocess工艺仿真工具模拟蚀刻、沉积、离子注入和氧化等工艺步骤，建立MOS结构的模型。然后，在Sdevice中进行电学特性仿真，通过数值求解得到器件中电势、电场、杂质的分布，器件各区域内载流子迁移率及其与杂质浓度间的定量关系，以及电流密度、电子复合率与产生率等变化数据，这些数据可以反映出低温对特定制造工艺流程下器件内部物理机制的影响。预测MOS晶体管在有源条件下的静态或瞬态伏安特性，及MOS晶体管关键电学参数随温度的变化规律。
步骤四：低温SPICE模型
结合晶体管级的仿真结果，得到器件的电学特性与底层物理机制之间的关系，找到关键电学参数随温度变化的规律，作为电路级仿真的输入。这里，以BSIM3v3模型为核心，深入模型底层，通过修改模型代码，加入能够体现MOS器件低温特性的参数和表达式，包括修改BSIM3v3模型关于阈值电压的表达式，体现其随温度的降低而增大的特性；修改迁移率和饱和速度的表达式，体现低温引起的迁移率和饱和速度提升的特性；新加入相关参数及表达式，体现低温下的冻析效应，最终形成一个新的体现低温特性的解析模型。
步骤五：电路级建模仿真
选取典型的CMOS器件，这里选取CMOS运算放大器作为仿真对象，在Hspice软件中利用能够体现低温特性的解析模型，进行电路级的仿真，分析典型CMOS器件的交直流特性变化规律，并从底层物理机制方面对这种变化做出解释。
步骤六：行为级建模仿真
将步骤五中的低温下的典型CMOS器件封装为子电路，应用到实用电路中，进行行为级的仿真，这里搭建了电压串联负反馈电路，观察低温条件下，CMOS器件电学特性的变化对电路功能的影响。
(四)附图说明：
图1是本发明的实施步骤流程示意图
图2是载流子浓度与温度的关系
图3是300K(左)和100K(右)温度下载流子浓度分布云图
图4是300K(左)和100K(右)温度下载流子迁移率分布云图
图5是不同温度下的Id-Vd曲线
图6是阈值电压随温度的变化关系
图7是饱和电流随温度的变化关系
图8是二级差分运算放大器电路图
图9是不同温度下运放的幅频特性曲线
图10是不同温度下运放的相频特性曲线
图11是不同温度下运放的瞬态仿真输出波形图
图12是典型电压串联负反馈电路图
图13是不同温度下反馈电路的幅频特性曲线
图14是不同温度下反馈电路的相频特性曲线
(五)具体实施方式：
下面将结合附图和某典型CMOS器件的三级仿真案例，对本发明作进一步的详细说明。
本发明一种典型CMOS器件极限低温特性仿真方法，具体步骤如下：
步骤一：低温条件下影响因素分析
MOS晶体管的漏电流主要由载流子浓度与迁移率决定，因此在低温仿真中需要考虑的影响因素主要为载流子浓度与载流子迁移率。
当温度不太低时，半导体内部的载流子浓度主要由掺杂杂质的浓度决定，杂质离子的浓度越大，自由移动的电子浓度就越高，此时温度对载流子浓度的影响不大。而当温度较低时 (低于100K-150K左右)，温度对载流子浓度的影响就表现出来，此时，由于杂质只有部分被电离，部分甚至绝大部分的载流子被“冻析”在杂质能级上。
载流子迁移率随温度的变化而增大。这是因为在硅衬底出现反型层时，如果栅极所加电压较小，电场为弱电场，载流子迁移速率将主要由声子散射与电离杂质散射共同决定。由声子散射引起的载流子迁移速率μL随温度的变化关系为：μL∝T1.5，随温度的降低而逐渐变；由电离杂质散射引起的载流子迁移速率μI随温度的变化关系为：μI∝T-1.5，随温度的降低而升高，因此在低温下电离杂质散射起主导作用。
步骤二：底层物理模型选择
100K至300K温度下MOS晶体管仿真需要考虑的主要物理模型有载流子迁移率模型、产生-复合模型、载流子传输模型、不完全电离模型、高场饱和模型、禁带变窄模型等，所选择的模型均适需用于极限低温条件。
电子和空穴密度可以从电子和空穴准费米能级计算出来。载流子密度的统计计算方法有玻尔兹曼统计和费米-狄拉克统计两种方法。玻尔兹曼统计假设为电子和空穴，具有一定的不准确性。物理上更正确的话，需要使用费米-狄拉克统计，在仿真中用Fermi语句描述。
对于载流子迁移率模型而言，在TCAD软件中有很多载流子迁移率模型，其中只有Arora 载流子迁移率模型和Philips Unified迁移率模型“PhuMob”适用于低温条件。这两个模型中都考虑了低温下电离杂质散射的影响。这里所有的结果都是基于在全局变量physics部分中引用的PhuMob迁移率模型，在仿真中用Mobility(PhuMob)语句来描述。PhuMob模型在低温下，载流子迁移率由两部分组成，第一部分μi,L表示声子散射(晶格散射)，第二部分μi,DAeh表示其他体散射机制，包括自由载流子、电离杂质造成的散射。这些散射机制通过Matthiessen 准则进行加和，得到载流子迁移率为：
其中，i表示载流子是电子或空穴。
声子散射为：
其他散射机制为：
对于产生-复合模型而言，描述的是杂质在导带和价带之间交换载流子的过程。产生-复合模型主要包括：SRH复合模型(肖克莱复合模型)、俄歇复合模型、辐射复合模型等。最常用的产生-复合模型为SRH复合模型。在低温下，半导体内的热量不足以完全激活所有的施主和受主杂质原子。于是载流子浓度(电子或空穴)将不等于掺杂原子的浓度。图2(a)显示了掺杂浓度为10×16cm-3的n型硅平衡时电子浓度与温度之间的关系。在150K以下，硅内没有足够的热量来使杂质原子完全电离，这个区域被称为冻析效应。对于150至450K温度下，硅内有足够的热量来使杂质院子完全电离，这个区域的载流子浓度主要有杂质的掺杂浓度决定。当温度大于450K时，杂质原子获得足够的能量完全电离，此时载流子的浓度主要由温度决定。因此，我们采用由掺杂浓度决定的SRH复合模型，用 Recombination(SRH(DopingDependence))语句来描述。
对于载流子传输模型而言，Sentaurus TCAD中提供了四种载流子传输模型可选：Drift-diffusion模型、Thermodynamic模型、Hydrodynamic模型、Monte Carlo模型。其中，DD模型是最经典也是最常用的载流子迁移模型，计算结果相对准确且计算速度快，易收敛。HD模型是根据玻尔兹曼传输方程的高阶矩阵推导出更准确的宏观传输模型。HD模型比DD模型更复杂，但他在结果的准确性方面具有较好效果。考虑收敛速度的因素，本次仿真中使用DD模型，联立求解以下五个方程，即可得到半导体内部任意一点的电流大小。
电流表达式：
载流子浓度的连续性方程：
泊松方程：
禁带变窄模型用EffectiveIntrinsicDensity(BandGapNarrowing(OldSlotboom))语句描述；不完全电离模型用incompleteionization语句描述；高场饱和模型用HighFieldSaturation语句描述。
步骤三：晶体管级建模仿真
首先，在Sentaurus TCAD仿真软件中利用Sprocess工艺仿真工具模拟蚀刻、沉积、离子注入和氧化等工艺步骤，建立MOS结构的模型。然后，在Sdevice中进行电学特性仿真，电学特性仿真需要设定基本的File、Electrode、Physics、Plot、Math、Solve六部分。以栅极电压1.5V，漏极电压从0变化到5V为例，研究半导体底层物理机制的变化，对于NMOS结构而言，电子是多数载流子，因此下面的分析均针对多数载流子而言。通过数值求解得到器件各区域内载流子迁移率及其与杂质浓度间的定量关系，预测MOS晶体管在有源条件下的静态或瞬态伏安特性，及MOS晶体管关键电学参数随温度的变化规律。
300K和100K温度下载流子浓度变化如图3所示。100K低温下载流子的最大浓度为6.32 ×1020，300K温度下载流子的最大浓度为6.42×1020。300K和100K温度下载流子的迁移率如图4所示。100K情况下载流子的迁移率为287.634cm/(V·s)，300K条件下载流子的迁移率为261.088。
不同温度下得到的漏电流随漏电压变化规律如图5所示。图中从上到下依次是100K、 150K、200K、250K、300K的曲线，从仿真结果曲线中可以看出，随着温度的降低，漏极的电流Id不断变大。实际上，这也反映出了迁移率随温度降低而增大的现象。因为电流由载流子的迁移率与浓度共同决定，虽然低温下由于杂质电离程度变弱，载流子的浓度降低，甚至当温度低至150K以下时，可能产生冻析效应，但是由于载流子迁移率变大的程度比浓度降低的大，因此最终表现为漏电流增大的现象。
阈值电压随温度变化的关系如图6所示。温度降低时，虽然本征载流子浓度和电离掺杂浓度都减小，但本征载流子浓度降低的速率远远快于电离掺杂浓度降低的速率，导致费米势逐渐变大，最终导致域值电压上升，近乎呈现线性变化。同时，由阈值电压的表达式中可以知道，阈值电压与载流子的迁移率有关，载流子迁移率越大，阈值电压越大，因此，随着载流子迁移率的增大，也会导致阈值电压的增大。100K低温下，阈值电压比常温条件下阈值电压增大约55％。
饱和电流随温度变化的关系如图7所示。饱和电流随温度的降低而逐渐增大，且随着温度的降低，增加的越来越剧烈，尤其是温度低于150K时，饱和电流的变化斜率更陡峭。
步骤四：低温SPICE模型
结合晶体管级的仿真结果，得到器件的电学特性与底层物理机制之间的关系，找到关键电学参数随温度变化的规律，作为电路级仿真的输入。这里，以BSIM3v3模型为核心，深入模型底层，通过修改模型代码，加入能够体现MOS器件低温特性的参数和表达式，包括修改BSIM3v3模型关于阈值电压的表达式，体现其随温度的降低而增大的特性；修改迁移率和饱和速度的表达式，体现低温引起的迁移率和饱和速度提升的特性；新加入相关参数及表达式，体现低温下的冻析效应，最终形成一个新的体现低温特性的解析模型。
晶体管级的仿真结果证明温度能够明显影响阈值电压。通常情况下，当温度降低时，费米能级会向价带(或导带)移动，这样达到阈值电压定义的反型层厚度所需的沟道表面势增加，造成低温下阈值电压变大。对于长沟道MOS器件，阈值电压在一个很宽的范围内随温度的变化近乎呈线性变化。根据阈值电压随温度几乎呈线性变化这一特性，加入温度效应的阈值电压模型变为：
其中Vth指室温下的阈值电压，也就是上式，参数Kt1为一阶阈值电压温度系数，参数Kt11， Kt11p，Kt1p，和Ktlpp主要为了提高短沟道器件和小尺寸器件的精度，参数Kt2主要用来修正衬偏电压的影响。T指MOS器件的工作温度，Tnorm为300K，为室温环境。
迁移率表示采用PhuMob模型，表达式如步骤二中所描述。
低温情况下，载流子饱和速度同样会得到提升。但是相对迁移率，饱和速度是温度的弱相关函数。因此，在常温情况下，BSIM3v3模型中饱和速度被看成一个定值，默认值为8×10-4，为了能够适应低温情况下的这种变化，饱和速度低温模型修改如下：
随着MOSFET电流驱动能力不断的增强，在沟道电阻上产生的压降将变得不能忽略，因此在大电流情况下源漏寄生电阻就显得非常重要。BSIM3v3模型通过参数风b体现MOSFET 的寄生电阻，Rds主要包括接触电阻、漏源扩散电阻和反型层边缘电阻，基本上Rds随温度呈线性上升的趋势。单位宽度的寄生电阻RDSW的大小随温度呈线性变化，可以表示如下：
其中Rdsw指常温时的单位宽度寄生电阻，Pn指温度系数，Tnorm指常温300K。
冻析效应模型主要通过Rfreeze体现，表示如下：
其中Rfo本身是温度相关的函数，可以表示如下：
Rfo指单位宽度冻析效应体现的电阻，RFOT1和RFOT2分别指RFO的一阶和二阶温度系数。式中Rvd指漏压对冻析效应的影响系数，指数参数Mrvd用来提高模型的精度。特别的，Small指一个非常小的数值l×10-12，主要是为了避免SPICE仿真器得不到仿真值造成的不收敛。如 Rvg1和Rvg2指栅电压对冻析效应的影响系数，这样能够和模型其他部分保持协调，同时提高模型精度。指衬偏电压对于冻析效应的影响系数，这里衬偏电压同样用Vbseff表示。Rfwr和Wr一样体现宽度的漂移。
计算出Rfreeze后，为了和原来的模型保持一致，把Rfreeze和沟道寄生电阻Rds合并，形成新的Rds。特别的，在小尺寸情况下，为了提高模型精度，还需要加入一项Rdsmall，表示如下：
其中Rdsma指小尺寸情况下单位宽度冻析效应体现的电阻，Mrvdma21，Mrvdma22，Mrvdma23分别是Vds，Vdsell，Vgsell的指数因子，用来提高模型精度。Mrvgma指小尺寸情况下栅压对冻析效应的影响系数。特别的，Rdsmall并没有和Rfreeze合并，这样新模型的沟道电流表达式变成：
这样就得到了冻析效应模型，形成了新的能够体现MOS器件低温特性的解析模型。
步骤五：电路级建模仿真
选取典型CMOS二级差分运算放大器作为仿真对象，如图8所示，在Hspice软件中利用能够体现低温特性的解析模型，进行电路级的仿真，分析器件的交直流特性变化规律，并从底层物理机制方面对这种变化做出解释。
不同温度下的运算放大器的交流特性如下表所示：
表1不同温度下运算放大器的交流特性参数表
低频增益/dB 低频相角 相位裕度/° 3dB带宽/kHz
100K 81.5438 1.194e+04 46.4838 30.5
150K 80.0134 1.001e+04 46.5410 20.4
200K 78.4843 8.398e+03 46.5272 16.3
250K 76.9799 7.063e+03 46.6217 14.4
300K 75.5102 5.963e+03 46.7309 13.2
第一级是一个以PMOS为输入管的差分放大器，第二级由共源级放大器级联构成。假设所有晶体管都工作在饱和区，对应于该结构运算放大器则有：
第一级增益：
第二级增益：
总增益：
Av＝Av1Av2
增益带宽：
其中，K＝μ0COX，μ0是载流子迁移率，COX是栅电容；λ为沟道长度调制参数；W/L是MOS管的沟道宽长比。
(1)低频增益
不同温度下运放的幅频特性曲线如图9所示，从上到下依次是100K、150K、200K、250K、 300K温度。标准的两级运算放大器在300K时的低频增益为75.5102dB，100K温度下提高到了81.5438dB。增益在低温下有所提高，由增益表达式可知，在相近偏置电流水平的情况下， 100K温度下载流子的迁移率提高，增大了器件的跨导从而增大了运算放大器的增益。
(2)3dB带宽
3dB带宽是使集成运放的Aod下降3dB(即下降到约0.707倍)时的信号频率。在偏置电流，补偿电容相同的情况下，增益带宽随着K1的变化而变化。低温下，K1由于迁移率的提高而增大，所以100K的增益带宽要大于300K。仿真结果中可以看出，100K温度下的增益带宽为30.5kHz，300K温度下的增益带宽为13.2kHz，符合分析结果。
(3)相位裕度
不同温度下运放的幅频特性曲线如图10所示，从上到下依次是100K、150K、200K、250K、 300K温度。标准两级运放在300K下的相位裕度为46.7309°，而在100K温度下相位裕度为 46.4838°。低温下相位裕度略有降低，给运算放大器带来了不稳定性。
然后，通过给输入端施加分段线性源进行运放暂态特性的仿真，测量输出信号的压摆率和建立时间，仿真结果如图11所示，不同温度下的运算放大器的暂态特性如下表所示：
表2不同温度下运算放大器的暂态特性表
建立时间(s) 摆率(V/s)
300K 2.323e-07 1.377e+07
250K 1.395e-07 2.294e+07
200K 7.578e-08 4.222e+07
150K 3.416e-08 9.368e+07
100K 1.830e-08 1.748e+08
随着温度的降低，运算放大器的建立时间变短，从300K下的0.23us减小到100K下的 0.018us；摆率则从300K温度下的12.77V/us增大到174.8V/us，运算放大器的速度有了大幅度的提升。
步骤六：行为级建模仿真
利用步骤五中的低温下的典型CMOS二级差分运算放大器，封装为子电路，应用到实用电路中，进行行为级的仿真，这里搭建了电压串联负反馈电路的模型，如图12所示。观察低温条件下，CMOS器件电学特性的变化对电路功能的影响规律。
其中，R1＝10kΩ,Rf＝300kΩ,常温下的开环放大倍数为75.5dB，通过仿真得到不同温度下的幅频特性曲线和相频特性曲线如图13和图14所示，从上到下依次是100K、150K、200K、 250K、300K温度。具体的闭环放大增益与相位裕度等参数如表3所示：
表3不同温度下典型电压串联负反馈电路瞬态特性参数
从上述仿真结果中可以看出，电压串联负反馈电路的闭环增益随着温度的降低有微小的增大，仅为0.113％，相比起开环增益温度从300K降低到100K，开环放大增益增大了7.99％。这是因为，对于负反馈电路而言，负反馈的深度越深，放大电路越稳定，如果AF>>1，则Af≈1/F，这种情况下，闭环放大倍数仅与反馈电路的参数(如电阻和电容)有关，基本不受外界温度等因素的影响，这时放大电路的工作比较稳定。同时，相位裕度也有微小的降低，但温度对其影响的程度已经大大减弱，相位裕度大于60°，电路具有良好的稳定性。

Claims (7)

1.一种典型CMOS器件极限低温特性仿真方法，其特征在于：基于半导体物理的理论，从MOS器件极限低温条件下可能发生的底层物理机制入手，进行晶体管级、电路级、行为级三级仿真，通过仿真分析得到CMOS器件在极限低温条件下的电学特性变化规律。该方法具体步骤如下：
步骤一：低温条件下影响因素分析
步骤二：底层物理模型选择
步骤三：晶体管级建模仿真
步骤四：低温SPICE模型
步骤五：电路级建模仿真
步骤六：行为级建模仿真。
2.根据权利要求1所述的一种典型CMOS器件极限低温特性仿真方法，其特征在于：在步骤一中所述的低温条件下影响因素分析。具体过程如下：
MOS晶体管的漏电流主要由载流子浓度与迁移率决定，在低温条件下，载流子浓度主要由掺杂杂质的浓度决定，当温度较低时(低于100K-150K左右)，温度对载流子浓度的影响就表现出来，杂质不完全电离，导致载流子的浓度降低。
而对于载流子迁移率，如果栅极所加电压较小，电场为弱电场，载流子迁移速率将主要由声子散射与电离杂质散射共同决定。由声子散射引起的载流子迁移速率μL随温度的变化关系为：μL∝T1.5，随温度的降低而逐渐变；由电离杂质散射引起的载流子迁移速率μI随温度的变化关系为：μI∝T-1.5，随温度的降低而升高，因此在低温下电离杂质散射起主导作用，载流子迁移率随温度的降低而逐渐增大。
载流子迁移率和浓度是影响半导体导电的直接原因，通过低温对底层物理机制影响的研究，来提供晶体管级仿真的输入。
3.根据权利要求1所述的一种典型CMOS器件极限低温特性仿真方法，其特征在于：在步骤二中所述的底层物理模型选择。具体过程如下：
100K至300K温度下MOSFET晶体管仿真需要考虑的主要物理模型有载流子迁移率模型、产生-复合模型、载流子传输模型、不完全电离模型、高场饱和模型、禁带变窄模型等，所选择的模型均适需用于极限低温条件。其中，数值计算方法选择费米-狄拉克统计方法，载流子迁移率模型选择PhMob模型，产生-复合模型选择由掺杂浓度决定的肖克莱复合模型，载流子传输模型选择传统的漂移-扩散模型。
4.根据权利要求1所述的一种典型CMOS器件极限低温特性仿真方法，其特征在于：在步骤四中所述的晶体管级建模仿真。首先，在Sentaurus TCAD仿真软件中利用Sprocess工艺仿真工具模拟蚀刻、沉积、离子注入和氧化等工艺步骤，建立MOS结构的模型。然后，在Sdevice中进行电学特性仿真，通过数值求解得到器件各区域内载流子迁移率及其与杂质浓度间的定量关系，这些数据可以反映出低温对特定制造工艺流程下器件内部物理机制的影响。从而得到MOSFET关键电学参数随温度的变化规律。
5.根据权利要求1所述的一种典型CMOS器件极限低温特性仿真方法，其特征在于：在步骤四中所述的低温SPICE模型。具体过程如下：
结合晶体管级的仿真结果，得到器件的电学特性与底层物理机制之间的关系，找到关键电学参数随温度变化的规律，作为电路级仿真的输入。这里，以BSIM3v3模型为核心，深入模型底层，通过修改模型代码，加入能够体现MOS器件低温特性的参数和表达式，包括修改BSIM3v3模型关于阈值电压的表达式，体现其随温度的降低而增大的特性；修改迁移率和饱和速度的表达式，体现低温引起的迁移率和饱和速度提升的特性；新加入相关参数及表达式，体现低温下的冻析效应，最终形成一个新的体现低温特性的解析模型。
晶体管级的仿真结果证明温度能够明显影响阈值电压。通常情况下，当温度降低时，费米能级会向价带(或导带)移动，这样达到阈值电压定义的反型层厚度所需的沟道表面势增加，造成低温下阈值电压变大。对于长沟道MOS器件，阈值电压在一个很宽的范围内随温度的变化近乎呈线性变化。根据阈值电压随温度几乎呈线性变化这一特性，加入温度效应的阈值电压模型变为：
其中Vth指室温下的阈值电压，也就是上式，参数Kt1为一阶阈值电压温度系数，参数Kt11，Kt11p，Kt1p，和Ktlpp主要为了提高短沟道器件和小尺寸器件的精度，参数Kt2主要用来修正衬偏电压的影响。T指MOS器件的工作温度，Tnorm为300K，为室温环境。
迁移率表示采用PhuMob模型，低温情况下，载流子饱和速度同样会得到提升。但是相对迁移率，饱和速度是温度的弱相关函数。因此，在常温情况下，BSIM3v3模型中饱和速度被看成一个定值，默认值为8×10-4，为了能够适应低温情况下的这种变化，饱和速度低温模型修改如下：
随着MOSFET电流驱动能力不断的增强，在沟道电阻上产生的压降将变得不能忽略，因此在大电流情况下源漏寄生电阻就显得非常重要。BSIM3v3模型通过参数风b体现MOSFET的寄生电阻，Rds主要包括接触电阻、漏源扩散电阻和反型层边缘电阻，基本上Rds随温度呈线性上升的趋势。单位宽度的寄生电阻RDSW的大小随温度呈线性变化，可以表示如下：
其中Rdsw指常温时的单位宽度寄生电阻，Pn指温度系数，Tnorm指常温300K。
冻析效应模型主要通过Rfreeze体现，表示如下：
其中Rfo本身是温度相关的函数，可以表示如下：
Rfo指单位宽度冻析效应体现的电阻，RFOT1和RFOT2分别指RFO的一阶和二阶温度系数。式中Rvd指漏压对冻析效应的影响系数，指数参数Mrvd用来提高模型的精度。特别的，Small指一个非常小的数值l×10-12，主要是为了避免SPICE仿真器得不到仿真值造成的不收敛。如Rvg1和Rvg2指栅电压对冻析效应的影响系数，这样能够和模型其他部分保持协调，同时提高模型精度。指衬偏电压对于冻析效应的影响系数，这里衬偏电压同样用Vbseff表示。Rfwr和Wr一样体现宽度的漂移。
计算出Rfreeze后，为了和原来的模型保持一致，把Rfreeze和沟道寄生电阻Rds合并，形成新的Rds。特别的，在小尺寸情况下，为了提高模型精度，还需要加入一项Rdsmall，表示如下：
其中Rdsma指小尺寸情况下单位宽度冻析效应体现的电阻，Mrvdma21，Mrvdma22，Mrvdma23分别是Vds，Vdsell，Vgsell的指数因子，用来提高模型精度。Mrvgma指小尺寸情况下栅压对冻析效应的影响系数。特别的，Rdsmall并没有和Rfreeze合并，这样新模型的沟道电流表达式变成：
这样就得到了冻析效应模型，形成了新的能够体现MOS器件低温特性的解析模型。
6.根据权利要求1所述的一种典型CMOS器件极限低温特性仿真方法，其特征在于：在步骤五中所述的电路级建模仿真。选取典型的CMOS器件，这里选取CMOS运算放大器作为仿真对象，在Hspice软件中利用能够体现低温特性的解析模型，进行电路级的仿真，分析典型CMOS器件的交流情况下的开环增益、相位裕度、3dB带宽及建立时间、摆率等暂态特性，并从底层物理机制方面对这种变化做出解释。
7.根据权利要求1所述的一种典型CMOS器件极限低温特性仿真方法，其特征在于：在步骤六中所述的行为级建模仿真。将步骤五中的低温下的典型CMOS器件封装为子电路，应用到实用电路中，案例中搭建了电压串联负反馈电路，观察低温条件下，CMOS器件电学特性(主要考虑了闭环增益、相位裕度和3dB)的变化对电路功能的影响。
CN201810594301.XA 2018-06-11 2018-06-11 一种典型cmos器件极限低温特性仿真方法 Expired - Fee Related CN108875192B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810594301.XA CN108875192B (zh) 2018-06-11 2018-06-11 一种典型cmos器件极限低温特性仿真方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810594301.XA CN108875192B (zh) 2018-06-11 2018-06-11 一种典型cmos器件极限低温特性仿真方法

Publications (2)

Publication Number Publication Date
CN108875192A true CN108875192A (zh) 2018-11-23
CN108875192B CN108875192B (zh) 2022-10-25

Family

ID=64337607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810594301.XA Expired - Fee Related CN108875192B (zh) 2018-06-11 2018-06-11 一种典型cmos器件极限低温特性仿真方法

Country Status (1)

Country Link
CN (1) CN108875192B (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110268404A (zh) * 2019-05-09 2019-09-20 长江存储科技有限责任公司 用于功能对等检测中的仿真方法
CN111240392A (zh) * 2020-01-19 2020-06-05 中国科学院上海微系统与信息技术研究所 阈值电压的调节方法、装置、cmos器件、电子设备及存储介质
CN111639441A (zh) * 2020-06-09 2020-09-08 无锡工艺职业技术学院 改善硅基功率晶体管电流放大倍数高低温变化率的方法
CN112014653A (zh) * 2019-05-28 2020-12-01 山东交通学院 一种电工电子产品低温试验能力验证设备
CN112632891A (zh) * 2020-11-13 2021-04-09 上海华力微电子有限公司 Spice模型仿真系统及仿真方法
CN114021392A (zh) * 2021-12-06 2022-02-08 北京华大九天科技股份有限公司 一种快速的老化仿真分析方法
CN114266212A (zh) * 2021-11-10 2022-04-01 西安电子科技大学 一种半导体器件可靠性测试方法及装置
CN114978358A (zh) * 2022-07-12 2022-08-30 福建福大北斗通信科技有限公司 一种应用于北斗三号通信基带的抗带内干扰处理方法
CN115238627A (zh) * 2022-06-30 2022-10-25 本源科仪(成都)科技有限公司 Canali模型修正方法、装置、TCAD仿真方法及系统、介质及设备
CN115238624A (zh) * 2022-06-30 2022-10-25 本源科仪(成都)科技有限公司 不完全电离模型修正方法、装置、tcad仿真方法及系统
CN115238630A (zh) * 2022-06-30 2022-10-25 本源科仪(成都)科技有限公司 Lombardi模型修正方法、装置、TCAD仿真方法及系统、介质及设备
CN115238628A (zh) * 2022-06-30 2022-10-25 本源科仪(成都)科技有限公司 PhuMob模型修正方法、装置、TCAD仿真方法及系统、介质及设备
WO2023130552A1 (zh) * 2022-01-06 2023-07-13 长鑫存储技术有限公司 器件仿真方法及设备
CN117688783A (zh) * 2024-02-01 2024-03-12 清华大学 晶体管自热效应仿真方法、装置及电子设备
CN119203886A (zh) * 2024-09-06 2024-12-27 上海科技大学 一种建立低温cmos集约模型的方法
CN120688425A (zh) * 2025-08-26 2025-09-23 中国科学技术大学 低温cmos的迁移率提取方法、系统、设备及存储介质
CN121410490A (zh) * 2025-12-29 2026-01-27 中国科学技术大学 低温cmos载流子mfp及微观参数提取方法与系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050155004A1 (en) * 2003-12-18 2005-07-14 Mitiko Miura Simulation model for design of semiconductor device, thermal drain noise analysis method, simulation method, and simulation apparatus
US20090217219A1 (en) * 2005-03-10 2009-08-27 Austriamicrosystems Ag Method for designing an integrated circuit
CN101753011A (zh) * 2008-12-16 2010-06-23 上海华虹Nec电子有限公司 适用于spice级仿真的电荷泵电路的行为级模型
CN102799697A (zh) * 2011-05-24 2012-11-28 中国科学院上海技术物理研究所 一种低温cmos建模方法
CN106055910A (zh) * 2016-06-14 2016-10-26 北京航空航天大学 一种基于失效物理的电子产品热循环试验加速因子及试验方案确定方法
CN107589333A (zh) * 2017-10-19 2018-01-16 中国科学技术大学 电子元器件低温电学性能测试装置及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050155004A1 (en) * 2003-12-18 2005-07-14 Mitiko Miura Simulation model for design of semiconductor device, thermal drain noise analysis method, simulation method, and simulation apparatus
US20090217219A1 (en) * 2005-03-10 2009-08-27 Austriamicrosystems Ag Method for designing an integrated circuit
CN101753011A (zh) * 2008-12-16 2010-06-23 上海华虹Nec电子有限公司 适用于spice级仿真的电荷泵电路的行为级模型
CN102799697A (zh) * 2011-05-24 2012-11-28 中国科学院上海技术物理研究所 一种低温cmos建模方法
CN106055910A (zh) * 2016-06-14 2016-10-26 北京航空航天大学 一种基于失效物理的电子产品热循环试验加速因子及试验方案确定方法
CN107589333A (zh) * 2017-10-19 2018-01-16 中国科学技术大学 电子元器件低温电学性能测试装置及方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
CHENNIAN DI 等: "An efficient CMOS bridging fault simulator: with SPICE accuracy", 《IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS》 *
DANIEL P.FOTY: "Impurity ionization in MOSFETs at very low temperatures", 《CRYOGENICS》 *
吴金 等: "适用于BiCMOS电路模拟的低温载流子迁移率模型", 《固体电子学研究与进展》 *
周鹏等: "CMOS电路低温特性及其仿真", 《低温物理学报》 *
戈喆: "77K下MOS器件的SPICE模型研究", 《万方数据库》 *

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110268404A (zh) * 2019-05-09 2019-09-20 长江存储科技有限责任公司 用于功能对等检测中的仿真方法
US11170147B2 (en) 2019-05-09 2021-11-09 Yangtze Memory Technologies Co., Ltd. Simulation method for use in functional equivalence check
CN111931444A (zh) * 2019-05-09 2020-11-13 长江存储科技有限责任公司 用于功能对等检测中的仿真方法
CN112014653B (zh) * 2019-05-28 2023-05-12 山东交通学院 一种电工电子产品低温试验能力验证设备
CN112014653A (zh) * 2019-05-28 2020-12-01 山东交通学院 一种电工电子产品低温试验能力验证设备
CN111240392B (zh) * 2020-01-19 2021-07-27 中国科学院上海微系统与信息技术研究所 阈值电压的调节方法、装置、cmos器件、电子设备及存储介质
CN111240392A (zh) * 2020-01-19 2020-06-05 中国科学院上海微系统与信息技术研究所 阈值电压的调节方法、装置、cmos器件、电子设备及存储介质
CN111639441A (zh) * 2020-06-09 2020-09-08 无锡工艺职业技术学院 改善硅基功率晶体管电流放大倍数高低温变化率的方法
CN112632891A (zh) * 2020-11-13 2021-04-09 上海华力微电子有限公司 Spice模型仿真系统及仿真方法
CN114266212A (zh) * 2021-11-10 2022-04-01 西安电子科技大学 一种半导体器件可靠性测试方法及装置
CN114266212B (zh) * 2021-11-10 2022-09-09 西安电子科技大学 一种半导体器件可靠性测试方法及装置
CN114021392A (zh) * 2021-12-06 2022-02-08 北京华大九天科技股份有限公司 一种快速的老化仿真分析方法
CN114021392B (zh) * 2021-12-06 2024-07-02 北京华大九天科技股份有限公司 一种快速的老化仿真分析方法
WO2023130552A1 (zh) * 2022-01-06 2023-07-13 长鑫存储技术有限公司 器件仿真方法及设备
CN115238630A (zh) * 2022-06-30 2022-10-25 本源科仪(成都)科技有限公司 Lombardi模型修正方法、装置、TCAD仿真方法及系统、介质及设备
CN115238628A (zh) * 2022-06-30 2022-10-25 本源科仪(成都)科技有限公司 PhuMob模型修正方法、装置、TCAD仿真方法及系统、介质及设备
CN115238624A (zh) * 2022-06-30 2022-10-25 本源科仪(成都)科技有限公司 不完全电离模型修正方法、装置、tcad仿真方法及系统
CN115238627A (zh) * 2022-06-30 2022-10-25 本源科仪(成都)科技有限公司 Canali模型修正方法、装置、TCAD仿真方法及系统、介质及设备
CN114978358B (zh) * 2022-07-12 2023-05-12 福建福大北斗通信科技有限公司 一种应用于北斗三号通信基带的抗带内干扰处理方法
CN114978358A (zh) * 2022-07-12 2022-08-30 福建福大北斗通信科技有限公司 一种应用于北斗三号通信基带的抗带内干扰处理方法
CN117688783B (zh) * 2024-02-01 2024-05-07 清华大学 晶体管自热效应仿真方法、装置及电子设备
CN117688783A (zh) * 2024-02-01 2024-03-12 清华大学 晶体管自热效应仿真方法、装置及电子设备
CN119203886A (zh) * 2024-09-06 2024-12-27 上海科技大学 一种建立低温cmos集约模型的方法
CN120688425A (zh) * 2025-08-26 2025-09-23 中国科学技术大学 低温cmos的迁移率提取方法、系统、设备及存储介质
CN120688425B (zh) * 2025-08-26 2025-10-28 中国科学技术大学 低温cmos的迁移率提取方法、系统、设备及存储介质
CN121410490A (zh) * 2025-12-29 2026-01-27 中国科学技术大学 低温cmos载流子mfp及微观参数提取方法与系统
CN121410490B (zh) * 2025-12-29 2026-02-27 中国科学技术大学 低温cmos载流子mfp及微观参数提取方法与系统

Also Published As

Publication number Publication date
CN108875192B (zh) 2022-10-25

Similar Documents

Publication Publication Date Title
CN108875192B (zh) 一种典型cmos器件极限低温特性仿真方法
Scholten et al. Noise modeling for RF CMOS circuit simulation
US9009638B1 (en) Estimating transistor characteristics and tolerances for compact modeling
CN101329695B (zh) 检测及建立应用于噪声的mos管模型的方法
CN112214952B (zh) 一种总剂量效应与工艺波动耦合的电路仿真方法
Acharya et al. Impact of gate–source overlap on the device/circuit analog performance of line TFETs
CN106446395B (zh) 一种nmos总剂量辐照效应的解析建模方法
Gelao et al. Effects of temperature in CNTFET-based design of analog circuits
Lu et al. Universal charge-conserving TFET SPICE model incorporating gate current and noise
Gildenblat et al. Introduction to PSP MOSFET model
Sah et al. A history of MOS transistor compact modeling
Prégaldiny et al. An advanced explicit surface potential model physically accounting for the quantization effects in deep-submicron MOSFETs
Ndjountche Amplifiers, comparators, multipliers, filters, and oscillators
Sousa et al. Design of operational transconductance amplifier with Gate-All-Around Nanosheet MOSFET using experimental data from room temperature to 200° C
Akturk et al. Compact modeling of 0.35 μm SOI CMOS technology node for 4 K DC operation using Verilog-A
Chaudhuri et al. 3D vs. 2D device simulation of FinFET logic gates under PVT variations
Zhang et al. An equivalent circuit model of HCI effect for short-channel N-MOSFET
Akturk et al. Cryogenic modeling for open-source process design kit technology
Britton et al. Noise modeling using look-up tables and DC measurements for cryogenic applications
US20150073738A1 (en) Determining process variation using device threshold sensitivites
Karamakković et al. Transmission‐line equivalent curcuit model of minority carrier transient current in quasi‐neutral silicon layers including effects
Howes et al. An SOS MOSFET model based on calculation of the surface potential
Clark et al. SRAM cell optimization for low AV T transistors
Zhang et al. An equivalent circuit of hot carrier injection in short-channel n-mosfet
Kim et al. Analytical delay and variations modeling in the subthreshold region

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20221025

CF01 Termination of patent right due to non-payment of annual fee