JP2001168105A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001168105A JP2001168105A JP34426599A JP34426599A JP2001168105A JP 2001168105 A JP2001168105 A JP 2001168105A JP 34426599 A JP34426599 A JP 34426599A JP 34426599 A JP34426599 A JP 34426599A JP 2001168105 A JP2001168105 A JP 2001168105A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- emitter
- depth
- profile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ベース幅の製造誤差によるバイアス電圧の偏
差の影響を受けにくいバイポーラトランジスタとその製
造方法を提供する。 【解決手段】 コレクタとして機能するシリコン半導体
層上に、Geの組成比が、深さに対して対数関数的に変
化するプロファイルを有するGeSi層からなるベース
層をエピタキシャル成長により形成する。この組成分布
を有するトランジスタのベース層における真性キャリア
濃度は、その2乗が、深さに対して、傾きが負の一次関
数的に変化している。形成されたベース領域に不純物を
添加してエミッタ領域を形成する。エミッタ接合面の位
置に偏差が生じても、真性キャリア濃度のプロファイル
により、コレクタ電流がほぼ一定となり、見かけ上、エ
ミッタ接合面の偏差によるバイアス電圧の変動の影響を
外部に与えない。
差の影響を受けにくいバイポーラトランジスタとその製
造方法を提供する。 【解決手段】 コレクタとして機能するシリコン半導体
層上に、Geの組成比が、深さに対して対数関数的に変
化するプロファイルを有するGeSi層からなるベース
層をエピタキシャル成長により形成する。この組成分布
を有するトランジスタのベース層における真性キャリア
濃度は、その2乗が、深さに対して、傾きが負の一次関
数的に変化している。形成されたベース領域に不純物を
添加してエミッタ領域を形成する。エミッタ接合面の位
置に偏差が生じても、真性キャリア濃度のプロファイル
により、コレクタ電流がほぼ一定となり、見かけ上、エ
ミッタ接合面の偏差によるバイアス電圧の変動の影響を
外部に与えない。
Description
【0001】
【発明の属する技術分野】本発明は、エミッタ接合の深
さに偏差が発生しても、回路設計上は、バイアス電圧が
偏差をもたないバイポーラトランジスタとその製造方法
に関する。
さに偏差が発生しても、回路設計上は、バイアス電圧が
偏差をもたないバイポーラトランジスタとその製造方法
に関する。
【0002】
【従来の技術】バイポーラトランジスタを用いた論理回
路では、差動対(差動増幅対)が多段接続されて使用さ
れることが多い。差動対は、2つのバイポーラトランジ
スタ(以下、トランジスタ)から構成されており、それ
ぞれのトランジスタのエミッタは共通の定電流源に接続
され、コレクタは抵抗を介して電源に接続された回路形
式をしている。このような回路形式の差動対を複数段接
続した論理回路では、動作している段のトランジスタの
ベースに異なる電圧を印加する。つまり、入力電圧が印
加されると、トランジスタの動作する段が切り替わり、
次の段のトランジスタが動作する。
路では、差動対(差動増幅対)が多段接続されて使用さ
れることが多い。差動対は、2つのバイポーラトランジ
スタ(以下、トランジスタ)から構成されており、それ
ぞれのトランジスタのエミッタは共通の定電流源に接続
され、コレクタは抵抗を介して電源に接続された回路形
式をしている。このような回路形式の差動対を複数段接
続した論理回路では、動作している段のトランジスタの
ベースに異なる電圧を印加する。つまり、入力電圧が印
加されると、トランジスタの動作する段が切り替わり、
次の段のトランジスタが動作する。
【0003】一般に、バイポーラトランジスタを用いた
論理回路では、入力しきい値電圧VINとして、トランジ
スタのベース・エミッタ間順方向電圧VBEが利用され
ている。
論理回路では、入力しきい値電圧VINとして、トランジ
スタのベース・エミッタ間順方向電圧VBEが利用され
ている。
【0004】例えば、差動増幅回路を構成している全て
のトランジスタが全く同一の特性を有しているならば、
その回路は設計値通りの特性を得ることができる。しか
し、実際には、トランジスタの特性は少しずつ異なる。
このため、対をなす各トランジスタの入力しきい値電圧
がばらつき、ひいては、差動対の切替電圧Vf(差動対
を構成する2つのトランジスタのいずれが動作するかを
切り替える電圧)に偏差が生じる。
のトランジスタが全く同一の特性を有しているならば、
その回路は設計値通りの特性を得ることができる。しか
し、実際には、トランジスタの特性は少しずつ異なる。
このため、対をなす各トランジスタの入力しきい値電圧
がばらつき、ひいては、差動対の切替電圧Vf(差動対
を構成する2つのトランジスタのいずれが動作するかを
切り替える電圧)に偏差が生じる。
【0005】差動対の切替電圧Vfは、回路設計上、同
一とすべく作製されたトランジスタにおいて、同一のコ
レクタ電流を得るためにベース・エミッタ間に印加され
る電圧であるので、差動対の切替電圧Vfに偏差が生じ
ると、一対の入力電圧が全く同一の場合であっても、コ
レクタに出力される電流がトランジスタ対毎に異なって
くる。
一とすべく作製されたトランジスタにおいて、同一のコ
レクタ電流を得るためにベース・エミッタ間に印加され
る電圧であるので、差動対の切替電圧Vfに偏差が生じ
ると、一対の入力電圧が全く同一の場合であっても、コ
レクタに出力される電流がトランジスタ対毎に異なって
くる。
【0006】このようなことから、差動対が多段接続さ
れている論理回路を動作させた場合、各段の差動対の切
替電圧Vfの偏差と、それに伴って次段の差動対に伝達
される信号対の偏差とが相まって、段が進むに従って、
偏差が増幅されてしまい、電源電圧の変動などに対する
回路動作マージンの低下、周波数特性の劣化などを引き
起こす場合がある。
れている論理回路を動作させた場合、各段の差動対の切
替電圧Vfの偏差と、それに伴って次段の差動対に伝達
される信号対の偏差とが相まって、段が進むに従って、
偏差が増幅されてしまい、電源電圧の変動などに対する
回路動作マージンの低下、周波数特性の劣化などを引き
起こす場合がある。
【0007】差動対の切替電圧Vfに偏差が生じる主な
要因として、(1)エミッタ・ベース接合の実効的な面
積の偏差、(2)エミッタ抵抗等、抵抗の偏差、(3)
ベース・プロファイル等、プロファイルの偏差などが挙
げられる。
要因として、(1)エミッタ・ベース接合の実効的な面
積の偏差、(2)エミッタ抵抗等、抵抗の偏差、(3)
ベース・プロファイル等、プロファイルの偏差などが挙
げられる。
【0008】これらの要因のうち、(1)エミッタ・ベ
ース接合の実効的な面積の偏差は、リソグラフィ技術の
進歩により、エミッタ・ベース接合の実効的な面積のば
らつきを抑え、一定の範囲以内に抑えることができるよ
うになった。
ース接合の実効的な面積の偏差は、リソグラフィ技術の
進歩により、エミッタ・ベース接合の実効的な面積のば
らつきを抑え、一定の範囲以内に抑えることができるよ
うになった。
【0009】また、(2)エミッタ抵抗の偏差は、エミ
ッタ・ベース接合の実効的な面積の偏差に依存する。つ
まり、エミッタ抵抗は、エミッタ・ベース接合面積に依
存し、その影響を受けるので、接合面積の偏差を抑制で
きればエミッタ抵抗の偏差も抑制することができる。す
なわち、接合面積が大きければ、エミッタ抵抗は小さく
なり、接合面積が小さければ、エミッタ抵抗は大きくな
る。
ッタ・ベース接合の実効的な面積の偏差に依存する。つ
まり、エミッタ抵抗は、エミッタ・ベース接合面積に依
存し、その影響を受けるので、接合面積の偏差を抑制で
きればエミッタ抵抗の偏差も抑制することができる。す
なわち、接合面積が大きければ、エミッタ抵抗は小さく
なり、接合面積が小さければ、エミッタ抵抗は大きくな
る。
【0010】このように、(1)、(2)の要因による
差動対の切り替え電圧Vfの偏差は従来技術を用いて抑
制することが可能である。
差動対の切り替え電圧Vfの偏差は従来技術を用いて抑
制することが可能である。
【0011】しかし、(3)ベース・プロファイルの偏
差については、従来有効な解決手法は提案されていな
い。近年、バイポーラトランジスタの製造においては、
その遮断周波数fTを向上させるために、極浅接合化さ
れているため、ベース・プロファイルの偏差は顕著にあ
らわれ、その影響は大きい。
差については、従来有効な解決手法は提案されていな
い。近年、バイポーラトランジスタの製造においては、
その遮断周波数fTを向上させるために、極浅接合化さ
れているため、ベース・プロファイルの偏差は顕著にあ
らわれ、その影響は大きい。
【0012】
【発明が解決しようとする課題】バイポーラトランジス
タの製造において、ベース形成に用いられる技術には、
イオン注入法やエピタキシャル成長法がある。
タの製造において、ベース形成に用いられる技術には、
イオン注入法やエピタキシャル成長法がある。
【0013】イオン注入法によってベース領域が形成さ
れた場合、ベース領域に含まれる不純物の濃度プロファ
イルは、ガウス分布に近いプロファイルとなり、深さ方
向で変化するプロファイルとなっている。そのため、エ
ミッタ領域が形成されたとき、その接合面にばらつきが
生じてしまう。
れた場合、ベース領域に含まれる不純物の濃度プロファ
イルは、ガウス分布に近いプロファイルとなり、深さ方
向で変化するプロファイルとなっている。そのため、エ
ミッタ領域が形成されたとき、その接合面にばらつきが
生じてしまう。
【0014】これに対して、エピタキシャル成長法によ
ってベース領域が形成された場合、ベース領域に含まれ
るp型(又はn型)不純物の濃度は、エミッタ接合の深
さに関係しない。つまり、同一ウエハ上のどのトランジ
スタにおいてもベース領域に含まれるのp型(又はn
型)不純物の濃度は同一の値を示す。一方、エミッタ領
域は、ベース領域にn型(又はp型)不純物を熱拡散又
はイオン注入することによって形成されるため、トラン
ジスタ毎にn型(又はp型)不純物の濃度分布が異な
る。よって、エミッタ接合の深さが偏差を持つことにな
る。
ってベース領域が形成された場合、ベース領域に含まれ
るp型(又はn型)不純物の濃度は、エミッタ接合の深
さに関係しない。つまり、同一ウエハ上のどのトランジ
スタにおいてもベース領域に含まれるのp型(又はn
型)不純物の濃度は同一の値を示す。一方、エミッタ領
域は、ベース領域にn型(又はp型)不純物を熱拡散又
はイオン注入することによって形成されるため、トラン
ジスタ毎にn型(又はp型)不純物の濃度分布が異な
る。よって、エミッタ接合の深さが偏差を持つことにな
る。
【0015】また、オーミック性の抵抗を下げるため
に、エミッタを形成すべき領域上にポリシリコン膜等を
形成することがある。この場合、ポリシリコン膜等から
不純物拡散を行ってエミッタを形成するのだが、ポリシ
リコン膜等の多結晶膜と、エミッタを形成すべき領域上
との間に形成された自然酸化膜等により、拡散にばらつ
きが生じる。その結果、エミッタ接合の深さにばらつき
が生じることになる。
に、エミッタを形成すべき領域上にポリシリコン膜等を
形成することがある。この場合、ポリシリコン膜等から
不純物拡散を行ってエミッタを形成するのだが、ポリシ
リコン膜等の多結晶膜と、エミッタを形成すべき領域上
との間に形成された自然酸化膜等により、拡散にばらつ
きが生じる。その結果、エミッタ接合の深さにばらつき
が生じることになる。
【0016】このように、ベース領域に含まれる不純物
の濃度が深さ方向で変化したり、エミッタ接合の深さも
偏差を持つことが、ベース・プロファイルの偏差の原因
となっている。さらに、そのことは、ベース幅WBに偏
差を生じさせる原因にもなっている。
の濃度が深さ方向で変化したり、エミッタ接合の深さも
偏差を持つことが、ベース・プロファイルの偏差の原因
となっている。さらに、そのことは、ベース幅WBに偏
差を生じさせる原因にもなっている。
【0017】バイポーラトランジスタのベースを流れる
電流は拡散電流であるので、ベース幅WBは、トランジ
スタの入力に印加された電圧がある一定値VBEで固定
されているとき(入力しきい値電圧がVBEであると
き)、コレクタ電流ICに対して、IC∝1/WBとい
う関係をもつ。即ち、コレクタ電流はベース幅に反比例
する。このことより、ベース幅WBの変化に伴い、コレ
クタ電流ICも変化することがわかる。つまり、エミッ
タ接合の深さの偏差は、コレクタ電流ICに影響を及ぼ
していることになる。
電流は拡散電流であるので、ベース幅WBは、トランジ
スタの入力に印加された電圧がある一定値VBEで固定
されているとき(入力しきい値電圧がVBEであると
き)、コレクタ電流ICに対して、IC∝1/WBとい
う関係をもつ。即ち、コレクタ電流はベース幅に反比例
する。このことより、ベース幅WBの変化に伴い、コレ
クタ電流ICも変化することがわかる。つまり、エミッ
タ接合の深さの偏差は、コレクタ電流ICに影響を及ぼ
していることになる。
【0018】多段接続の差動増幅回路では、コレクタ電
流ICがΔIcだけ異なると、抵抗Rを介して出力され
る電圧が異なるため、次段のトランジスタのベースに印
加される電圧R×ΔIcだけが異なってくる。つまり、
コレクタ電流ICの変化は、差動対の切替電圧Vf(バ
イアス電圧Vf)に影響を及ぼしていることになる。
流ICがΔIcだけ異なると、抵抗Rを介して出力され
る電圧が異なるため、次段のトランジスタのベースに印
加される電圧R×ΔIcだけが異なってくる。つまり、
コレクタ電流ICの変化は、差動対の切替電圧Vf(バ
イアス電圧Vf)に影響を及ぼしていることになる。
【0019】このため、多段接続の差動増幅回路におい
て、トランジスタのエミッタ接合の深さが異なっている
と、コレクタ電流ICが異なるため、差動対の切替電圧
Vf(バイアス電圧Vf)に偏差が生じてしまう。
て、トランジスタのエミッタ接合の深さが異なっている
と、コレクタ電流ICが異なるため、差動対の切替電圧
Vf(バイアス電圧Vf)に偏差が生じてしまう。
【0020】本発明は、上記事情に鑑みてなされたもの
であり、その目的は、回路設計上、バイアス電圧が偏差
を持ちにくいバイポーラトランジスタとその製造方法を
提供することにある。また、本発明は、回路設計を容易
にし、また、所期の特性を有する回路を提供することに
ある。
であり、その目的は、回路設計上、バイアス電圧が偏差
を持ちにくいバイポーラトランジスタとその製造方法を
提供することにある。また、本発明は、回路設計を容易
にし、また、所期の特性を有する回路を提供することに
ある。
【0021】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第1の観点に係るバイポーラトランジスタ
は、コレクタ領域と、ベース領域と、エミッタ領域とを
備えるバイポーラトランジスタにおいて、前記ベース領
域のうち少なくともエミッタ領域に接する部分を含む領
域は、真性キャリア濃度の2乗が、深さに対して、傾き
が負の一次関数的に変化するプロファイルを有する、こ
とを特徴とする。
に、本発明の第1の観点に係るバイポーラトランジスタ
は、コレクタ領域と、ベース領域と、エミッタ領域とを
備えるバイポーラトランジスタにおいて、前記ベース領
域のうち少なくともエミッタ領域に接する部分を含む領
域は、真性キャリア濃度の2乗が、深さに対して、傾き
が負の一次関数的に変化するプロファイルを有する、こ
とを特徴とする。
【0022】また、本発明の第2の観点に係るバイポー
ラトランジスタは、コレクタ領域と、ベース領域と、エ
ミッタ領域とを備えるバイポーラトランジスタにおい
て、前記ベース領域のうち少なくともエミッタ領域に接
する部分を含む領域は、その真性キャリア濃度niが、
近似的に前述の数式1に示すプロファイルを有すること
を特徴とする。
ラトランジスタは、コレクタ領域と、ベース領域と、エ
ミッタ領域とを備えるバイポーラトランジスタにおい
て、前記ベース領域のうち少なくともエミッタ領域に接
する部分を含む領域は、その真性キャリア濃度niが、
近似的に前述の数式1に示すプロファイルを有すること
を特徴とする。
【0023】第1及び第2の観点に係るバイポーラトラ
ンジスタによれば、少なくともエミッタ領域に接する部
分のベース領域において真性キャリア濃度niが、図2
に例示するように、深さに対して、直線的に減少する。
このような特性をベース領域に与えると、エミッタとベ
ースとの接合面の深さが変化したとしても、コレクタ電
流の変化があまり起こらない。従って、バイアス電圧の
偏差が小さいバイポーラトランジスタやその差動対が得
られ、回路設計が容易になり、また、回路が偏差の影響
を受けずに動作可能となる。
ンジスタによれば、少なくともエミッタ領域に接する部
分のベース領域において真性キャリア濃度niが、図2
に例示するように、深さに対して、直線的に減少する。
このような特性をベース領域に与えると、エミッタとベ
ースとの接合面の深さが変化したとしても、コレクタ電
流の変化があまり起こらない。従って、バイアス電圧の
偏差が小さいバイポーラトランジスタやその差動対が得
られ、回路設計が容易になり、また、回路が偏差の影響
を受けずに動作可能となる。
【0024】また、本発明の第3の観点に係るバイポー
ラトランジスタは、コレクタ領域と、ベース領域と、エ
ミッタ領域とを備えるバイポーラトランジスタにおい
て、前記ベース領域の一部又は全部は、シリコンとゲル
マニウムとの合金から成る半導体材料から構成され、少
なくともエミッタ領域に接する部分のベース領域におい
てゲルマニウムの割合が、深さ方向に対して、対数関数
的に変化するプロファイルを有することを特徴とする。
ラトランジスタは、コレクタ領域と、ベース領域と、エ
ミッタ領域とを備えるバイポーラトランジスタにおい
て、前記ベース領域の一部又は全部は、シリコンとゲル
マニウムとの合金から成る半導体材料から構成され、少
なくともエミッタ領域に接する部分のベース領域におい
てゲルマニウムの割合が、深さ方向に対して、対数関数
的に変化するプロファイルを有することを特徴とする。
【0025】また、本発明の第4の観点に係るバイポー
ラトランジスタは、コレクタ領域と、ベース領域と、エ
ミッタ領域とを備えるバイポーラトランジスタにおい
て、前記ベース領域の一部又は全部は、シリコンとゲル
マニウムとの合金Si1− aGeaから成る半導体材料
から構成され、少なくともエミッタ領域に接する部分の
ベース領域においてゲルマニウムの組成比aが、前述の
数式2に示すプロファイルを有することを特徴とする。
ラトランジスタは、コレクタ領域と、ベース領域と、エ
ミッタ領域とを備えるバイポーラトランジスタにおい
て、前記ベース領域の一部又は全部は、シリコンとゲル
マニウムとの合金Si1− aGeaから成る半導体材料
から構成され、少なくともエミッタ領域に接する部分の
ベース領域においてゲルマニウムの組成比aが、前述の
数式2に示すプロファイルを有することを特徴とする。
【0026】第3及び第4の観点に係るバイポーラトラ
ンジスタによれば、ベース半導体材料の組成比が、図1
に例示するように、深さ方向に対して、対数関数的に変
化する。ベース領域をこのような組成で形成すると、エ
ミッタとベースとの接合面の深さが変化したとしても、
コレクタ電流の変化があまり起こらない。従って、バイ
アス電圧の偏差が小さいバイポーラトランジスタやその
差動対が得られ、回路設計が容易になり、また、回路が
偏差の影響を受けずに動作可能となる。
ンジスタによれば、ベース半導体材料の組成比が、図1
に例示するように、深さ方向に対して、対数関数的に変
化する。ベース領域をこのような組成で形成すると、エ
ミッタとベースとの接合面の深さが変化したとしても、
コレクタ電流の変化があまり起こらない。従って、バイ
アス電圧の偏差が小さいバイポーラトランジスタやその
差動対が得られ、回路設計が容易になり、また、回路が
偏差の影響を受けずに動作可能となる。
【0027】本発明の第5の観点に係るバイポーラトラ
ンジスタの製造方法は、コレクタとして機能する半導体
層上に、真性キャリア濃度の2乗が、深さに対して、傾
きが負の一次関数的に変化するプロファイルを有し、ベ
ースとして機能する単結晶半導体層を形成し、形成され
たベース層に不純物を添加してエミッタ領域として機能
する単結晶半導体層を形成する、ことを特徴とする。
ンジスタの製造方法は、コレクタとして機能する半導体
層上に、真性キャリア濃度の2乗が、深さに対して、傾
きが負の一次関数的に変化するプロファイルを有し、ベ
ースとして機能する単結晶半導体層を形成し、形成され
たベース層に不純物を添加してエミッタ領域として機能
する単結晶半導体層を形成する、ことを特徴とする。
【0028】また、本発明の第6の観点に係るバイポー
ラトランジスタの製造方法は、コレクタとして機能する
半導体層上に、シリコンとゲルマニウムとの合金から成
る半導体材料から構成され、少なくともエミッタ領域に
接する部分のベース領域においてゲルマニウムの割合
が、深さ方向に対して、対数関数的に変化するプロファ
イルを有することを特徴とする。
ラトランジスタの製造方法は、コレクタとして機能する
半導体層上に、シリコンとゲルマニウムとの合金から成
る半導体材料から構成され、少なくともエミッタ領域に
接する部分のベース領域においてゲルマニウムの割合
が、深さ方向に対して、対数関数的に変化するプロファ
イルを有することを特徴とする。
【0029】また、本発明の第7の観点に係るバイポー
ラトランジスタの製造方法は、半導体基板上に、シリコ
ンとゲルマニウムとの合金Si1−aGeaから成る半
導体材料から構成され、少なくともエミッタ領域に接す
る部分のベース領域においてゲルマニウムの組成比a
が、前記数式2に示すプロファイルを有する合成半導体
層を形成し、この合成半導体層の表面領域に不純物を拡
散してエミッタ領域を形成する、ことを特徴とする。
ラトランジスタの製造方法は、半導体基板上に、シリコ
ンとゲルマニウムとの合金Si1−aGeaから成る半
導体材料から構成され、少なくともエミッタ領域に接す
る部分のベース領域においてゲルマニウムの組成比a
が、前記数式2に示すプロファイルを有する合成半導体
層を形成し、この合成半導体層の表面領域に不純物を拡
散してエミッタ領域を形成する、ことを特徴とする。
【0030】前記ベース領域は、例えば、エピタキシャ
ル成長により形成される。
ル成長により形成される。
【0031】
【発明の実施の形態】以下、本発明の実施の形態を、図
1〜3を用いて説明する。
1〜3を用いて説明する。
【0032】図1は、本実施の形態のベース半導体材料
組成のプロファイルを示す。図2は、本実施の形態の真
性キャリア濃度のプロファイルを示す。図3は、本実施
の形態における半導体装置の製造工程の断面図である。
組成のプロファイルを示す。図2は、本実施の形態の真
性キャリア濃度のプロファイルを示す。図3は、本実施
の形態における半導体装置の製造工程の断面図である。
【0033】本実施の形態に係るトランジスタは、ベー
ス半導体材料にSi(シリコン)とGe(ゲルマニウ
ム)とからなるSiGe合金が用いられているnpn型
バイポーラトランジスタ(以下、トランジスタ)であ
る。ベース領域にはB(ボロン)がドープされており、
エミッタ領域にはP(リン)がドープされている。
ス半導体材料にSi(シリコン)とGe(ゲルマニウ
ム)とからなるSiGe合金が用いられているnpn型
バイポーラトランジスタ(以下、トランジスタ)であ
る。ベース領域にはB(ボロン)がドープされており、
エミッタ領域にはP(リン)がドープされている。
【0034】まず、多段接続の差動増幅回路において、
差動対の切替電圧Vfが偏差を持たないようにするため
に、同一のコレクタ電流ICを得るための原理について
説明する。
差動対の切替電圧Vfが偏差を持たないようにするため
に、同一のコレクタ電流ICを得るための原理について
説明する。
【0035】トランジスタのエミッタ接地電流増幅率h
FEは、70〜200程度の値を有するので、トランジ
スタ単体において、その電流増幅率hFEをhFE≒1
00とすると、(コレクタ電流IC)=(エミッタ電流
IE)−(ベース電流IB)≒(エミッタ電流IE)と
みなすことができ、数式3が成立する。
FEは、70〜200程度の値を有するので、トランジ
スタ単体において、その電流増幅率hFEをhFE≒1
00とすると、(コレクタ電流IC)=(エミッタ電流
IE)−(ベース電流IB)≒(エミッタ電流IE)と
みなすことができ、数式3が成立する。
【数3】 ここで、AE:エミッタ接合面積、q:電気素量、
WB:ベース幅、NB(x):深さxにおけるベース不
純物濃度、Dn(x):深さxにおける少数キャリアの
拡散定数、ni(x):深さxにおける真性キャリア濃
度、VBE:バイアス電圧、x:ベース領域中における
位置(即ち、エミッタ接合面からの深さ)とする。
WB:ベース幅、NB(x):深さxにおけるベース不
純物濃度、Dn(x):深さxにおける少数キャリアの
拡散定数、ni(x):深さxにおける真性キャリア濃
度、VBE:バイアス電圧、x:ベース領域中における
位置(即ち、エミッタ接合面からの深さ)とする。
【0036】ここで、理解を容易にするために、中性ベ
ース領域のうちエミッタに接触している領域の真性キャ
リア濃度をni、ベース中の少数キャリア拡散定数の平
均的な値をDn、ベース不純物濃度の平均的な値をNB
とすると、数式3は、数式4に近似できる。
ース領域のうちエミッタに接触している領域の真性キャ
リア濃度をni、ベース中の少数キャリア拡散定数の平
均的な値をDn、ベース不純物濃度の平均的な値をNB
とすると、数式3は、数式4に近似できる。
【数4】
【0037】差動対の切替電圧Vfが偏差を持たないよ
うにするためには、ベース幅WBがばらつきΔWBを持
っても、数式4に示すICが変動しないようにすればよ
い。
うにするためには、ベース幅WBがばらつきΔWBを持
っても、数式4に示すICが変動しないようにすればよ
い。
【0038】そこで、エミッタ接合が最も浅いトランジ
スタのエミッタ接合の位置を基準とし、最も浅いエミッ
タ接合位置と最も深いエミッタ接合位置の幅をdとし、
最も浅いエミッタ接合を有するトランジスタのベース幅
をWBとする。最も浅いエミッタ接合位置と最も深いエ
ミッタ接合位置の幅dは、最も浅いエミッタ接合の位置
を基準としているため、トランジスタが形成される基板
(ウエハ)によって、それぞれ異なる値を有する。
スタのエミッタ接合の位置を基準とし、最も浅いエミッ
タ接合位置と最も深いエミッタ接合位置の幅をdとし、
最も浅いエミッタ接合を有するトランジスタのベース幅
をWBとする。最も浅いエミッタ接合位置と最も深いエ
ミッタ接合位置の幅dは、最も浅いエミッタ接合の位置
を基準としているため、トランジスタが形成される基板
(ウエハ)によって、それぞれ異なる値を有する。
【0039】上記条件としたとき、数式5が満たされれ
ばよい。
ばよい。
【数5】
【0040】数式5の条件が満たされれば、トランジス
タの出来上がり時のベース幅WBにばらつきが生じてい
ても、数式2に示すコレクタ電流ICを一定とすること
ができる。即ち、数式5が満たされれば、バイアス電圧
VBEをトランジスタに印加したときに、同一のコレク
タ電流ICを得ることができる。そのため、差動対の切
替電圧Vfの偏差を抑えることができる。また、この条
件を完全に満足しなくとも、この条件に近ければVfの
ばらつきを小さくできる。
タの出来上がり時のベース幅WBにばらつきが生じてい
ても、数式2に示すコレクタ電流ICを一定とすること
ができる。即ち、数式5が満たされれば、バイアス電圧
VBEをトランジスタに印加したときに、同一のコレク
タ電流ICを得ることができる。そのため、差動対の切
替電圧Vfの偏差を抑えることができる。また、この条
件を完全に満足しなくとも、この条件に近ければVfの
ばらつきを小さくできる。
【0041】次に、数式5の条件を満たすための真性キ
ャリア濃度niのプロファイルを求める。
ャリア濃度niのプロファイルを求める。
【0042】数式5を変形すると、数式6が成立する。
【数6】
【0043】ここで、ベース領域中の不純物濃度NBを
深さ方向で一定であるとし、数式6にNB(d)/NB
(0)=1を代入すると、数式7が成立する。
深さ方向で一定であるとし、数式6にNB(d)/NB
(0)=1を代入すると、数式7が成立する。
【数7】
【0044】数式7において、変数dは、エミッタ接合
が最も浅いトランジスタのエミッタ接合の位置を基準と
したときの、最も浅いエミッタ接合位置と最も深いエミ
ッタ接合位置の幅を表している。数式7は、最も浅いエ
ミッタ接合の位置と、最も深いエミッタ接合の位置との
間における真性キャリア濃度を表す式である。ここで、
トランジスタの真性領域(単結晶領域)の深さ方向にお
ける真性キャリア濃度niを表す式を導くために、変数
dを、トランジスタの真性領域の深さ方向を変数とする
変数xに置き換える。数式7において、最も浅いエミッ
タ接合の位置における真性キャリア濃度ni 2(0)は
定数であるため、変数dを変数xに置き換えることによ
り、トランジスタの真性領域の深さ方向における真性キ
ャリア濃度niを表す式として数式8が得られる。
が最も浅いトランジスタのエミッタ接合の位置を基準と
したときの、最も浅いエミッタ接合位置と最も深いエミ
ッタ接合位置の幅を表している。数式7は、最も浅いエ
ミッタ接合の位置と、最も深いエミッタ接合の位置との
間における真性キャリア濃度を表す式である。ここで、
トランジスタの真性領域(単結晶領域)の深さ方向にお
ける真性キャリア濃度niを表す式を導くために、変数
dを、トランジスタの真性領域の深さ方向を変数とする
変数xに置き換える。数式7において、最も浅いエミッ
タ接合の位置における真性キャリア濃度ni 2(0)は
定数であるため、変数dを変数xに置き換えることによ
り、トランジスタの真性領域の深さ方向における真性キ
ャリア濃度niを表す式として数式8が得られる。
【数8】 ni 2(x)≫ni 2(0)・(1−x/WB)
【0045】よって、数式8の条件を満たすための真性
キャリア濃度niのプロファイルは図2に示すようにな
る。
キャリア濃度niのプロファイルは図2に示すようにな
る。
【0046】少なくとも不純物の拡散によってエミッタ
が形成される領域付近で数式7で表されるような真性キ
ャリア濃度niが得られればよいので、本実施の形態で
は、ヘテロ接合面からベース・コレクタ接合面、つまり
x=0からx=WBの領域で数式8に従うプロファイル
を示す。よって、x=0からx=WBの間で数式8が満
たされれば、コレクタ電流ICが一定となる条件が得ら
れる。即ち、多段接続の差動増幅回路において、ベース
幅WBにばらつきが生じていても、同一のコレクタ電流
ICを得ることができ、差動対の切替電圧Vfの偏差を
抑えることができる。
が形成される領域付近で数式7で表されるような真性キ
ャリア濃度niが得られればよいので、本実施の形態で
は、ヘテロ接合面からベース・コレクタ接合面、つまり
x=0からx=WBの領域で数式8に従うプロファイル
を示す。よって、x=0からx=WBの間で数式8が満
たされれば、コレクタ電流ICが一定となる条件が得ら
れる。即ち、多段接続の差動増幅回路において、ベース
幅WBにばらつきが生じていても、同一のコレクタ電流
ICを得ることができ、差動対の切替電圧Vfの偏差を
抑えることができる。
【0047】次に、ベース領域中の真性キャリア濃度n
iが数式7の関係を満たすようなベース半導体材料組成
のプロファイルを求める。
iが数式7の関係を満たすようなベース半導体材料組成
のプロファイルを求める。
【0048】半導体の真性キャリア濃度niと禁制帯幅
Egとの間には、一般的に、数式9に示す関係が成立す
る。
Egとの間には、一般的に、数式9に示す関係が成立す
る。
【数9】 NV:価電子帯の有効状態密度、NC:伝導帯の有効状
態密度
態密度
【0049】即ち、数式9を変形して数式10が得られ
る。
る。
【数10】Eg=−(kT/q)・ln(ni 2/(N
V・NC))
V・NC))
【0050】前述のように、最も浅いエミッタ接合を有
するトランジスタのエミッタ接合の位置を基準とし、最
も浅いエミッタ接合位置と最も深いエミッタ接合位置の
幅をdとしたとき、最も浅いエミッタ接合位置における
禁制帯幅と、最も深いエミッタ接合位置における禁制帯
幅をそれぞれEg(0)、Eg(0)+ΔEg(d)と
すると、数式7と数式10より、数式11が成立する。
するトランジスタのエミッタ接合の位置を基準とし、最
も浅いエミッタ接合位置と最も深いエミッタ接合位置の
幅をdとしたとき、最も浅いエミッタ接合位置における
禁制帯幅と、最も深いエミッタ接合位置における禁制帯
幅をそれぞれEg(0)、Eg(0)+ΔEg(d)と
すると、数式7と数式10より、数式11が成立する。
【数11】
【0051】本実施の形態に係るトランジスタのベース
半導体材料に用いられているSiとGeとの格子定数
は、Siが0.54nm、Geが0.55nmである。
一般的に、混合物から成る半導体と単元素半導体とが接
する場合、両者の格子定数が一致していないと、原子間
に応力が加わる。また、半導体の禁制帯幅は、格子定数
と原子核のポテンシャル分布との影響を受けて決まる物
理量である。即ち、格子定数が変わると、半導体の禁制
帯幅も変化するので、SiGe合金の禁制帯幅は、両者
の混合比およびSiGe合金にかかる応力によって決定
される。
半導体材料に用いられているSiとGeとの格子定数
は、Siが0.54nm、Geが0.55nmである。
一般的に、混合物から成る半導体と単元素半導体とが接
する場合、両者の格子定数が一致していないと、原子間
に応力が加わる。また、半導体の禁制帯幅は、格子定数
と原子核のポテンシャル分布との影響を受けて決まる物
理量である。即ち、格子定数が変わると、半導体の禁制
帯幅も変化するので、SiGe合金の禁制帯幅は、両者
の混合比およびSiGe合金にかかる応力によって決定
される。
【0052】室温におけるSiの禁制帯幅は約1.12
4eV、Geの禁制帯幅は約0.67eVである。Si
Ge合金に占めるGeの割合をa、Siの割合を1−a
とすると、Geの含有量が少ない場合(即ち、aが、1
−aに比して充分に小さい場合)、SiGe合金の禁制
帯幅Egは、数式12で近似できる。
4eV、Geの禁制帯幅は約0.67eVである。Si
Ge合金に占めるGeの割合をa、Siの割合を1−a
とすると、Geの含有量が少ない場合(即ち、aが、1
−aに比して充分に小さい場合)、SiGe合金の禁制
帯幅Egは、数式12で近似できる。
【数12】Eg(Si1−aGea)=Eg(Si)−
0.76×a (0≦a≦0.1)
0.76×a (0≦a≦0.1)
【0053】即ち、Si1−aGea合金中におけるG
eの組成比として数式13を得る。
eの組成比として数式13を得る。
【数13】a=(Eg(Si)−Eg(Si1−aGe
a))/0.76
a))/0.76
【0054】よって、数式11と数式13より、数式1
4が導かれる。
4が導かれる。
【数14】a(d)≒(kT/q)・(1/0.76)
・ln(WB/(WB−d))
・ln(WB/(WB−d))
【0055】数式14において、変数dは、エミッタ接
合が最も浅いトランジスタのエミッタ接合の位置を基準
としたときの、最も浅いエミッタ接合位置と最も深いエ
ミッタ接合位置の幅を表している。数式14は、最も浅
いエミッタ接合の位置と、最も深いエミッタ接合の位置
との間におけるGeの組成比を表す式である。ここで、
トランジスタの真性領域(単結晶領域)の深さ方向にお
けるGeの組成比を表す式を導くために、変数dを、ト
ランジスタの真性領域の深さ方向を変数とした変数xに
置き換える。よって、トランジスタの真性領域の深さ方
向におけるSi 1−aGea合金中におけるGeの組成
比aを表す関係式として数式15が得られる。
合が最も浅いトランジスタのエミッタ接合の位置を基準
としたときの、最も浅いエミッタ接合位置と最も深いエ
ミッタ接合位置の幅を表している。数式14は、最も浅
いエミッタ接合の位置と、最も深いエミッタ接合の位置
との間におけるGeの組成比を表す式である。ここで、
トランジスタの真性領域(単結晶領域)の深さ方向にお
けるGeの組成比を表す式を導くために、変数dを、ト
ランジスタの真性領域の深さ方向を変数とした変数xに
置き換える。よって、トランジスタの真性領域の深さ方
向におけるSi 1−aGea合金中におけるGeの組成
比aを表す関係式として数式15が得られる。
【数式15】a(x)≒(kT/q)・(1/0.7
6)・ln(WB/(WB−x))
6)・ln(WB/(WB−x))
【0056】室温では、kT/q=0.025であるか
ら、これを数式15に代入することにより数式16が得
られる。
ら、これを数式15に代入することにより数式16が得
られる。
【数16】 a(x)≒(1/30)・ln(WB/(WB−x))
【0057】数式16より、深さx=0では、Geの組
成比はa=0となる。つまり、ヘテロ界面では、Geの
組成比が0となる。また、深さx=WBでは、自然対数
が無限大となってしまうが、不純物拡散によってエミッ
タが形成される領域付近のGe濃度が数式16で表され
るプロファイルとなればよい。そのため、本実施の形態
では、深さx=0からx=WB/2の領域で数式16に
従うプロファイルを作成する。
成比はa=0となる。つまり、ヘテロ界面では、Geの
組成比が0となる。また、深さx=WBでは、自然対数
が無限大となってしまうが、不純物拡散によってエミッ
タが形成される領域付近のGe濃度が数式16で表され
るプロファイルとなればよい。そのため、本実施の形態
では、深さx=0からx=WB/2の領域で数式16に
従うプロファイルを作成する。
【0058】数式16に、x=WB/2を代入すると、
a≒0.023となる。即ち、ベース幅の中間付近にお
けるSiGe中のGeモル濃度は約2.3%となる。
a≒0.023となる。即ち、ベース幅の中間付近にお
けるSiGe中のGeモル濃度は約2.3%となる。
【0059】よって、ベース領域中の真性キャリア濃度
niが数式8の関係を満たすようなベース半導体材料組
成のプロファイルは、図1に示すようになる。
niが数式8の関係を満たすようなベース半導体材料組
成のプロファイルは、図1に示すようになる。
【0060】従って、ベースエピタキシャル層の表面近
傍から深さ方向に向かって、Geの割合aが対数関数的
に増加するように、SiとGeの組成を調整することに
より、エミッタ接合の深さに偏差が生じていても、コレ
クタ電流ICを同一にすることができる。その結果、差
動対の切替電圧Vfの偏差を抑えることができる。ま
た、この条件を完全に満足しないまでも、この条件に近
いベース・プロファイルを実現できればVfのばらつき
を小さくできる。
傍から深さ方向に向かって、Geの割合aが対数関数的
に増加するように、SiとGeの組成を調整することに
より、エミッタ接合の深さに偏差が生じていても、コレ
クタ電流ICを同一にすることができる。その結果、差
動対の切替電圧Vfの偏差を抑えることができる。ま
た、この条件を完全に満足しないまでも、この条件に近
いベース・プロファイルを実現できればVfのばらつき
を小さくできる。
【0061】次に、上記構成のバイポーラトランジスタ
の製造方法について説明する。
の製造方法について説明する。
【0062】まず、図3(a)に示すように、コレクタ
として機能するn型シリコン基板1を用意する(p型シ
リコン基板に、n型のコレクタ領域を形成したものでも
よい)。n型シリコン基板1上に酸化膜2を形成し、リ
ソグラフィ工程によってベース形成予定領域上の部分を
除去し、開口を形成する。
として機能するn型シリコン基板1を用意する(p型シ
リコン基板に、n型のコレクタ領域を形成したものでも
よい)。n型シリコン基板1上に酸化膜2を形成し、リ
ソグラフィ工程によってベース形成予定領域上の部分を
除去し、開口を形成する。
【0063】次に、酸化膜2を除去した領域に、SiG
e合金をエピタキシャル成長させ、ベース領域3を形成
する。
e合金をエピタキシャル成長させ、ベース領域3を形成
する。
【0064】例えば、SiGe合金を気相エピタキシャ
ル成長させるとき、Si系の反応ガスとGe系の反応ガ
スの成分を時間の経過と共に変化させる。すなわち、エ
ピタキシャル層の成長に応じてGe系ガスの割合を低下
させる。例えば、Si系の反応ガスとしてSi2H6を
用い、Ge系の反応ガスとしてGeH4を用いる。図1
に示すプロファイルのように、コレクタ領域付近から約
0.2nmの範囲内でGeの濃度が0%から約10%に
上昇するようにGeH4の供給量を増やしていき、ベー
ス層のほぼ中間付近までSiGe合金を成長させる。そ
して、そこから約2.0nmの厚さまで、Ge濃度が一
次関数的に減少し、さらにそこから約2.0nmの厚さ
までGe濃度が対数関数的に減少するように、GeH4
の供給量を減らしていく。このようにGeの濃度を変化
させつつ、エピタキシャル層を成長させる。
ル成長させるとき、Si系の反応ガスとGe系の反応ガ
スの成分を時間の経過と共に変化させる。すなわち、エ
ピタキシャル層の成長に応じてGe系ガスの割合を低下
させる。例えば、Si系の反応ガスとしてSi2H6を
用い、Ge系の反応ガスとしてGeH4を用いる。図1
に示すプロファイルのように、コレクタ領域付近から約
0.2nmの範囲内でGeの濃度が0%から約10%に
上昇するようにGeH4の供給量を増やしていき、ベー
ス層のほぼ中間付近までSiGe合金を成長させる。そ
して、そこから約2.0nmの厚さまで、Ge濃度が一
次関数的に減少し、さらにそこから約2.0nmの厚さ
までGe濃度が対数関数的に減少するように、GeH4
の供給量を減らしていく。このようにGeの濃度を変化
させつつ、エピタキシャル層を成長させる。
【0065】即ち、SiGe合金をエピタキシャル成長
させるとき、Si系の反応ガスとGe系の反応ガスの成
分を時間の経過と共に変化させて(エピタキシャル層の
成長に応じてGe系ガスの割合を低下させて)成長さ
せ、完成時のエピタキシャル層の表面(又は予想される
最も浅いエミッタ接合位置)から深さdの位置では、G
eが数式16に示す割合a(d)で含まれているような
SiGe合金を結晶成長させる。
させるとき、Si系の反応ガスとGe系の反応ガスの成
分を時間の経過と共に変化させて(エピタキシャル層の
成長に応じてGe系ガスの割合を低下させて)成長さ
せ、完成時のエピタキシャル層の表面(又は予想される
最も浅いエミッタ接合位置)から深さdの位置では、G
eが数式16に示す割合a(d)で含まれているような
SiGe合金を結晶成長させる。
【0066】なお、このとき、電気的に活性となる不純
物として約5×1018cm−3の濃度のホウ素を添加
する。
物として約5×1018cm−3の濃度のホウ素を添加
する。
【0067】従って、図1に示すようにホウ素の濃度が
深さにかかわらず一定であり、また、Geの割合が、エ
ピタキシャル層の表面から、距離の対数に応じて増加
し、続いて、直線的に(一次関数的に)増加するような
プロファイルのエピタキシャル層(ベース層)が得られ
る。
深さにかかわらず一定であり、また、Geの割合が、エ
ピタキシャル層の表面から、距離の対数に応じて増加
し、続いて、直線的に(一次関数的に)増加するような
プロファイルのエピタキシャル層(ベース層)が得られ
る。
【0068】以下に、具体的な結晶成長条件を示す。近
年、SiGe合金膜の精密な制御方法として注目されて
いる超高真空化学気相堆積法(UHV−CVD)は、分
子線エピタキシー法と呼ばれる結晶成長方法と同様に、
超高真空チャンバを用いる方法である。その、バイポー
ラトランジスタへの応用は、本発明者により、F.satoet
al.,“A super self-aligned selectively grown SiGe
base (SSSB) bipolar transistor fabricated by cold
-wall type ”に開示されている。
年、SiGe合金膜の精密な制御方法として注目されて
いる超高真空化学気相堆積法(UHV−CVD)は、分
子線エピタキシー法と呼ばれる結晶成長方法と同様に、
超高真空チャンバを用いる方法である。その、バイポー
ラトランジスタへの応用は、本発明者により、F.satoet
al.,“A super self-aligned selectively grown SiGe
base (SSSB) bipolar transistor fabricated by cold
-wall type ”に開示されている。
【0069】上記方法を用いてSiGe合金ベースを形
成する場合、例えば、シリコン基板1の温度を605℃
とし、Si2H6を3sccm、GeH4を2sccm
の割合で使用することにより、Ge濃度が10%含有す
るSiGe合金ベースが形成される。Ge濃度が0〜1
0%含有するようにするためには、GeH4を2scc
m以下の範囲で調整すればよい。
成する場合、例えば、シリコン基板1の温度を605℃
とし、Si2H6を3sccm、GeH4を2sccm
の割合で使用することにより、Ge濃度が10%含有す
るSiGe合金ベースが形成される。Ge濃度が0〜1
0%含有するようにするためには、GeH4を2scc
m以下の範囲で調整すればよい。
【0070】また、ホウ素をベース領域にドープするた
めの反応ガスには、B2H6を用いる。
めの反応ガスには、B2H6を用いる。
【0071】次に、ベース領域3の形成後、図3(b)
に示すように、ウエハの全面に酸化膜4を形成する。
に示すように、ウエハの全面に酸化膜4を形成する。
【0072】その後、ベース電極を形成すべき領域以外
をフォトレジストのマスクで覆い、ホウ素をイオン注入
し、図3(c)に示すように、拡散層5を形成する。続
いて、リソグラフィ工程によってエミッタ領域を形成す
べき領域上の酸化膜を除去し、図3(c)に示すように
開口部を形成する。
をフォトレジストのマスクで覆い、ホウ素をイオン注入
し、図3(c)に示すように、拡散層5を形成する。続
いて、リソグラフィ工程によってエミッタ領域を形成す
べき領域上の酸化膜を除去し、図3(c)に示すように
開口部を形成する。
【0073】次に、図3(d)に示すように、ポリシリ
コン膜6をLPCVD(低圧気相成長)法によって堆積
し、さらに、熱拡散又はイオン注入により、ベース領域
3中にリンを添加し、エミッタ領域7を形成する。この
とき、リンの添加は、ベース領域3を突き抜けないよう
に行う。
コン膜6をLPCVD(低圧気相成長)法によって堆積
し、さらに、熱拡散又はイオン注入により、ベース領域
3中にリンを添加し、エミッタ領域7を形成する。この
とき、リンの添加は、ベース領域3を突き抜けないよう
に行う。
【0074】このとき、エミッタ接合面(ベース・エミ
ッタの界面)の位置は若干ばらつくが、図1に示すよう
に、エミッタ接合面が形成される位置は、結晶中のGe
の割合が対数関数的に変化している位置であり、また、
図2に示すように、真性キャリア濃度の2乗が深さに対
して一次関数的に減少している領域である。
ッタの界面)の位置は若干ばらつくが、図1に示すよう
に、エミッタ接合面が形成される位置は、結晶中のGe
の割合が対数関数的に変化している位置であり、また、
図2に示すように、真性キャリア濃度の2乗が深さに対
して一次関数的に減少している領域である。
【0075】エミッタ領域7の形成後、ウエハ全面に酸
化膜8を形成し、リソグラフィ工程により、電極を形成
すべき領域上に孔を開け、スパッタリング等を用いて、
ウエハ全面に金属膜を形成する。
化膜8を形成し、リソグラフィ工程により、電極を形成
すべき領域上に孔を開け、スパッタリング等を用いて、
ウエハ全面に金属膜を形成する。
【0076】そして、図3(e)に示すように、ウエハ
全面に形成した金属膜をリソグラフィ工程により不要な
部分を除去し、電極9及び電極10を形成する。
全面に形成した金属膜をリソグラフィ工程により不要な
部分を除去し、電極9及び電極10を形成する。
【0077】即ち、上記製造方法を用いることにより、
エミッタ接合の深さに偏差が生じていても、同一のコレ
クタ電流ICを得ることができ、差動対の切り替え電圧
Vf(バイアス電圧Vf)に偏差が発生しないバイポー
ラトランジスタを製造することができる。
エミッタ接合の深さに偏差が生じていても、同一のコレ
クタ電流ICを得ることができ、差動対の切り替え電圧
Vf(バイアス電圧Vf)に偏差が発生しないバイポー
ラトランジスタを製造することができる。
【0078】
【実施例】本実施の形態のバイポーラトランジスタを実
際に製造し、従来のバイポーラトランジスタのバイアス
電圧Vfの偏差を比較した。ウエハ上にエミッタ面積が
0.6μm×8.0μmのトランジスタを、上記実施の
形態の方法及び従来の製造方法をそれぞれ用いてマトリ
クス状に形成した。次に、ウエハ面内のトランジスタの
バイアス電圧Vf1、Vf2、Vf3、・・・を測定
し、隣接するトランジスタのバイアス電圧の差|Vf1
−Vf2|、|Vf2−Vf3|、・・・を求め、その
標準偏差σを測定した。
際に製造し、従来のバイポーラトランジスタのバイアス
電圧Vfの偏差を比較した。ウエハ上にエミッタ面積が
0.6μm×8.0μmのトランジスタを、上記実施の
形態の方法及び従来の製造方法をそれぞれ用いてマトリ
クス状に形成した。次に、ウエハ面内のトランジスタの
バイアス電圧Vf1、Vf2、Vf3、・・・を測定
し、隣接するトランジスタのバイアス電圧の差|Vf1
−Vf2|、|Vf2−Vf3|、・・・を求め、その
標準偏差σを測定した。
【0079】その結果、図4に示す従来のプロファイル
によるトランジスタは、σ=1.4mVであったが、本
実施の形態によるトランジスタは、σ=1.1mVであ
り、約20%の改善がみられた。
によるトランジスタは、σ=1.4mVであったが、本
実施の形態によるトランジスタは、σ=1.1mVであ
り、約20%の改善がみられた。
【0080】上記結果から明らかなように、本実施の形
態によるトランジスタを用いることにより、エミッタ接
合の深さに偏差が生じていても、バイアス電圧Vfの偏
差を抑えることができることが確認された。
態によるトランジスタを用いることにより、エミッタ接
合の深さに偏差が生じていても、バイアス電圧Vfの偏
差を抑えることができることが確認された。
【0081】本実施の形態では、ベース領域に、2種類
以上の半導体材料としてSiGe合金を用いたが、本発
明の原理を用いれば、他の組み合わせの半導体材料を用
いても可能である。
以上の半導体材料としてSiGe合金を用いたが、本発
明の原理を用いれば、他の組み合わせの半導体材料を用
いても可能である。
【0082】例えば、SiC(シリコンカーバイト)に
おけるSiとCとの組成比を変化させてもよい。また、
SiGeCやSiCとSiとからなるベース半導体材料
を用いても本実施の形態と同様の効果が得られる。
おけるSiとCとの組成比を変化させてもよい。また、
SiGeCやSiCとSiとからなるベース半導体材料
を用いても本実施の形態と同様の効果が得られる。
【0083】また、本実施の形態では、ベース領域にホ
ウ素を、エミッタ領域にリンをドープしたが、他の不純
物をドープしてもよい。例えば、エミッタ領域の不純物
としてヒ素を用いてもよい。
ウ素を、エミッタ領域にリンをドープしたが、他の不純
物をドープしてもよい。例えば、エミッタ領域の不純物
としてヒ素を用いてもよい。
【0084】また、本実施の形態では、選択的エピタキ
シャル成長によってベース領域を形成する方法を用いて
いるが、非選択的エピタキシャル成長を用いてもよい。
シャル成長によってベース領域を形成する方法を用いて
いるが、非選択的エピタキシャル成長を用いてもよい。
【0085】また、本実施の形態では、Geモル濃度を
2.3%から約10%へと、ベース領域の深さが深くな
るにつれて増加させているが、これは、ベースを走行す
る電子に対して加速電界を形成させるためであるので、
このようなプロファイルとしなくてもよい。例えば、
2.3%のまま一定値としてもよい。
2.3%から約10%へと、ベース領域の深さが深くな
るにつれて増加させているが、これは、ベースを走行す
る電子に対して加速電界を形成させるためであるので、
このようなプロファイルとしなくてもよい。例えば、
2.3%のまま一定値としてもよい。
【0086】また、ポリシリコンエミッタ技術を用いた
バイポーラトランジスタでは、エミッタ側の中性ベース
領域における禁制帯幅Egが数式17となるようなベー
ス半導体材料組成にすればよい。
バイポーラトランジスタでは、エミッタ側の中性ベース
領域における禁制帯幅Egが数式17となるようなベー
ス半導体材料組成にすればよい。
【数17】Eg(d)=Eg(0)・kT・ln(1−
d/WB)
d/WB)
【0087】なお、この発明は、上記実施の形態に限定
されず、種々の応用及び変形が可能である。例えば、上
記実施の形態においては、NPNトランジスタを例に、
この発明を説明したが、例えば、PNPトランジスタに
も適用可能である。
されず、種々の応用及び変形が可能である。例えば、上
記実施の形態においては、NPNトランジスタを例に、
この発明を説明したが、例えば、PNPトランジスタに
も適用可能である。
【0088】
【発明の効果】以上説明したように、本発明によれば、
見かけ上、バイアス電圧が偏差を持たないようなバイポ
ーラトランジスタを提供することができる。また、回路
設計が容易になり、その設計仕様に近い回路動作を得る
ことができる。
見かけ上、バイアス電圧が偏差を持たないようなバイポ
ーラトランジスタを提供することができる。また、回路
設計が容易になり、その設計仕様に近い回路動作を得る
ことができる。
【図1】本実施の形態のベース半導体材料組成のプロフ
ァイルを示す。
ァイルを示す。
【図2】本実施の形態の真性キャリア濃度のプロファイ
ルを示す。
ルを示す。
【図3】本実施の形態における半導体装置の製造工程の
断面図を示す。
断面図を示す。
【図4】従来のベース半導体材料組成のプロファイルを
示す。
示す。
1 n型シリコン基板 2、4、8 酸化膜 3 ベース領域 5 拡散層 6 ポリシリコン膜 7 エミッタ領域 9 エミッタ電極 10 ベース電極
Claims (8)
- 【請求項1】コレクタ領域と、ベース領域と、エミッタ
領域とを備えるバイポーラトランジスタにおいて、 前記ベース領域のうち少なくともエミッタ領域に接する
部分を含む領域は、真性キャリア濃度の2乗が、深さに
対して、傾きが負の一次関数的に変化するプロファイル
を有する、ことを特徴とするバイポーラトランジスタ。 - 【請求項2】コレクタ領域と、ベース領域と、エミッタ
領域とを備えるバイポーラトランジスタにおいて、 前記ベース領域のうち少なくともエミッタ領域に接する
部分を含む領域は、その真性キャリア濃度niが、近似
的に数式1に示すプロファイルを有することを特徴とす
るバイポーラトランジスタ。 【数1】ni 2(x)≒ni 2(0)・(NB(x)/
NB(0))・(1−x/WB) ここで、xは、トランジスタの真性領域における深さ、 ni(x)は、深さがxの位置での真性キャリア濃度、 NB(x)は、深さがxの位置での不純物濃度、 ni(0)、NB(0)、WBは、それぞれ、定数であ
る。 - 【請求項3】コレクタ領域と、ベース領域と、エミッタ
領域とを備えるバイポーラトランジスタにおいて、 前記ベース領域の一部又は全部は、シリコンとゲルマニ
ウムとの合金から成る半導体材料から構成され、 少なくともエミッタ領域に接する部分のベース領域にお
けるゲルマニウムの割合が、深さ方向に対して、対数関
数的に変化するプロファイルを有することを特徴とする
バイポーラトランジスタ。 - 【請求項4】コレクタ領域と、ベース領域と、エミッタ
領域とを備えるバイポーラトランジスタにおいて、 前記ベース領域の一部又は全部は、シリコンとゲルマニ
ウムとの合金Si1− aGeaから成る半導体材料から
構成され、 少なくともエミッタ領域に接する部分のベース領域にお
けるゲルマニウムの組成比aが、数式2に示すプロファ
イルを有することを特徴とするバイポーラトランジス
タ。 【数2】 a(x)≒(1/30)・ln(WB/(WB−x)) (室温におけるベース半導体材料組成のプロファイル) ここで、xはトランジスタの真性領域における深さ、 a(x)は、深さがxの位置でのゲルマニウムの濃度、 WBは、定数である。 - 【請求項5】コレクタとして機能する半導体層上に、真
性キャリア濃度の2乗が、深さに対して、傾きが負の一
次関数的に変化するプロファイルを有し、ベースとして
機能する領域を形成し、 形成されたベース層に不純物を添加してエミッタとして
機能する領域を形成する、ことを特徴とするバイポーラ
トランジスタの製造方法。 - 【請求項6】コレクタとして機能する半導体層上に、一
部又は全部がシリコンとゲルマニウムとの合金から成る
半導体材料から構成され、ゲルマニウムの割合が、深さ
方向に対して、対数関数的に変化するプロファイルを有
し、ベースとして機能する領域を形成し、 形成された領域に不純物を添加してエミッタ領域を形成
する、ことを特徴とするバイポーラトランジスタの製造
方法。 - 【請求項7】半導体基板上に、一部又は全部がシリコン
とゲルマニウムとの合金Si1−aGeaから成る半導
体材料から構成され、ゲルマニウムの組成比aが、前記
数式2に示すプロファイルを有する合成半導体層を形成
し、 この合成半導体層の表面領域に不純物を拡散してエミッ
タ領域を形成する、ことを特徴とするバイポーラトラン
ジスタの製造方法。 - 【請求項8】ベース領域をエピタキシャル成長により形
成することを特徴とする請求項5、6又は7に記載のバ
イポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34426599A JP3374813B2 (ja) | 1999-12-03 | 1999-12-03 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34426599A JP3374813B2 (ja) | 1999-12-03 | 1999-12-03 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001168105A true JP2001168105A (ja) | 2001-06-22 |
JP3374813B2 JP3374813B2 (ja) | 2003-02-10 |
Family
ID=18367909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34426599A Expired - Fee Related JP3374813B2 (ja) | 1999-12-03 | 1999-12-03 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3374813B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6876060B2 (en) | 2002-03-28 | 2005-04-05 | Renesas Technology Corp. | Complimentary bipolar transistor |
US7084484B2 (en) | 2003-01-14 | 2006-08-01 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
CN111639441A (zh) * | 2020-06-09 | 2020-09-08 | 无锡工艺职业技术学院 | 改善硅基功率晶体管电流放大倍数高低温变化率的方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102593165B (zh) * | 2011-01-07 | 2016-05-04 | 上海华虹宏力半导体制造有限公司 | 硅锗异质结双极晶体管及其制造方法 |
-
1999
- 1999-12-03 JP JP34426599A patent/JP3374813B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6876060B2 (en) | 2002-03-28 | 2005-04-05 | Renesas Technology Corp. | Complimentary bipolar transistor |
US7084484B2 (en) | 2003-01-14 | 2006-08-01 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
CN111639441A (zh) * | 2020-06-09 | 2020-09-08 | 无锡工艺职业技术学院 | 改善硅基功率晶体管电流放大倍数高低温变化率的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3374813B2 (ja) | 2003-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7186624B2 (en) | Bipolar transistor with lattice matched base layer | |
US6821870B2 (en) | Heterojunction bipolar transistor and method for fabricating the same | |
US7115466B2 (en) | Bipolar transistor with graded base layer | |
EP0541971B1 (en) | A graded bandgap single-crystal emitter heterojunction bipolar transistor | |
US6756615B2 (en) | Heterojunction bipolar transistor and its manufacturing method | |
US4771326A (en) | Composition double heterojunction transistor | |
Bhat et al. | InP/GaAsSb/InP and InP/GaAsSb/InGaAsP double heterojunction bipolar transistors with a carbon‐doped base grown by organometallic chemical vapor deposition | |
EP1187218B1 (en) | Heterojunction bipolar transistor | |
JPH0677245A (ja) | バイポーラ・トランジスタおよびその製造方法 | |
US6765242B1 (en) | Npn double heterostructure bipolar transistor with ingaasn base region | |
EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
JP2804095B2 (ja) | ヘテロ接合バイボーラトランジスタ | |
KR20000012129A (ko) | 인듐이 도핑된 베이스를 갖는 실리콘 게르마늄 헤테로구조 바이폴라 트랜지스터 | |
US6876060B2 (en) | Complimentary bipolar transistor | |
JP2001338930A (ja) | 半導体装置および半導体製造方法 | |
JP3515944B2 (ja) | ヘテロバイポーラトランジスタ | |
JP3374813B2 (ja) | 半導体装置及びその製造方法 | |
US20070102729A1 (en) | Method and system for providing a heterojunction bipolar transistor having SiGe extensions | |
US5721438A (en) | Heterojunction semiconductor device and method of manufacture | |
JP2004538645A (ja) | バイポーラトランジスタ、半導体デバイス、及びその製造方法 | |
JP2005522883A (ja) | 傾斜ベース層をもつバイポーラトランジスター | |
KR100421351B1 (ko) | 최적의 게르마늄 프로파일을 갖는 실리콘-게르마늄바이폴라 트랜지스터 | |
JPH09106992A (ja) | 高速度、電力用のInP基板上のAlSb/InP単一ヘテロ接合トランジスタ | |
JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |