CN111613710B - 一种电子设备、半导体器件、封装结构、支架及其制作方法 - Google Patents

一种电子设备、半导体器件、封装结构、支架及其制作方法 Download PDF

Info

Publication number
CN111613710B
CN111613710B CN202010612069.5A CN202010612069A CN111613710B CN 111613710 B CN111613710 B CN 111613710B CN 202010612069 A CN202010612069 A CN 202010612069A CN 111613710 B CN111613710 B CN 111613710B
Authority
CN
China
Prior art keywords
electrode
ceramic
electroplating
metal
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010612069.5A
Other languages
English (en)
Other versions
CN111613710A (zh
Inventor
王维昀
王新强
李永德
王后锦
康俊杰
袁冶
罗巍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Songshan Lake Materials Laboratory
Original Assignee
Songshan Lake Materials Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Songshan Lake Materials Laboratory filed Critical Songshan Lake Materials Laboratory
Priority to CN202010612069.5A priority Critical patent/CN111613710B/zh
Publication of CN111613710A publication Critical patent/CN111613710A/zh
Priority to US17/282,001 priority patent/US11881548B2/en
Priority to PCT/CN2020/131218 priority patent/WO2022000962A1/zh
Application granted granted Critical
Publication of CN111613710B publication Critical patent/CN111613710B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

一种电子设备、半导体器件、封装结构、支架及其制作方法，属于半导体器件封装领域。支架包括对置并通过电镀层连接的第一架和第二架。其中，第一架和第二架均为陶瓷基且在表面形成金属层。该支架具有更长的使用寿命。

Description

一种电子设备、半导体器件、封装结构、支架及其制作方法
技术领域
本申请涉及半导体器件封装领域，具体而言，涉及一种电子设备、半导体器件、封装结构、支架及其制作方法。
背景技术
深紫外发光二极管(Deep Ultraviolet Light Emitting Diode，简称UV-C LED)，是指一种发光中心波长小于400nm的发光二极管。
在UV-C LED的封装结构一般采用绝缘基板与绝缘围坝构成的支架结构来放置发光紫外二极管芯片，再将光学透镜与围坝之间通过封装胶进行粘接或焊接材料进行焊接，从而使光学透镜和支架结构之间共同形成封闭空间，并以此来保护其中的紫外发光二极管芯片。
然而，上述封装结构的UV-C LED在使用过程中往往表现出较短的使用寿命。
发明内容
为改善、甚至解决UV-C LED的使用寿命短的问题，本申请提出了一种电子设备、半导体器件、封装结构、支架及其制作方法。
本申请是这样实现的：
在第一方面，本申请的示例提供了一种用于半导体器件封装的支架。该支架包括依次叠层分布的第一架、电镀层以及第二架。
其中，第一架包括第一陶瓷基体及其表面的第一金属覆层。与第一架对置的第二架包括第二陶瓷基体及其表面的第二金属覆层。电镀层，位于对置的第一架和第二架之间且分别与第一金属覆层和第二金属覆层电镀连接。
在该支架结构中，由于第一架和第二架均采用陶瓷材料的基体，因此，两者具有相对更适宜的热膨胀系数匹配关系，从而可以承受一定高温的。同时由于第一架和第二架通过电镀连接，因此，其连接牢固和稳定，且能够避免诸如焊接方式所导致的热损伤问题。
在第二方面，本申请示例提供了一种制备用于半导体器件封装的支架的方法。
该方法包括：提供陶瓷基板，陶瓷基板的表面镀有第一金属镀层，且第一金属镀层的表层材料为铜、镍、金或银；提供陶瓷围板，陶瓷围板的表面镀有第二金属镀层，且所述第二金属镀层的表层材料为铜、镍、金或银；使陶瓷基板和陶瓷围板在对位配合状态下进行电镀铜、镍、金或银，以在第一金属镀层和第二金属镀层之间形成电镀层使二者连接。
在第三方面，本申请示例提供了一种封装结构，其包括上述的支架、固定于支架的半导体芯片；以及覆盖并固定于支架的透明材料。
在第四方面，本申请示例提供了一种半导体器件，其包括上述的封装结构。
在第五方面，本申请示例提供了一种电子设备，其包括上述的封装结构。
在以上实现过程中，本申请实施例提供的支架具有制作方便的优点，且其能够承受相对较高的工作温度或工艺温度(如350摄氏度)。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请示例提供的第一种支架的结构示意图；
图2示出了图1支架的剖视结构示意图；
图3示出了图1支架中的第一架的结构示意图；
图4示出了图1支架中的第二架的结构示意图；
图5为本申请示例中的另一种第二架的结构示意图(具有两个电镀电极)；
图6示出了图5支架的剖视结构示意图；
图7示出了图5中的两个电镀电极的配合结构示意图；
图8为本申请示例提供的第二种支架的结构示意图；
图9为另一种两个电镀电极的配合结构示意图(其中一个电镀电极具有凸起)；
图10为本申请示例提供的第三种支架在第一视角的结构示意图；
图11为本申请示例提供的第三种支架在第二视角的结构示意图；
图12为本申请示例提供的第三种支架半剖的结构示意图；
图13示出了图10支架中的正电极、负电极以及电镀电极中的导电柱和导电连接柱的第一种分布方式的示意图；
图14示出了图10支架中的正电极、负电极以及电镀电极中的导电柱和导电连接柱的第二种分布方式的示意图；
图15示出了本申请示例的支架中的电镀电极的第一种设置方式的结构示意图；
图16示出了本申请示例的支架中的电镀电极的第二种设置方式的结构示意图；
图17示出了本申请示例的支架中的电镀电极的第三种设置方式的结构示意图；
图18示出了本申请示例的支架中的电镀电极的第四种设置方式的结构示意图；
图19示出了本申请示例的支架中的电镀电极的第五种设置方式的结构示意图。
图标：100-支架；100a-支架；100b-支架；101-第一架；1011-第一陶瓷基体；1012-第一金属覆层；102-第二架；1021-第二陶瓷基体；1022-第二金属覆层；103-电镀层；104-空腔；201-陶瓷基板；202-第一电极；203-第二电极；204-导电柱；205-凸起；301-第一内部电极；302-第二内部电极；303-正电极；304-负电极；305-导电连接柱；900-窄缝。
具体实施方式
深紫外发光二极管的封装结构主要包括支架、发光芯片/二极管芯片和光学透镜。其中，半导体器件—发光芯片—是发光光深紫外二极管的主要结构。发光芯片通过支架进行支撑并通过透镜结构进行封装，以保护发光芯片、提高出光率。
在研究中，发明人发现在发光二极管中的支架中，基板通过封装胶(环氧树脂或硅胶)与围坝进行连接，形成放置二极管芯片的空间。但是粘结性能好的封装胶的耐热性差，封装共晶工艺温度达350度，封装胶耐受不住这个高温，而耐高温的胶粘结性能不好，无法保证坝体的密封性和结构强度，并且，封装胶在紫外环境下很容易老化。
针对上述问题，可能尝试修改封装胶的成分，然而，这并不容易实施。在一些实践中，为避免封装胶带来的弊端，将支架中的围坝采用金属材料。例如，由铜围坝与基板形成支架。在该方案中，铜围坝可以通过焊接与基板连接；或者，在该方案中，通过电镀厚铜的方式将铜围坝形成在基板上。由于铜围坝能保证密封性，并且无需使用封装胶，因此，在一定程度上可以提高封装的性能并延长使用寿命。同时，金属镀层与陶瓷基板的附着力也更好。
虽然使用铜围坝的上述方案存在上述之优点，但是，金属围坝与陶瓷基板的热膨胀系数不匹配。当LED长时间工作时，高低温的变化会导致陶瓷基板破裂，影响LED的可靠性。
为了克服因温度引起的热膨胀系数的不匹配的材料之间所产生的应力，发明人认为可以将陶瓷基板的厚度增加(例如在至少0.5mm以上)。但是，在进一步的研究中，随着陶瓷基板的厚度的增加，其热阻也将越大，从而导致散热效果不好。
同时，因为应力的问题，金属围坝的厚度也不可能太厚，通常在0.5mm。换言之，该种支架的用于放置二极管芯片的空间很小且可选择性很狭窄，因此也限制了被封装器件(如发光芯片)的类型。
另外，在使用钎焊或者扩散焊等工艺将金属围坝形成在陶瓷基板上时，加工温度高，金属层(金属围坝，如铜围坝)的耐受程度较差，并且加工时间较长，导致加工成本高。
简言之，现有的各种发光二极管主要存在下述之问题：
1)陶瓷基板和金属围坝的膨胀系数不匹配。陶瓷基板应力大，二极管使用过程中的温度变化有导致陶瓷基板破裂的风险，同时长时间的高低温工作环境，会严重影响可靠性。
2)陶瓷基板必须做厚(0.5mm以上)才能抗住应力，而越厚其热阻越大。
3)黏性高的封装胶不耐高温，耐高温的胶粘性不高，围坝的结构强度低，且胶不耐紫外。
4)陶瓷基板与金属围坝通过钎焊连接，然而钎焊的加工温度太高，陶瓷板线路层的耐受不住；
5)陶瓷基板与金属围坝通过扩散焊连接，但是与钎焊相同，扩散焊的加工温度太高，容易导致陶瓷板线路层的损坏，同时扩散焊的实施成本高，加工时间太长。
6)通过电镀工艺在陶瓷基板上形成金属围坝的工艺，需要在陶瓷基板和金属围坝之间制备多层的连接层、线路层或金属层，从而导致制作工艺复杂、制作成本高。
有鉴于此，发明人尝试部分或全部地改善、甚至解决上述问题。例如，发明人希望在深紫外发光二极管的制作工艺和质量方面取得好的平衡和同步的提升。
基于这样的需求，经过研究，发明人创新地提出了将二极管的支架100通过双层陶瓷构造，并通过电镀操作将两者进行连接。虽然，在本申请示例中该支架100是基于发光二极管进行说明和阐述，但是这并非意在限定，本申请提出的支架100以及其相应的应用只能限制于深紫外发光二极管。实际上，其也可以被应用于功率电子器件如绝缘栅双极晶体管(Insulate-Gate Bipolar Transistor，简称IGBT)、激光二极管(Laser Diode，简称LD，又称为激光二极管)、光电二极管(Photo-Diode，简称PD)等器件的封装。
由于，采用同类型的材料(陶瓷)，相比于异种材料(如陶瓷和金属)构造的支架100，双层陶瓷构造的支架100的热膨胀系数更匹配，可以有效地控制因冷、热冲击所导致应力过大和不匹配及其引起的问题(如支架100翘曲、分层等等)。同时，由于通过电镀将双层陶瓷连接，电镀不需要高温条件，因此，没有对热耐受性的要求，也不会产生的热损伤。并且，电镀的工艺操作简单、易于实施，可以缩短支架100的制作周期和成本。
通过试验证实，利用本申请的上述方案制作的支架100能够在耐受2小时以上的高温，示例性的，在工作温度250℃～400℃的条件下的工作时间在5分钟以上，甚至30分钟以上，更进一步的，在350摄氏度以上的条件下的工作时间30分钟在以上，且所述支架能够在高低温温差50～200℃的交替高低温环境下持续工作，示例性的，能够耐受150摄氏度和零下50摄氏度的高低温(温度为200摄氏度)的热冲击。与之相比，通过封装胶粘结的支架耐受温度不超过260摄氏度，通过电镀铜生长的围坝在高低温条件下的热冲击耐受度差。
在对双层陶瓷进行选择时，其中两层陶瓷的材料既可以是相同的，也可以是彼此不同的，根据使用情况选择。陶瓷的具体成分可以是氮化铝、氧化铝、氧化锆、氧化铍、碳化硅、氮化硼、氮化硅、氧化锆增韧氧化铝陶瓷(简称ZTA)等材料，也可以其它已知的陶瓷。相比于异种材料(陶瓷与金属)，两者均是同类材料(陶瓷)，因此热膨胀系数更匹配。因此，在选择双层陶瓷的具体材料时，还可以进一步考察其热膨胀系数匹配度，以两者的热膨胀系数一致为宜或者两者的热膨胀系数接近。此外，还可以考察陶瓷的密度、热导率、刚度等参数，以便提供质量更好的双层陶瓷结构。
在本申请示例中，基于该设计，提出了一种用于半导体器件(示例中为二极管发光芯片)封装的支架100。
参阅图1和图2，该支架100为双层结构，包括第一架101和第二架102，且两者相对布置，并通过电镀连接，且因此具有电镀层103。该支架100可以形成含有腔体的三维结构，并且用以放置各种电子元器件，如本申请示例中的二极管发光芯片。其中，第二架102可以是板状结构；第一架101也可以是板状结构，并且第一架101具有空腔104或槽或孔，用以作为容纳电子元器件的空间。
基于电镀的需要，第一架101具有导电层，即其包括第一陶瓷基体1011及其表面的第一金属覆层1012；相似地，第二架102也具有导电层，即其包括第二陶瓷基体1021及其表面的第二金属覆层1022，参阅图3和图4。
由于陶瓷是不导电的非金属材料，因此，为了后续将第一架101体和第二架102进行电镀，需要在其表面形成金属覆层。而在非金属表面制作金属覆层的方法，可以通过下述方法实现：
1、对非金属材料(下称工件)表面进行机械粗化(粗造化处理，如砂纸打磨或喷砂处理)，以增大后续的电镀连接第一架101和第二架102时的电镀材料接触面结。2、对工件表面进行除油。3、对工件表面进行化学粗化，如进行化学试剂腐蚀。4、对工件表面进行敏化和活化，使其表面附着一层易氧化的物质(如SnCl2)，以便在活化处理时把起催化作用的金属如钯还原成胶粒状态。5、在催化金属作用下进行化学镀铜或化学镀镍，从而在工件表面形成导电的金属层，如铜层或镍层。
或者，也可以通过下述方式实现：
1、对陶瓷表面进行除油，如采用碱液(如碳酸钠30g/L)。2、对陶瓷表面进行粗化，如采用化学试剂浸泡(铬酐180g/L、相对密度1.84的硫酸1000mL、水400mL)。3、对陶瓷表面进行敏化，如在敏化液中浸泡(10g SnCl2·2H20、浓盐酸40mL、水l000mL)。4、纯净水清洗后，烘烤干燥。5、陶瓷浸泡在硝酸银的氨水溶液中，后续使用甲醛水溶液进行还原，清洗后进行化学镀在陶瓷表面形成导电的薄层—铜膜。
或者，通过丝网印刷将金属浆料涂覆在陶瓷的表面，再经过干燥、高温烧结(700～800℃)，形成10至20微米的金属薄层。其中的金属浆料主要由金属粉末、有机树脂、玻璃等组分构成。高温烧结使有机树脂(粘合剂)被燃烧掉，而剩余纯金属；同时，玻璃质则粘合作用在陶瓷基板201表面。
或者，将陶瓷与铜箔在如1065摄氏度的高温下共晶烧结键合。
或者，将经过前处理的陶瓷片进行真空溅射，在其表面沉积金属(如钛、铜)，然后进行电镀或化学镀增厚。
或者，也可以采用发明人已知的其他工艺或既有的成熟工艺，在陶瓷基体的表面制作金属覆层。
在第一架101中，第一陶瓷基体1011构成其主体或主要构成部分，因此，第一陶瓷基体1011的厚度相对于第一金属覆层1012是明显更大，例如，第一陶瓷基体1011的厚度为0.3mm(毫米)，而第一金属覆层1012的厚度为10微米(μm)。并且，上述情况对于第二架102亦然。
在本申请的示例中，第一架101中的第一陶瓷基体1011的厚度可以控制在0.2毫米至1.5毫米之间，例如0.4、0.5、0.6、0.7、0.8、0.9、1.0、1.1、1.2、1.3、1.4、1.5毫米，或其中任意两者构成的区间内的任意值。另一方面，第二架102中的第二陶瓷基体1021的厚度可以控制在1.0毫米以下(即小于等于1.0毫米)，例如0.01毫米、0.1、0.2、0.3、0.4或0.5毫米，或其中任意两者构成的区间内的任意值。
通过对支架100的第一陶瓷基体1011和第二陶瓷基体1021的厚度的上述控制，既可以避免因为热膨胀系数的不匹配所导致的对厚度的限制，从而提高支架100的结构的选择灵活性。例如，例如第一陶瓷基体1011的厚度控制在上述范围，而不需要为了克服热应力而刻意地减小厚度(例如不超过0.5mm)，从而可以更有助于将支架100应用于各种结构和尺寸(尤其是大尺度，主要是指厚度较大的半导体器件)。同时，第二陶瓷基体1021的厚度控制在上述范围，而不需要为了克服热应力而刻意地增加厚度(例如0.5mm以上)。简言之，通过本申请的方案，双陶瓷层和电镀连接，可以有效地避免对支架100的结构限制(如厚度)。
除此之外，本申请示例中，连接第一架101和第二架102的电镀层103的厚度也可以进行适当的控制。显然地，电镀层103的厚度太大需要更多的电镀时间和电镀原料，而电镀层103太小则可能存在结构强度和连接牢固程度的隐患(如电镀层103太薄，则易受到冷热冲击而发生失效或连接功能的退化)。
并且，相应地，基于此，对第一架101和第二架102的电镀工艺也可以进行相应的设计，例如，将第一架101和第二架102对位进行电镀时，两者彼此具有适当间距，即两者之间存在间隙/缝隙。并且，缝隙需要被合理地选择，如果缝隙过大则需要电镀的金属材料的厚度(即电镀层103的厚度)会增大，则会出现电镀层103和陶瓷(第一陶瓷基体1011和第二陶瓷基体1021)的热膨胀不匹配的问题；而如果缝隙过小，则第一陶瓷基体1011和第二陶瓷基体1021不容易连接牢固。
电镀层103的厚度通过可以电镀方法进行控制。例如，在将第一架101和第二架102电镀连接时，使两者对置且金属覆层接触。此时，电镀层103的厚度相对较小。或者，在另一些示例中，在将第一架101和第二架102电镀连接时，使两者对置且彼此间隔开，即两者的金属覆层之间具有空隙如前述的缝隙。此时，电镀层103的厚度相对较大。
进一步地，对于两个金属覆层之间的间隔示例，可以选择对第一陶瓷基体1011和第二陶瓷基体1021进行分别固定并控制两者具有适当间距(两个金属覆层未接触)而实现。例如通过在制备支架的工艺中，即电镀操作中使后续将被提及的电镀电极的表面形成凸起结构而使两者非直接接触。换言之，第一架和第二架相互接近至适当的距离，使第一金属覆层和第二金属覆层之间存在间隙。通常地，第一架和第二架彼此接近的距离可以通过对第一陶瓷基体和第一陶瓷基体之间的空隙的厚度进行限制，例如是100微米，因此，第一金属覆层和第二金属覆层以及电镀在两者之间的电镀材料的总厚度可以100微米范围内进行适当的选择性调整。其中的该100微米厚度是包括了金属覆层和电镀层的总厚度。
示例性地，在该两个金属覆层之间放置垫片，并使两者与垫片均接触或均非接触或其中一者与之接触而另一者与之非接触。由此，在垫片与两个金属覆层接触的示例中，垫片的厚度即为两金属覆层之间的间距，也就是第一架101和第二架102之间的间距。通过垫片可以更方便和精确地控制第一架101和第二架102之间的间距，从而有助于简化电镀操作、优化支架100的制作方法。示例性地，垫片的厚度例如可以是小于80微米，进一步地，其厚度小于70微米。垫片还可以选择为金属材料或非金属材料。
如前述，垫片被设置在第一架101和第二架102之间，因此，在一些示例中，通过电镀操作，垫片被结合于电镀层103中。或者，垫片也可以位于电镀层103和第一架101的第一金属覆层1012之间。或者，垫片也可以位于电镀层103和第二架102的第二金属覆层1022之间。换言之，第一架101的第一金属覆层1012和第二架102的第二金属覆层1022有别于前述直接通过电镀层103接触和连接的方案，两者也可以通过垫片或垫层以及电镀层103间接地接触和连接。
另外，通过控制第一架101中的第一金属覆层1012的表面形貌以及第二架102中的第二金属覆层1022的表面形貌进行控制，也有助于改善第一架101和第二架102的电镀连接牢固性和效果。通常地，第一金属覆层1012和第二金属覆层1022的表面可以是均为平整表面，或均为凹凸不同的表平面，或其中任意一者的表面是平整的而另一者是凹凸不同的。进一步地，在选择金属覆层的表面形貌之外，也可以对第一陶瓷基体1011和第一陶瓷基体1011的表面进行控制，例如，两者分别独立地构造为表面是平整的或凹凸不平的。并且，应当理解的是，陶瓷基体的表面形貌(如平整或凹凸不同)与金属覆层的表面形貌(如平整或凹凸不同)是相互独立的，两者可以自行选择搭配控制表面形貌。
除此之外，为了便于本领域技术人员实施本申请的支架100结构，示例中还给出了其制作方法。
支架100的制作方法包括：
步骤S1、提供陶瓷基板201，陶瓷基板201的表面镀有第一金属镀层，且所述第一金属镀层的表层材料为铜、镍、金或银。
步骤S2、提供陶瓷围板，陶瓷围板的表面镀有第二金属镀层，且所述第二金属镀层的表层材料为铜、镍、金或银。
步骤S3、使陶瓷基板201和陶瓷围板在对位配合状态下进行电镀铜、镍、金或银，以在第一金属镀层和第二金属镀层之间形成电镀层103使二者连接。
对于批量生产的需要，制作的制作方法还可以包括步骤S4、在电镀步骤之后执行的：切割步骤。该切割步骤例如通过激光或机械切割的方式实现。即，陶瓷基板201是以阵列和陶瓷围板均是以阵列方式排布或形成，通过一次电镀，可以将多个的基板和围坝电镀连接，从而形成多个支架100在一体的结构。然后，再将各个单体的支架100与其他支架100分离形成单体支架100，以便进行使用，例如封装发光二极管晶片/芯片、光学透镜等。
针对不同的制作方法，切割方式也有所不同，具体如下所述。
第一种，用于半导体器件封装的支架的方法包括：
步骤11、提供第一组件和第二组件。
其中的第一组件具有呈阵列排布的多个陶瓷基板。每个陶瓷基板的正面电镀形成第一金属镀层、背面设置与第一金属镀层电连通的外部电镀电极，并且第一金属镀层的表层材料为铜、镍、金或银。
其中的第二组件具有呈阵列排布的多个陶瓷围。每个陶瓷围板的表面电镀有第二金属镀层，并且第二金属镀层的表层材料为铜、镍、金或银。
步骤12、将第一组件和第二组件叠层布置(可以接触或接触)。
以每个陶瓷基板的第一金属镀层与每个陶瓷围板的第二金属镀层相互面对的方式，对置第一组件和第二组件。并且，同时还在第一金属镀层和第二金属镀层之间设置与外部电镀电极电连接(可以通过贯穿陶瓷基板的导电线路实现二者电连接)的内部电镀电极。
步骤13、通过外部电镀电极连接电源，进行电镀铜、镍、金或银，以在第一金属镀层和第二金属镀层之间形成电镀层使二者连接；
步骤14、在切割外部电镀电极之后，对通过电镀层连接的第一组件和第二组件进行切割，以分割形成多个彼此独立且由陶瓷基板和陶瓷围板构成的支架。
第二种，用于半导体器件封装的支架的方法，包括：
步骤21、提供第一组件和第二组件。
其中，第一组件具有呈阵列排布的多个陶瓷基板。每个陶瓷基板的正面镀有第一金属镀层，并且第一金属镀层的表层材料为铜、镍、金或银；
其中，第二组件具有呈阵列排布的多个陶瓷围板。每个陶瓷围板的正面镀有第二金属镀层、背面设置与第二金属镀层电连通的外部电镀电极，且第二金属镀层的表层材料为铜、镍、金或银。
步骤22、将第一组件和第二组件叠层布置(可以接触或接触)。
以各个陶瓷基板的第一金属镀层与各个陶瓷围板的第二金属镀层相互面对的方式，对置第一组件和第二组件，并且同时在第一金属镀层和第二金属镀层之间设置与外部电镀电极电连接(可以通过贯穿陶瓷基板的导电线路实现二者电连接)的内部电镀电极。
步骤23、通过外部电镀电极连接电源，进行电镀铜、镍、金或银，以在第一金属镀层和第二金属镀层之间形成电镀层使二者连接。
步骤24、对通过电镀层连接的第一组件和第二组件整体进行切割，以分割形成多个彼此独立且由陶瓷基板和陶瓷围板构成的支架。
或者，也可以在步骤24中，也可以选择仅对第二组件进行切割，以分割形成多个彼此围板独立且由所述陶瓷基板和所述陶瓷围板构成的支架。然后再继续电镀，从而增强第一金属镀层和所述第二金属镀层之间的电镀连接强度。
前述的步骤S11和步骤S21中的陶瓷基板201和陶瓷围板通过前述的方式制作，在陶瓷基体表面形成导电层(如化学镀、沉积、烧结等等)，再以电镀的方式以形成在导电层表面的金属镀层，在此不再赘述。或者也可以仅采取溅射镀的方式制作金属镀层，例如陶瓷围板表面的(第二)金属镀层通过溅射镀的方式沉积形成。
另外，第一金属镀层和第二金属镀层可以通过多次电镀等方式制作，因此，从微观或制作工艺而言，其为多层结构(即上述两个金属镀层均可以具有多个子层)。本申请中对子层的层数及其厚度、各层材料、工艺参数并无特别的限定，具体示例中根据操作便利性、缩减成本、提高质量和缩短制作周期等方面综合考虑。但是，第一金属镀层和第二金属镀层的表层材料需要被适当地考察，例如，两者的表层材料分别独立地选自铜、镍、金和银中的任意一种。
陶瓷基板201和陶瓷围板的对位配合，可以通过使用夹具等机械装置，使二者保持在所选定的姿态，再将其放置如存储有电镀液的电镀槽，连接电源的正负极进行电镀操作。显然地，第一金属镀层和第二金属镀层作为阴极，以便镀层金属离子在其表面沉积、还原。具体的电镀操作时，两个金属镀层既可以直接连接电源的负极，从而允许电镀金属离子直接在其表面沉积和还原。在电镀过程中，所形成的电镀材料逐渐附着于第一金属镀层和第二金属镀层表面，并且随着电镀的持续进行，电镀材料逐渐增厚，且最终填满于两个金属镀层之间。
在一些示例中，陶瓷基板201和陶瓷围板是相互接触的，即第一金属镀层和第二金属镀层相互接触。两者任意一者或两者同时连接电源的负极。或者，在一些示例中，两个金属镀层彼此间隔开适当距离，而在两者之间以接触或非接触的方式设置电镀电极。此时，该电镀电极连接电源负极，并作为阴极供电镀材料附着，且随着电镀的持续进行，电镀材料逐渐增厚并与两侧的第一金属镀层和第二金属镀层结合，从而实现对陶瓷基板201和陶瓷围板的电镀连接。显然地，在该示例中，电镀电极逐渐被电镀材料附着和覆盖。因此，该电镀电极结合于电镀层103中。因此，由于电镀电极的存在，电镀操作的时间可以适当缩短，而电镀材料的消耗可以适当减少。并且，由于电镀电极的存在，还能够提高电镀层103的强度。
进一步地，为了方便连接电源进行电镀操作，还可以设置另一电镀电极(第二电极203)，其作为供电用电极，为位于第一金属镀层和第二金属镀层之间的电镀电极(第一电极202)供电，即第一电极202和第二电极203彼此电连通的，以便于进行电镀操作，参阅图5、图6和图7。基于该设计的支架100a的结构如图8所示。
连通的方式可以通过选择性地走线实现。例如，当第一电极202和第二电极203分别位于陶瓷基板201在厚度方向的两侧或陶瓷围板在厚度方向的两侧时，并且该两个电极可以通过基板和围板在厚度方向贯穿设置的通孔内的导电柱204实现电连接/电性连接。
当然第一电极202和第二电极203也可以选择其他的排布方式，例如，第一电极202位于第一金属镀层和第二金属镀层之间，而第二电极203位于陶瓷基板201的侧边或陶瓷围板的侧边。此外，作为一种可选的方案，第一电极202和第二电极203可以具有两组，即两个第一电极202和两个第二电极203。其中一组的第一电极202和第二电极203对应于陶瓷基板201布置，另一组第一电极202和第二电极203对应于陶瓷围板布置。例如，两个第一电极202位于第一金属镀层和第二金属镀层之间，而其中一个第二电极203位于陶瓷基板201的背面，其中另一个第二电极203位于陶瓷围板的背面(以陶瓷基板201和陶瓷围板相互面对的一侧为正面，即具有第一金属镀层和第二金属镀层的面)。
另一种可选的方案，在电镀工艺中，具有第一电极202和第二电极203两个用于电镀的电极，其中，第一电极202结合在陶瓷基板201的正面，而第二电极203结合在陶瓷基板201的背面，且两者通过导电柱204电连接，参阅图5、图6以及图7。这可以在制作陶瓷基板201实施，从而简化电镀操作。并且，因此，在由此所制作的支架100结构中，其包括有电镀电极。其中，位于陶瓷基板201和陶瓷围板之间的电镀电极结合于电镀材料中(并因此未绘示)，而另一个电镀电极位于陶瓷基板201背面，参阅图8。
在另一些示例中，陶瓷基板201和陶瓷围板之间所的设置电镀电极的位置可以进行调整。例如，在上述图5、图6和图7中，电镀电极(第一电极202)是位于陶瓷基板上的与陶瓷围板正对的区域。换言之，电镀电极的宽度与陶瓷围板和陶瓷围板接触的区域相等或大致相当。作为替代的方案，电镀电极位于陶瓷基板的边缘，因此，该电镀电极仅仅覆盖了陶瓷围板和陶瓷围板接触的区域的部分，即其边缘。并且，陶瓷基板和陶瓷围板通过该电镀电极接触。作为示例，电镀电极可以是位于外侧边缘(参阅图15)或内侧边缘(参阅图16)，甚至于还可以位于两侧边缘之间(如中部，参阅图17)。
需要说明的是，上述图示实例中(图15、图16和图17)，并未绘示分别位于陶瓷基板和所述陶瓷围板的第一金属镀层和第二金属镀层。另外，前述图示的方案中，陶瓷基板通过电镀电极与陶瓷围板接触，但是，也可以选择电镀电极设置在陶瓷基板上，且同时电镀电极与陶瓷围板之间具有适当的窄缝900，参阅图18。
此外，电镀电极也可以设置于陶瓷围板上，且同时电镀电极与陶瓷围板之间具有适当的窄缝900(例如，图19)或通过电镀电极直接接触。并且，图19中，电镀电极位于陶瓷围板的中部，其也可以位于其外侧边缘或内侧边缘。
在上述的示例中，与电镀电极(第一电极202)电连通的另一电镀电极(第二电极203)可以独立地被选择设置在陶瓷围板或陶瓷基板(参阅图8)。
基于此，在制作支架100时，可以预先制作和处理陶瓷基板201。例如，在具有第一金属镀层的陶瓷基板201的正面(第一金属镀层的表面)通过电镀或沉积的方式制作第一电镀电极。然后在陶瓷基板201上制作贯穿其的第一导电柱204。再于陶瓷基板201的背面制作第二电镀电极，且通过第一导电柱204与第一电镀电极电连接。根据不同的需要，导电柱204的数量可以是任选的。如图7所示，具有两个导电柱204，因此，即包括第一导电柱之外的第二导电柱。两个导电柱204的设置方式相同，且均与正面的第一电镀电极电连接。
在这些方案中，陶瓷基板201具有两个电镀电极，且通过两个导电柱204分别予以连接。因此，可以知晓，陶瓷基板201具有两个通孔。当导电柱204具有多个时，相应地，陶瓷基板201也具有多个通孔。
除此之外，如前述，另一种支架100中具有垫片，因此，结合上述具有两个电镀电极的方案，可以通过在第一电极202表面形成凸起205，而由该凸起205提供垫片结构。参阅图9，通过电镀电极提供凸出部分/垫片，可以避免在电镀过程中单独设置隔离结构的复杂操作。同时还可以作为限制基板和围板之间的距离，从而可以对电镀层103的厚度进行控制，且其还可以起到导电作用(当其选择使用导电材料时)。具有上述凸起205的支架100b的结构在图10、图11和图12中被展示。
上述示例中，以两个电镀电极均设置于陶瓷基板201方式进行阐述，在另一些示例中，以上两个电镀电极也可以设置在陶瓷围板上，或者，陶瓷基板201和陶瓷围板同时依照上述方式分别设置两个电镀电极和/或凸起205，在此不予详述。上述通过在陶瓷基板201、陶瓷围板中设置电镀电极以提供给制作支架100的便利，在其他的示例中，也可以选择制作电极，用以在利用支架100制作发光二极管时作为供电电极。
例如，陶瓷基板201(或上述的第二架102中的第二陶瓷基体1021)具有正电极303和负电极304，且两者位于陶瓷基板201的背面。同时，在陶瓷围板(或上述第一架101中的第一陶瓷基体1011)内设置两个芯片电极，且正电极303与其中一个芯片电极(第一内部电极301)电连接，而负电极304与其中的另一个芯片电极(第二内部电极302)电连接。
两个芯片电极分别和正电极303、负电极304电连接。其中两个芯片电极与二极管发光芯片连接，并通过正电极303和负电极304连接电源的两极。
总体上而言，陶瓷基板的上下两面可以分别制作用于向芯片供电的电极。例如，在陶瓷基板的表面制作第一芯片供电电极(即上述的第一内部电极301，其与如LED发光芯片直接电连接)，陶瓷基本的背面制作第二芯片供电电极(即上述的正电极303，其可以与电源电连接)。第一芯片供电电极和第二芯片供电电极可以电连通，并构成一组供电电路，如正极电路。同时，可以理解的是，为形成电流回路，还可以设置另一组如前述的供电电路，其可以作为负极电路。
需要说明的是，上述的第一芯片供电电极是位于陶瓷基板的未设置第一金属层的区域—正面的选定区域，即陶瓷基板上预留的用以放置如LED发光芯片的位置。第二芯片供电电极的位置处理可以是上述的“陶瓷基板”的背面，或者也可以陶瓷基板的侧面等各种根据制作和使用方便而选择的位置。
另外，其中的芯片电极与正电极303、负电极304的电连接方式可以是：第二陶瓷基体1021具有孔洞，而该孔洞内填充导电连接柱305(或称为芯片供电导电柱)，并且其中一个导电连接柱305的两端分别与芯片电极和正电极303电连接，以及其中另一个导电连接柱305的两端分别与芯片电极和正电极303电连接。
在图12中，电连接两个电镀电极的导电柱204的连线(第一连线)，与电连接芯片电极和正电极303(负电极304)的导电连接柱305的连线(第二连线)呈正交布置。而在其他示例中，上述第一连线和第二连线也可以呈其他角度布置，即呈一倾斜角度。并且，导电柱204的数量也可以不只两个，也可以是更多个；导电连接柱305也可以不只两个，也可以是更多个，参阅图13和图14。相应地，用于安置导电柱204和导电连接柱305的孔洞、通孔的数量均可以进行适应性的设置。
除此之外，示例中还给出了一种支架100的应用实例，即封装结构。该封装结构包括支架100、半导体芯片以及透明材料。其中的半导体芯片例如是深紫外发光二极管芯片，其固定在支架100的空腔104内，例如可以通过共晶焊或锡膏焊或银浆粘结或硅胶粘结等方式进行固定。深紫外发光二极管芯片的两个电极，分别与空腔104内的两个芯片电极电连接。封装体可以是光学透镜，其嵌入到空腔104并与支架100固定(如光学透镜选择为玻璃——石英玻璃、蓝宝石或高硼硅玻璃，通过焊接的方式连接)。需要说明的是，在深紫外发光二极管中，有机胶的紫外线耐受能力差且耐温性能也较差，因此，上述的光学透镜不能选择使用无机胶。换言之，发光芯片安装在支架中之后，选择无机封装。
进一步地，基于该封装结构所制作的发光二极管，可以制作各种适当的半导体器件，例如深紫外发光二极管灯。进一步地，还可以在一些电子设备中，使用前述的封装结构。例如，在一些LED照明设备中或者液晶显示屏显示器等设备中，其中的光源或者背光可以采用本申请示例中的封装结构封装的LED发光芯片。
在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (32)

1.一种支架，其特征在于，所述支架包括：
第一架，包括第一陶瓷基体及其表面的第一金属覆层；
与所述第一架对置的第二架，包括第二陶瓷基体及其表面的第二金属覆层；
电镀层，位于对置的所述第一架和所述第二架之间，且分别与所述第一金属覆层和所述第二金属覆层电镀连接。
2.根据权利要求1所述的支架，其特征在于，所述支架包括下述任意一项或多项之限定：
第一限定、所述第一陶瓷基体的厚度在0.2毫米至1.5毫米之间；
第二限定、所述第二陶瓷基体的厚度小于等于1.0毫米；
第三限定、所述第一架的热膨胀系数与所述第二架的热膨胀系数一致或相近；
第四限定、所述支架在工作温度达到250℃至400℃的条件下的工作时间在5分钟以上；
第五限定、所述支架能够在高低温温差50至200℃的交替高低温环境下持续工作；
第六限定、所述第一金属覆层和所述第二金属覆层均是平整的或凹凸不平的，和/或，所述第一陶瓷基体和所述第一陶瓷基体分别独立地构造为平整的或凹凸不平的；
第七限定、第一陶瓷基体与第二陶瓷基体之间的金属材料，包括第一金属覆层、第二金属覆层和电镀金属层，厚度不超过100μm。
3.根据权利要求1或2所述的支架，其特征在于，所述第一金属覆层和所述第二金属覆层之间具有垫片。
4.根据权利要求3所述的支架，其特征在于，所述垫片位于所述第一金属覆层和所述电镀层之间。
5.根据权利要求4所述的支架，其特征在于，所述垫片的厚度小于80微米；和/或，所述垫片的材料是金属或非金属。
6.根据权利要求3所述的支架，其特征在于，所述垫片结合于所述电镀层内。
7.根据权利要求6所述的支架，其特征在于，所述垫片的厚度小于80微米；和/或，所述垫片的材料是金属或非金属。
8.根据权利要求3所述的支架，其特征在于，所述垫片的厚度小于70微米。
9.根据权利要求1或2所述的支架，其特征在于，所述第一金属覆层和所述第二金属覆层直接通过所述电镀层电镀连接。
10.根据权利要求1所述的支架，其特征在于，所述支架具有电镀电极，且所述电镀电极与所述电镀层电性连接；
或者，所述支架具有结合于所述第二陶瓷基体的电镀电极，所述第二陶瓷基体具有通孔、填充于所述通孔内的导电柱，所述电镀电极通过所述导电柱与所述电镀层电性连接。
11.根据权利要求3所述的支架，其特征在于，所述支架具有电镀电极，且所述电镀电极与所述电镀层电性连接；
或者，所述支架具有结合于所述第二陶瓷基体的电镀电极，所述第二陶瓷基体具有通孔、填充于所述通孔内的导电柱，所述电镀电极通过所述导电柱与所述电镀层电性连接。
12.根据权利要求9所述的支架，其特征在于，所述支架具有电镀电极，且所述电镀电极与所述电镀层电性连接；
或者，所述支架具有结合于所述第二陶瓷基体的电镀电极，所述第二陶瓷基体具有通孔、填充于所述通孔内的导电柱，所述电镀电极通过所述导电柱与所述电镀层电性连接。
13.根据权利要求1所述的支架，其特征在于，所述支架具有结合于所述第二陶瓷基体的电镀电极，所述第二陶瓷基体具有两个电镀通孔、分别填充于所述两个电镀通孔内的两个导电柱，所述电镀电极通过所述两个导电柱与所述电镀层电性连接；
所述第二陶瓷基体具有正电极和负电极，所述正电极具有正极通孔，所述负电极具有负极通孔，所述正极通孔和所述负极通孔的连线与所述两个电镀通孔的连线正交或与正负电极连线呈一倾斜角度；
或者，所述电镀电极位于所述第二陶瓷基体的边缘。
14.根据权利要求3所述的支架，其特征在于，所述支架具有结合于所述第二陶瓷基体的电镀电极，所述第二陶瓷基体具有两个电镀通孔、分别填充于所述两个电镀通孔内的两个导电柱，所述电镀电极通过所述两个导电柱与所述电镀层电性连接；
所述第二陶瓷基体具有正电极和负电极，所述正电极具有正极通孔，所述负电极具有负极通孔，所述正极通孔和所述负极通孔的连线与所述两个电镀通孔的连线正交或与正负电极连线呈一倾斜角度；
或者，所述电镀电极位于所述第二陶瓷基体的边缘。
15.根据权利要求9所述的支架，其特征在于，所述支架具有结合于所述第二陶瓷基体的电镀电极，所述第二陶瓷基体具有两个电镀通孔、分别填充于所述两个电镀通孔内的两个导电柱，所述电镀电极通过所述两个导电柱与所述电镀层电性连接；
所述第二陶瓷基体具有正电极和负电极，所述正电极具有正极通孔，所述负电极具有负极通孔，所述正极通孔和所述负极通孔的连线与所述两个电镀通孔的连线正交或与正负电极连线呈一倾斜角度；
或者，所述电镀电极位于所述第二陶瓷基体的边缘。
16.根据权利要求1所述的支架，其特征在于，所述第一陶瓷基体的材料和所述第二陶瓷基体的材料分别独立地选自含有氮化铝、氧化铝、氧化锆、氧化铍、碳化硅、氮化硼、氮化硅、氧化锆增韧氧化铝陶瓷的组中的任意一者。
17.一种制备支架的方法，其特征在于，所述方法包括：
提供陶瓷基板，所述陶瓷基板的表面镀有第一金属镀层；
提供陶瓷围板，所述陶瓷围板的表面镀有第二金属镀层；
使所述陶瓷基板和所述陶瓷围板在对位配合状态下进行电镀，以在所述第一金属镀层和所述第二金属镀层之间形成电镀层使二者连接。
18.根据权利要求17所述的方法，其特征在于，所述陶瓷基板和所述陶瓷围板对位配合是通过使所述第一金属镀层和所述第二金属镀层部分接触的方式实现的；
或者，所述第一金属镀层的表层材料为铜、镍、金或银，或者，所述第二金属镀层的表层材料为铜、镍、金或银。
19.根据权利要求18所述的方法，其特征在于，所述陶瓷基板和所述陶瓷围板对位配合是通过使所述第一金属镀层和所述第二金属镀层接近至给定间距并在两者之间设置垫片的方式实现的，所述给定间距在80毫米以内。
20.根据权利要求19所述的方法，其特征在于，所述垫片与所述第一金属镀层和所述第二金属镀层一者或两者接触；或者，所述垫片与所述第一金属镀层和所述第二金属镀层均未接触。
21.根据权利要求19或20所述的方法，其特征在于，所述给定间距在70毫米以内。
22.根据权利要求17所述的方法，其特征在于，提供陶瓷基板的方法包括：
在所述第一金属镀层表面制作具有凸起的第一电镀电极；
贯穿所述陶瓷基板设置第一导电柱；
在所述陶瓷基板设置第二电镀电极，以通过所述第一导电柱与所述第一电镀电极电连通。
23.根据权利要求17或22所述的方法，其特征在于，提供陶瓷基板的方法包括：
在所述陶瓷基板表面制作用于与半导体器件电连接的第一芯片供电电极；
贯穿所述陶瓷基板设置芯片供电导电柱；
在所述陶瓷基板设置第二芯片供电电极，以通过所述芯片供电导电柱与所述第一芯片供电电极电连通。
24.根据权利要求17所述的方法，其特征在于，所述方法包括在所述电镀的步骤之后执行的：切割围坝步骤或者，所述方法包括在所述电镀的步骤之后执行的：切割围坝步骤，并且在围坝切割后，电镀以增强所述第一金属镀层和所述第二金属镀层之间的电镀连接强度。
25.根据权利要求24所述的方法，其特征在于，所述切割的步骤通过激光或机械切割的方式实现。
26.根据权利要求17所述的方法，其特征在于，在使所述陶瓷基板和所述陶瓷围板在对位配合状态下进行电镀铜、镍、金或银，在所述电镀的步骤中，电镀通电方式包括：
通过在陶瓷围板的与陶瓷基板相面对的表面设置电镀电极并通过该电镀电极供电进行电镀；
或者，通过在陶瓷基板与陶瓷围板相面对的表面设置电镀电极并通过该电镀电极供电进行电镀；
或者，通过在陶瓷基板上设置相互电连接的上电镀电极和下电镀电极，并通过该所述下电镀电极供电进行电，其中，上电镀电极位于陶瓷基板的与陶瓷围板相面对的表面、下电镀电极位于陶瓷基板的与陶瓷围板相背离的表面。
27.一种制备用于半导体器件封装的支架的方法，其特征在于，所述方法包括：
提供具有呈阵列排布的多个陶瓷基板的第一组件，其中每个所述陶瓷基板的正面镀有第一金属镀层，且所述第一金属镀层的表层材料为铜、镍、金或银；
提供具有呈阵列排布的多个陶瓷围板的第二组件，其中每个所述陶瓷围板的正面镀有第二金属镀层、背面设置与所述第二金属镀层电连通的外部电镀电极，且所述第二金属镀层的表层材料为铜、镍、金或银；
以各个所述陶瓷基板的所述第一金属镀层与各个所述陶瓷围板的所述第二金属镀层相互面对的方式，对置所述第一组件和所述第二组件，并在所述第一金属镀层和所述第二金属镀层之间设置与所述外部电镀电极电连接的内部电镀电极；
通过所述外部电镀电极连接电源，进行电镀，以在所述第一金属镀层和所述第二金属镀层之间形成电镀层使二者连接；
对通过电镀层连接的所述第二组件进行切割，以分割形成多个彼此围板独立且由所述陶瓷基板和所述陶瓷围板构成的支架。
28.根据权利要求27所述的方法，其特征在于，所述方法包括：
在切割所述第二组件之后，继续电镀，以增强所述第一金属镀层和所述第二金属镀层之间的电镀连接。
29.一种封装结构，其特征在于，包括：
支架；
固定于所述支架的半导体芯片；
覆盖并固定于支架表面的透明材料；
所述支架来自于如权利要求1至16所述的支架；或者，所述支架来自于如权利要求17至26所述的制备支架的方法所获得的支架；或者，所述支架来自于如权利要求27至28所述的制备用于半导体器件封装的支架的方法所获得的支架。
30.一种半导体器件，其特征在于，包括如权利要求29所述的封装结构。
31.根据权利要求30所述的半导体器件，其特征在于，所述半导体器件包括紫外发光二极管。
32.一种电子设备，其特征在于，包括如权利要求30或31所述的半导体器件。
CN202010612069.5A 2020-06-29 2020-06-29 一种电子设备、半导体器件、封装结构、支架及其制作方法 Active CN111613710B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010612069.5A CN111613710B (zh) 2020-06-29 2020-06-29 一种电子设备、半导体器件、封装结构、支架及其制作方法
US17/282,001 US11881548B2 (en) 2020-06-29 2020-11-24 Electronic device, semiconductor device, packaging structure, bracket and method of manufacturing the bracket
PCT/CN2020/131218 WO2022000962A1 (zh) 2020-06-29 2020-11-24 一种电子设备、半导体器件、封装结构、支架及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010612069.5A CN111613710B (zh) 2020-06-29 2020-06-29 一种电子设备、半导体器件、封装结构、支架及其制作方法

Publications (2)

Publication Number Publication Date
CN111613710A CN111613710A (zh) 2020-09-01
CN111613710B true CN111613710B (zh) 2021-08-13

Family

ID=72202350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010612069.5A Active CN111613710B (zh) 2020-06-29 2020-06-29 一种电子设备、半导体器件、封装结构、支架及其制作方法

Country Status (3)

Country Link
US (1) US11881548B2 (zh)
CN (1) CN111613710B (zh)
WO (1) WO2022000962A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613710B (zh) * 2020-06-29 2021-08-13 松山湖材料实验室 一种电子设备、半导体器件、封装结构、支架及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202384394U (zh) * 2011-12-29 2012-08-15 高新低碳能源科技股份有限公司 一种提高led光效的散热陶瓷基板
CN103137831A (zh) * 2013-02-21 2013-06-05 深圳市瑞丰光电子股份有限公司 一种led灯及其封装方法
CN106783755A (zh) * 2016-11-11 2017-05-31 东莞市凯昶德电子科技股份有限公司 一种带镀铜围坝的陶瓷封装基板制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2579315B2 (ja) * 1987-06-17 1997-02-05 新光電気工業株式会社 セラミツクパツケ−ジ
CN101556939B (zh) * 2009-05-19 2011-06-29 珠海粤科京华电子陶瓷有限公司 陶瓷封装基座及其制备方法
WO2011150597A1 (zh) * 2010-06-04 2011-12-08 佛山市国星光电股份有限公司 表面贴装型功率led支架制造方法及其产品
CN102751247A (zh) * 2011-04-21 2012-10-24 晶越科技股份有限公司 高致密性低温共烧陶瓷封装结构及其陶瓷材料
CN102769092B (zh) * 2012-07-16 2015-02-18 桂林电子科技大学 基于硅通孔技术的晶圆级大功率led封装结构及其封装方法
US9373762B2 (en) * 2014-06-17 2016-06-21 Panasonic Intellectual Property Management Co., Ltd. Electronic part package
US9595642B2 (en) * 2015-06-29 2017-03-14 Point Engineering Co., Ltd. Chip substrate comprising a plated layer and chip package using the same
CN105826458B (zh) * 2016-04-26 2018-02-16 东莞市凯昶德电子科技股份有限公司 一种带金属围坝的dpc陶瓷基板制备方法
CN105870113A (zh) * 2016-05-26 2016-08-17 郑州中瓷科技有限公司 一种led光源结构及其制备方法
CN106531865B (zh) * 2016-10-24 2019-06-21 东莞市国瓷新材料科技有限公司 一种紫外led封装用的围坝陶瓷基板制备方法
TWI620280B (zh) * 2016-12-14 2018-04-01 Dongguan Kechenda Electronics Technology Co Ltd 帶鍍銅圍壩的陶瓷封裝基板製備方法
CN206379371U (zh) * 2017-01-04 2017-08-04 深圳市华天迈克光电子科技有限公司 Uv芯片封装结构
CN106848043A (zh) * 2017-03-28 2017-06-13 光创空间（深圳）技术有限公司 一种led器件的封装方法及led器件
CN107863436B (zh) * 2017-10-13 2019-11-19 武汉利之达科技股份有限公司 一种含金属腔体的三维陶瓷基板及其制备方法
CN208093589U (zh) * 2018-02-01 2018-11-13 赛创电气（铜陵）有限公司 一种带围坝的陶瓷线路板结构
CN108155283A (zh) * 2018-02-01 2018-06-12 赛创电气（铜陵）有限公司 一种带围坝的陶瓷线路板制备方法及陶瓷线路板结构
CN208738294U (zh) * 2018-08-29 2019-04-12 东莞市国正精密电子科技有限公司 具有聚光功能的led支架
CN209150150U (zh) * 2018-12-13 2019-07-23 佛山市国星光电股份有限公司 Led器件和灯组阵列
CN111613710B (zh) * 2020-06-29 2021-08-13 松山湖材料实验室 一种电子设备、半导体器件、封装结构、支架及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202384394U (zh) * 2011-12-29 2012-08-15 高新低碳能源科技股份有限公司 一种提高led光效的散热陶瓷基板
CN103137831A (zh) * 2013-02-21 2013-06-05 深圳市瑞丰光电子股份有限公司 一种led灯及其封装方法
CN106783755A (zh) * 2016-11-11 2017-05-31 东莞市凯昶德电子科技股份有限公司 一种带镀铜围坝的陶瓷封装基板制备方法

Also Published As

Publication number Publication date
US11881548B2 (en) 2024-01-23
US20220165926A1 (en) 2022-05-26
CN111613710A (zh) 2020-09-01
WO2022000962A1 (zh) 2022-01-06

Similar Documents

Publication Publication Date Title
US6274803B1 (en) Thermoelectric module with improved heat-transfer efficiency and method of manufacturing the same
JP4659421B2 (ja) 発光素子収納用パッケージの製造方法
US10366936B2 (en) Electronic device component with an integral diamond heat spreader
US20170250333A1 (en) Substrate for Optical Device
TW201225222A (en) Carrier substrate for an optoelectronic component, method for its production and optoelectronic component
CN111613710B (zh) 一种电子设备、半导体器件、封装结构、支架及其制作方法
JP7460704B2 (ja) 複合基板および電子装置
CN112151658A (zh) 一种围坝、安装座、发光二极管及其透镜的安装方法
JP4387160B2 (ja) 発光素子収納用パッケージの製造方法
CN117334795B (zh) 一种基于陶瓷围坝的高功率led封装结构的制备及应用
JP2008098296A (ja) 発光装置およびその製造方法
JP7055870B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
CN209913232U (zh) 半导体激光泵浦源封装结构
JP2012084786A (ja) Ｌｅｄパッケージ
JP2012094679A (ja) 基板の製造方法
JP5134108B2 (ja) 半導体素子の放熱体の製造方法
CN110010557B (zh) 基板、利用基板形成封装结构的方法和封装结构
US20150036343A1 (en) Method for producing a lighting device and lighting device
JP3160535U (ja) 光半導体パッケージ
CN114023709B (zh) 一种适用于大功率裸芯片散热的复合式衬底结构
WO2021193607A1 (ja) 電子部品搭載用基板および電子装置
JP7174046B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP7189128B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP7084134B2 (ja) 電子装置
TW202207385A (zh) 封裝基座、封裝基座的製造方法及晶片封裝模組

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant