CN102769092B - 基于硅通孔技术的晶圆级大功率led封装结构及其封装方法 - Google Patents

基于硅通孔技术的晶圆级大功率led封装结构及其封装方法 Download PDF

Info

Publication number
CN102769092B
CN102769092B CN201210245197.6A CN201210245197A CN102769092B CN 102769092 B CN102769092 B CN 102769092B CN 201210245197 A CN201210245197 A CN 201210245197A CN 102769092 B CN102769092 B CN 102769092B
Authority
CN
China
Prior art keywords
silicon
heat
silicon carrier
copper
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210245197.6A
Other languages
English (en)
Other versions
CN102769092A (zh
Inventor
潘开林
朱玮涛
任国涛
黄静
黄鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Original Assignee
Guilin University of Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology filed Critical Guilin University of Electronic Technology
Priority to CN201210245197.6A priority Critical patent/CN102769092B/zh
Publication of CN102769092A publication Critical patent/CN102769092A/zh
Application granted granted Critical
Publication of CN102769092B publication Critical patent/CN102769092B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种基于硅通孔技术的晶圆级大功率LED封装结构及其封装方法，封装结构包括硅载体、LED芯片和散热基板，其特征在于：所述的硅载体设有导电通道和导热通道，导电通道与安置于硅载体上的LED芯片连接，导电通道与设置在硅载体下端的散热基板连接；导热通道作为LED芯片的散热通道与散热基板连接；所述的散热通道与导电通道互不干涉。封装方法包括硅载体的制作方法。本发明降低了封装成本，可实现大批量生产、减少封装体积、节省材料，使电子产品更加小型化；提高电气性能和热可靠性能；提高发光效率，通过通孔及凹槽的工艺制作，可减少光的散射，提高光通量，通过预留出荧光粉涂覆层的位置实现荧光粉配量可控性和操作的方便，提高生产效率。

Description

基于硅通孔技术的晶圆级大功率LED封装结构及其封装方法
技术领域
本发明涉及大功率LED制造工艺，尤其是一种基于硅通孔技术的晶圆级大功率LED封装结构及其封装方法。
背景技术
大功率发光二极管（Light Emitting Diodes, LED）因具有高光效、低能耗、长寿命等优点而被认为是21世纪最有价值的新光源，并将取代传统光源成为第四代照明市场的主导。然而，目前大功率LED逐步取代传统照明光源面临的主要问题有两个：一是LED器件的制造成本远高于传统光源的制造成本；二是LED器件由热引起的光衰等可靠性问题较为严重。美国NIST（National Institute of Standards and Technology，NIST）在创新计划白皮书中提到，3-D TSV（Through Silicon Via, TSV）在封装尺寸、重量、功耗与多功能集成等方面的诸多优势将为半导体技术带来新的发展方向。
基于硅通孔技术（Through Silicon Via, TSV）的晶圆级（Wafer Level Packaging, WLP）LED封装结构是大功率LED封装的发展趋势，由于工艺技术的发展和市场的需求，要求LED产品具有更低成本、更高发光效率及可靠性等特性。WLP技术可实现大批量生产，提高了生产效率、降低了成本，但其热可靠性问题未得到改善；而采用TSV技术并在通孔处填充铜，其优良的散热性能可提升热管理，但其生产成本较高。
公开号为CN201556637U“一种大功率LED封装基板”的专利中公开的一种在LED封装陶瓷基板上使用通孔的技术，其中通孔内壁上的纯铜层实现了芯片的电气互连，但其散热效率并不能满足高功率的需求；公开号为CN1862765A的专利中公开的一种“芯片级硅穿孔散热方法及其结构”，其裸芯片经过硅穿孔后填充金属或导热胶直接散热，改善了散热性能，但未能实现电气互连、且成本较高；公开号为CN201804913U的专利中公开的一种“圆片级LED封装结构”，通过通孔布线实现电气互连，但其散热性能不佳，工艺复杂。
发明内容
本发明的目的是针对目前LED封装成本高和热管理两大难题，为提高LED产品的发光效率、降低封装成本、并改善芯片的散热性能，而提供一种基于硅通孔技术的晶圆级大功率LED封装结构及其封装方法。
本发明的目的是通过下述的技术方案来实现的：
一种基于硅通孔技术的晶圆级大功率LED封装结构，包括硅载体、LED芯片和散热基板，与现有技术不同的是：所述的硅载体设有导电通道和导热通道，导电通道与安置于硅载体上的LED芯片连接，导电通道与设置在硅载体下端的散热基板连接；导热通道作为LED芯片的散热通道与散热基板连接；所述的散热通道与导电通道互不干涉。
所述的硅载体设有贯穿其本体的硅通孔，硅通孔中填充金属柱形成所述的导电通道和导热通道。
所述的硅载体呈凹槽形。
所述的导电通道设置在凹槽形硅载体的两端，导热通道设置在凹槽形硅载体的中部。
所述的金属柱为铜柱。
一种基于硅通孔技术的晶圆级大功率LED封装方法，包括硅载体的制作方法，硅载体的制作方法包括以下步骤：
步骤1：制作硅通孔：于硅片底面穿盲孔；
步骤2：镀制SiO2绝缘层：于硅片穿盲孔面电镀SiO2绝缘层；
步骤3：铜填充：于硅片穿盲孔面点电镀铜，将铜柱填充盲孔，并点光刻胶于用于电气连接端和散热孔道上，蚀刻沟槽；
步骤4：硅载体圆形凹槽加工：于硅片正面涂光刻胶，同时在光刻版上制作出与圆形凹槽相对应的图形，圆形凹槽包括上圆面和下圆面，曝光后采用干法蚀刻，刻蚀面积逐渐由上圆面的面积大小过渡至下圆面的面积大小，再刻蚀中间部分至凹形槽高度，预留出用于电气连接的铜柱，得到散热通道和导电通道；
步骤5：LED芯片焊盘的制作：对在步骤4中预留的电气连接的铜柱处电镀芯片焊盘，得到芯片连接焊盘，完成硅载体的制备。
上述步骤3中，蚀刻沟槽后，再对铜填充进行热处理，去除铜填充中的热应力，并进行化学机械抛光处理镀铜表面。
上述步骤4后，对凹槽表面进行化学机械抛光处理。
本发明具有以下优点：
1. 降低封装成本，相对传统封装形式而言，采用WLP技术可实现大批量生产、减少封装体积、节省材料，使电子产品更加小型化；
2. 提高电气性能和热可靠性能，相对一般封装形式而言，采用TSV技术在通孔中填充铜可提高芯片的散热性能，并利用铜导线实现电气互连，可减小LED的封装体积使其电气互联线路更短，集成度更高；
3. 提高发光效率，通过通孔及圆形凹槽的工艺制作，可减少光的散射，提高光通量，并通过预留出荧光粉涂覆层的位置，实现荧光粉配量可控性和操作的方便，可提高生产效率。
附图说明
图1为实施例中传统结构采用TSV技术的LED封装结构示意图；
图2为实施例中垂直结构采用TSV技术的LED封装结构示意图；
图3为实施例中倒装结构采用TSV技术的LED封装结构示意图；
图4a-图4e为截面图，其示意性地示出了本发明实施例硅载体的制作方法。
图中，1.硅载体 2.荧光粉涂层 3.LED芯片 4.焊盘 5.铜柱 5-1.绝缘层 5-2.芯片连接焊盘 6.散热基板 7.导线 8.盲孔。
具体实施方式
下面结合附图和实施例对本发明内容作进一步的阐述，但不是对本发明的限定。
实施例：
参照图1-图3，一种基于硅通孔技术的晶圆级大功率LED封装结构，包括硅载体1、LED芯片3和散热基板6，硅载体1设有导电通道和导热通道，导电通道与安置于硅载体1上的LED芯片3连接，导电通道与设置在硅载体1下端的散热基板6连接；导热通道作为LED芯片3的散热通道与散热基板6连接；所述的散热通道与导电通道互不干涉。
导热通道与散热基板6设有的可贴装焊接的焊盘4粘结。
散热基板6为氮化铝（AIN）基板。
硅载体1设有贯穿其本体的硅通孔，硅通孔中填充金属柱形成所述的导电通道和导热通道，金属柱为铜柱5。
导电通道通过引线键合将LED芯片3与导电通道上设有的芯片连接焊盘5-2粘接，导电通道通过导线7与散热基板6连接。
硅载体1呈凹槽形，在凹槽中设置荧光粉涂层2。
导电通道设置在凹槽形硅载体1的两端，导热通道设置在凹槽形硅载体1的中部。
一种基于硅通孔技术的晶圆级大功率LED封装方法，该方法将硅载体1的中心部分表面涂银胶，并贴装LED芯片3于其上端，通过引线键合将LED芯片3的正、负极与硅载体1连接，将带有LED芯片3的硅载体1焊接于散热基板6上，并通过散热基板6上的散热焊盘4和芯片连接焊盘5-2贴装于PCB板上，实现了散热和电气互联互不干涉，并具有优良的导热性能。
上述方法中的硅载体1，其制作方法包括以下步骤：
步骤1：硅通孔制作：于硅片底面穿盲孔8，如图4a所示；
步骤2：镀制SiO2绝缘层：于硅片穿盲孔8面电镀SiO2绝缘层5-1，如图4b所示；
步骤3：铜填充：于硅片穿盲孔8面点电镀铜，将铜柱5填充盲孔8，并点光刻胶于用于电气连接端和散热孔道上，蚀刻沟槽，如图4c所示；
步骤4：硅载体圆形凹槽加工：于硅片正面涂光刻胶，同时在光刻版上制作出与圆形凹槽相对应的图形，圆形凹槽包括上圆面和下圆面，曝光后采用干法蚀刻，刻蚀面积逐渐由上圆面的面积大小过渡至下圆面的面积大小，再刻蚀中间部分至凹形槽高度，预留出用于电气连接的铜柱，得到散热通道和导电通道，如图4d所示；
步骤5：芯片焊盘的制作：对在步骤4中预留的电气连接的铜柱处电镀芯片焊盘，得到芯片连接焊盘5-2，完成硅载体1的制备，如图4e所示。
步骤3中，蚀刻沟槽后，再对铜填充进行热处理，去除铜填充中的热应力，并进行化学机械抛光处理镀铜表面。
步骤4后，对凹槽表面进行化学机械抛光处理。

Claims (3)

1.一种基于硅通孔技术的晶圆级大功率LED封装方法，包括硅载体的制作方法，其特征在于：硅载体的制作方法包括以下步骤：
步骤1：制作硅通孔：于硅片底面穿盲孔；
步骤2：镀制SiO2绝缘层：于硅片穿盲孔面电镀SiO2绝缘层；
步骤3：铜填充：于硅片穿盲孔面点电镀铜，将铜柱填充盲孔，并点光刻胶于用于电气连接端和散热孔道上，蚀刻沟槽；
步骤4：硅载体圆形凹槽加工：于硅片正面涂光刻胶，同时在光刻版上制作出与圆形凹槽相对应的图形，圆形凹槽包括上圆面和下圆面，曝光后采用干法蚀刻，刻蚀面积逐渐由上圆面的面积大小过渡至下圆面的面积大小，再刻蚀中间部分至凹形槽高度，预留出用于电气连接的铜柱，得到散热通道和导电通道；
步骤5：芯片焊盘的制作：对在步骤4中预留的电气连接的铜柱处电镀芯片焊盘，得到芯片连接焊盘，完成硅载体的制备。
2.根据权利要求1所述的基于硅通孔技术的晶圆级大功率LED封装方法，其特征在于：步骤3中，蚀刻沟槽后，再对铜填充进行热处理，去除铜填充中的热应力，并进行化学机械抛光处理镀铜表面。
3.根据权利要求1所述的基于硅通孔技术的晶圆级大功率LED封装方法，其特征在于：步骤4后，对凹槽表面进行化学机械抛光处理。
CN201210245197.6A 2012-07-16 2012-07-16 基于硅通孔技术的晶圆级大功率led封装结构及其封装方法 Expired - Fee Related CN102769092B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210245197.6A CN102769092B (zh) 2012-07-16 2012-07-16 基于硅通孔技术的晶圆级大功率led封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210245197.6A CN102769092B (zh) 2012-07-16 2012-07-16 基于硅通孔技术的晶圆级大功率led封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN102769092A CN102769092A (zh) 2012-11-07
CN102769092B true CN102769092B (zh) 2015-02-18

Family

ID=47096405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210245197.6A Expired - Fee Related CN102769092B (zh) 2012-07-16 2012-07-16 基于硅通孔技术的晶圆级大功率led封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN102769092B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140103513A (ko) * 2013-02-18 2014-08-27 삼성전자주식회사 발광소자 패키지
CN105655315A (zh) * 2015-11-04 2016-06-08 上海凯虹电子有限公司 用于无引脚封装结构的引线框架、制作方法及封装结构
CN107731997B (zh) * 2017-08-22 2019-10-08 华灿光电（浙江）有限公司 一种发光二极管的封装支架及其制造方法
CN109671685B (zh) * 2019-01-28 2024-03-19 成都芯锐科技有限公司 散热集成的电路芯片的制作方法
CN109686707B (zh) * 2019-01-28 2024-06-14 苏州锐杰微科技集团有限公司 高散热硅基封装基板的制作方法及高散热封装结构
CN111312884A (zh) * 2020-03-31 2020-06-19 苏州雷霆光电科技有限公司 发光元器件
CN111508913A (zh) * 2020-05-06 2020-08-07 贵州大学 一种基于硅通孔的大功率芯片背面散热方法
CN111613710B (zh) * 2020-06-29 2021-08-13 松山湖材料实验室 一种电子设备、半导体器件、封装结构、支架及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201804913U (zh) * 2010-09-30 2011-04-20 江阴长电先进封装有限公司 圆片级led封装结构
CN202736972U (zh) * 2012-07-16 2013-02-13 桂林电子科技大学 基于硅通孔技术的晶圆级大功率led封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI294694B (en) * 2005-06-14 2008-03-11 Ind Tech Res Inst Led wafer-level chip scale packaging
CN102376845A (zh) * 2010-08-17 2012-03-14 展晶科技(深圳)有限公司 发光二极管的封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201804913U (zh) * 2010-09-30 2011-04-20 江阴长电先进封装有限公司 圆片级led封装结构
CN202736972U (zh) * 2012-07-16 2013-02-13 桂林电子科技大学 基于硅通孔技术的晶圆级大功率led封装结构

Also Published As

Publication number Publication date
CN102769092A (zh) 2012-11-07

Similar Documents

Publication Publication Date Title
CN102769092B (zh) 基于硅通孔技术的晶圆级大功率led封装结构及其封装方法
TWI436458B (zh) 晶圓級封裝結構及其製作方法
CN102629560B (zh) 封装载板及其制作方法
CN101807657B (zh) 发光器件封装和包括其的照明系统
CN106981550B (zh) 一种易封装易散热倒装高压led芯片
TW201101548A (en) LED package structure with a plurality of standby pads for increasing wire-bonding yield and method for manufacturing the same
CN102693972A (zh) 发光二极管封装及其导线架的制作方法
US20140113393A1 (en) Package substrate for optical element and method of manufacturing the same
CN201904369U (zh) 一种基于硅基板的led表面贴片式封装结构
CN101614333A (zh) 高效散热led照明光源及制造方法
CN1396667A (zh) 发光二极管的封装
TWI452742B (zh) 發光二極體封裝結構及其製造方法
CN105932019A (zh) 一种采用cob封装的大功率led结构
CN102769087A (zh) 基于通孔封装技术的发光二极管及其制造工艺
US8358054B2 (en) Light emitting device package
CN208240668U (zh) 一种功率半导体集成式封装用陶瓷模块
CN202736972U (zh) 基于硅通孔技术的晶圆级大功率led封装结构
CN101478024B (zh) Led硅封装单元
CN103824926A (zh) 一种多芯片led封装体的制作方法
US9029898B2 (en) Light emitting diode and illumination device using same
KR101363980B1 (ko) 광 모듈 및 그 제조 방법
CN203707127U (zh) 一种低热阻高光效的cob封装结构
CN202957289U (zh) 光源模块
CN105789389B (zh) Led芯片的模组化封装方法
CN102983123A (zh) 一种具有上下电极led芯片陶瓷基板的led集成模块及其集成封装工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150218

Termination date: 20160716

CF01 Termination of patent right due to non-payment of annual fee