CN111599396A - 一种rram电路及rram行形成的方法 - Google Patents

一种rram电路及rram行形成的方法 Download PDF

Info

Publication number
CN111599396A
CN111599396A CN202010345384.6A CN202010345384A CN111599396A CN 111599396 A CN111599396 A CN 111599396A CN 202010345384 A CN202010345384 A CN 202010345384A CN 111599396 A CN111599396 A CN 111599396A
Authority
CN
China
Prior art keywords
rram
source line
bit line
voltage
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010345384.6A
Other languages
English (en)
Inventor
黄传辉
陈瑞隆
黄天辉
陈建平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Semiconductor Industry Technology Research And Development Co ltd
Original Assignee
Xiamen Semiconductor Industry Technology Research And Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Semiconductor Industry Technology Research And Development Co ltd filed Critical Xiamen Semiconductor Industry Technology Research And Development Co ltd
Priority to CN202010345384.6A priority Critical patent/CN111599396A/zh
Publication of CN111599396A publication Critical patent/CN111599396A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate

Abstract

本发明公开一种RRAM电路及RRAM行形成的方法。RRAM电路包括：多个RRAM单元，其中，每个RRAM单元分别包括连接至位线的第一电极和通过存取晶体管连接至源极线的第二电极；连接电源的组件，包括通过位线连接至RRAM单元的第一电极的位线电源连接组件和通过源极线连接至RRAM单元的第二电极的源线电源连接组件，所述电源组件被配置为向所述多个RRAM单元中的通过存取晶体管连接到同一字线上的两个或更多个RRAM单元同时施加形成电压。

Description

一种RRAM电路及RRAM行形成的方法
技术领域
本发明涉及半导体技术领域，具体涉及一种RRAM电路以及RRAM行形成的方法。
背景技术
阻变存储器(RRAM)是一种利用可控的电阻变化实现数据存储的新型非挥发性存储器。这种存储器具有高速度、低电压、高存储密度、易于集成等优点，是下一代半导体存储器的强有力竞争者。阻变存储器的工作原理是在阻变材料两端施加大小或者极性不同的电压，控制阻变材料的电阻值在高低电阻态之间转换。阻变存储器的工作方式包括单极和双极两种，前者在器件两端施加单一极性的电压，利用外加电压大小不同控制阻变材料的电阻值在高低电阻态之间转换，以实现数据的写入和擦除；而后者是利用施加不同极性的电压控制阻变材料电阻值的转换。习惯上称阻变材料表现出的两个稳定的状态为高阻态和低阻态，由高阻态到低阻态的转变为program或者SET，由低阻态到高阻态的转变为eraze或者RESET。在阻变存储器第一次转变之前，通常需要施加一次较大的电压，使器件从初始状态转变为低阻态，这一过程称为Forming(形成)过程。相对单极阻变存储器，双极的器件一般具有更好的性能和更简易的操作，因此双极阻变存储器更有希望得到最终的应用。
图1示出了RRAM阵列的电路结构图。在对RRAM执行形成操作时，通常是按照次序依次给每个RRAM施加形成信号，例如向字线WL0、位线BL0施加形成信号，RRAM1,1执行形成操作；向字线WL1、位线BL0施加形成信号，RRAM2,1执行形成操作；向字线WL0、位线BL1施加形成信号，RRAM1,2执行形成操作…。按照次序对RRAM阵列中的每个RRAM逐个执行形成操作的方法会消耗很长时间，效率很低。
现有技术中还有一种对RRAM阵列中的RRAM执行形成操作的方法，即同时向数条字线WL施加形成信号。但是，同时开启数条字线来对多个RRAM执行形成操作，RRAM阵列中的字线BL和源线SL会承载较大电流，考虑到RRAM阵列中的RRAM数量级较大，此时的字线BL和源线SL会因承载超过其负载能力的电流而烧坏。另外，同时开启数条字线WL对多个RRAM执行写入操作，会对写入驱动器和解码器的驱动能力带来很大的考验。
发明内容
本发明实施例为了解决以上问题中的至少一个，创造性地提供一种RRAM电路及RRAM行形成的方法。
根据本发明实施例第一方面，提供一种阻变存储器RRAM电路，包括：多个RRAM单元，其中，每个RRAM单元分别包括连接至位线的第一电极和通过存取晶体管连接至源极线的第二电极；连接电源的组件，包括通过位线连接至RRAM单元的第一电极的位线电源连接组件和通过源极线连接至RRAM单元的第二电极的源线电源连接组件，所述连接电源的组件被配置为向所述多个RRAM单元中的通过存取晶体管连接到同一字线上的两个或更多个RRAM单元同时施加形成电压。
优选地，所述阻变存储器RRAM电路还包括：电流限制元件，被配置为限制源线和位线上的电流，其中，所述电流限制元件通过位线连接至位线电源连接组件以及通过源线连接至源线电源连接组件。
优选地，所述电流限制元件包括：多个晶体管器件，所述晶体管器件通过位线连接至位线电源连接组件或通过源线连接至源线电源连接组件。
优选地，所述多个晶体管器件为多个MOS晶体管，并且所述多个MOS晶体管的栅极连接至开关电源，以及其中，所述开关电源被配置为向所述多个MOS晶体管中的两个或更多个MOS晶体管施加开关电压。
优选地，所述电源组件被配置为在写入操作期间向所述多个RRAM单元中两个或更多个RRAM单元同时施加写入电压，以及其中，所述写入电压小于所述形成电压。
优选地，所述阻变存储器RRAM电路还包括：位线解码器，通过位线或源线连接至所述多个MOS晶体管，所述位线解码器被配置为：在所述开关电源向所述多个MOS晶体管中的两个或更多个MOS晶体管施加断开电压时，所述位线解码器向与所述多个RRAM单元中的位线施加形成或写入信号。
根据本发明实施例第二方面，提供一种对RRAM电路执行形成操作的方法，包括：激活连接至RRAM阵列内的RRAM单元行的一个字线；连接电源的组件向多个RRAM单元中的两个或更多个RRAM单元同时施加形成电压，其中，所述连接电源的组件包括通过位线连接至RRAM单元的第一电极的位线电源连接组件和通过源极线连接至RRAM单元的第二电极的源线电源连接组件，其中，所述多个RRAM单元中的每个RRAM单元分别包括连接至位线的第一电极和通过存取晶体管连接至源极线的第二电极。
优选地，所述对RRAM电路执行形成操作的方法还包括：开关电源向多个MOS晶体管中的两个或更多个MOS晶体管施加开关电压，其中，所述多个晶体管通过位线连接至位线电源连接组件以及通过源线连接至源线电源连接组件，并且所述多个MOS晶体管的栅极连接至开关电源。
与现有技术相比，本发明方案解决了因对RRAM阵列中的RRAM逐个执行形成操作而导致形成操作时间过长的问题，也可以避免多个RRAM同时执行形成操作时，位线BL和源线SL因承载过多电流而烧断。
附图说明
通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1示出了RRAM阵列的电路结构图；
图2示出了RRAM阵列中的RRAM单元结构示意图；
图3示出了本发明实施例提供的另一种阻变存储器RRAM电路图；
图4示出了向本发明实施例提供的一种阻变存储器RRAM电路上施加的一组电压信号；
图5示出了向本发明实施例提供的另一种阻变存储器RRAM电路上施加的一组电压信号。
具体实施方式
为使本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而非全部实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
目前，阻变存储器例如包括以非线性选通器件和阻变元件为基础存储单元构成的阻变存储器阵列。图1示出了一种阻变存储器阵列。图2示出了图1阻变存储器阵列中的阻变存储器RRAM单元结构示意图。参照图2，每一个RRAM单元包括一个阻变元件和一个存取晶体管。存取晶体管的栅极与字线WL连接，存取晶体管的源极与源线SL连接，存取晶体管的漏极串联阻变元件后连接至位线BL。字线WL的作用是对存取晶体管施加电压，以将存取晶体管的沟道打开或关闭，从而控制存取晶体管的导通或截止。在存取晶体管导通后，例如，可以通过在源线SL和位线BL向阻变元件施加电压，以设置该阻变元件的阻态。阻变元件从初始状态转变为低阻态，这一过程称为Forming(形成)过程，由低阻态到高阻态的转变为eraze或者RESET，由高阻态到低阻态的转变为program或者SET。
图3示出了本发明实施例提供的一种阻变存储器RRAM电路图。
参照图3，本发明实施例提供的RRAM电路包括多个RRAM单元：RRAM1,1至RRAM2,4。这里需要说明的是，图3列举出的RRAM个数是示意性的，并不构成限定技术特征，RRAM单元的个数在此不做限制。每个RRAM单元通过存取晶体管的源极连接至源线SL，每个RRAM单元的阻变元件的一个电极连接至位线BL。图3中的源线包括SL0至SL3，位线包括BL0至BL4。这里需要说明的是，图3列举出的源线和位线的个数是示意性的，并不构成限定技术特征，源线和位线的个数在此不做限制。每个RRAM单元连接至源线的电极为RRAM单元的第二电极，连接至位线的电极为RRAM单元的第一电极。连接每个RRAM单元的第一电极的位线连接至位线电源连接组件线VBL，连接每个RRAM单元的第二电极的源线连接至源线电源连接组件线VSL。本实施例还包括连接电源的组件(图3未示出)，包括通过位线电源连接组件线VBL向RRAM单元的第一电极提供电压或电流的位线电源连接组件和通过源线电源连接组件线VSL向RRAM单元的第二电极提供电压或电流的源线电源连接组件。
图3中，RRAM1,1、RRAM1,2、RRAM1,3、RRAM1,4的存取晶体管1连接至同一条字线WL0，通过向字线WL0施加电压，可以使得连接至同一条字线WL0上的所有存取晶体管1处于导通或截止状态。本实施例中的连接电源的组件被配置为向连接至同一条字线上的两个或更多个RRAM单元同时施加电压或电流，以使RRAM单元中的阻变元件完成形成、SET、RESET操作。
作为一个实施例，参照图4，本实施例的位线电源连接组件提供图4所示的电压信号，其中Vf为RRAM单元的形成电压。字线上施加的电压信号为脉冲信号，当字线上施加的电压值为VWL时，存取晶体管导通。当源线电压等于零，位线电压等于Vf，字线上电压为VWL时，RRAM单元执行形成操作；当源线电压等于零，位线电压等于Vset(Vset为RRAM单元的SET电压)，字线上的电压为VWL时，RRAM单元执行RESET操作；当源线电压等于Vreset(Vreset为RRAM单元的RESET电压)，位线电压等于零，字线上的电压为VWL时，RRAM单元执行SET操作。
作为另一个实施例，参考图3，RRAM阵列中的RRAM单元以行(即连接至同一条字线上的RRAM单元)为单位，按照次序逐行执行形成操作。具体地，首先向字线WL0上施加信号，使得连接至字线WL0上的多个RRAM单元(RRAM1,1、RRAM1,2、RRAM1,3、RRAM1,4)的存取晶体管同时处于导通状态，电源组件施加形成信号，此时RRAM1,1、RRAM1,2、RRAM1,3、RRAM1,4同时执行形成操作；其次，关闭字线WL0，转为向字线WL1上施加信号，使得连接至字线WL1上的多个RRAM单元(RRAM2,1、RRAM2,2、RRAM2,3、RRAM2,4)的存取晶体管同时处于导通状态，电源组件施加形成信号，此时R RRAM2,1、RRAM2,2、RRAM2,3、RRAM2,4同时执行形成操作；依次类推。通过以行为单位，依次逐行对RRAM阵列中的RRAM单元执行形成操作的方案，即可以解决因对RRAM阵列中的RRAM逐个执行形成操作而导致形成操作时间过长的问题，也可以避免因同时开启多条字线WL，导致位线BL和源线SL上因承载过多电流而烧断的问题。
在一些实施例中，本发明实施例中的电源组件被配置为在写入(SET)操作期间向多个RRAM单元中两个或更多个RRAM单元同时施加写入电压，这里的写入电压小于形成电压。
以上各个本发明实施例，即可以缩短RRAM阵列中对多个RRAM单元执行形成操作的时间，也可以减小对多个RRAM单元执行形成操作时源线和位线上承载的电流，防止其因电流过大而烧断。
作为另一实施例，回到图3，其中2为电流限制元件。电流限制元件2被配置为限制源线SL和位线BL上的电流，其中，电流限制元件2通过位线BL连接至位线电源连接组件以及通过源线SL连接至源线电源连接组件。在一些实施例中，电流限制元件2可以被配置为在形成操作期间限制位线BL以及源线SL上的电流，而不限制在读取操作或写入操作期间位线BL以及源线SL上的电流。通过使用电流限制元件2来限制在形成操作期间位线以及源线上的电流，可以同时将形成信号施加到位线BL以及源线SL上，同时消耗相对较低的总电流。这允许快速和准确地执行形成操作。
在一些实施例中，电流限制元件2包括晶体管器件。由于晶体管器件的沟道两端(即，在源极端和漏极端之间)的电导随栅极偏置的不同值而不同，晶体管器件能够作为可变电阻器，其阻值由栅极偏置电压控制。
在一些实施例中，晶体管器件为MOS晶体管，并且多个MOS晶体管的栅极连接至开关电源，以及其中，开关电源被配置为向多个MOS晶体管中的两个或更多个MOS晶体管施加开关电压。图5示出了向本发明实施例提供的另一种阻变存储器RRAM电路上施加的一组电压信号。开关电源EQ在RRAM单元执行形成和SET操作时分别向MOS晶体管施加不同的电压值以限制RRAM阵列在执行形成和SET操作期间位线BL和源线SL上的电流。参照图5，当源线电压等于零，位线电压等于Vf，字线上电压为VWL，开关电源EQ施加的电压为Vf时，RRAM单元执行形成操作；当源线电压等于零，位线电压等于Vset(Vset为RRAM单元的SET电压)，字线上的电压为VWL，开关电源EQ施加的电压为Vset(此时MOS晶体管导通)时，RRAM单元执行RESET操作；当源线电压等于Vreset(Vreset为RRAM单元的RESET电压)，位线电压等于零，字线上的电压为VWL，开关电源EQ施加的电压为Vset(此时MOS晶体管导通)时，RRAM单元执行SET操作。
本发明提供的再一实施例阻变存储器RRAM电路中，还包括位线解码器，该位线解码器通过位线或源线连接至多个MOS晶体管，所述位线解码器被配置为：在开关电源向多个MOS晶体管中的两个或更多个MOS晶体管施加断开电压时，位线解码器向与多个RRAM单元中的位线施加形成或写入信号。这里的位线解码器位于电流限制元件与RRAM单元之间，用于当作为电流限制元件的MOS晶体管处于截止状态时，逐个(以位线为单位)向RRAM阵列中的RRAM单元施加形成或SET或RESET信号。
本发明又一实施例提供一种对RRAM电路执行形成操作的方法，包括：激活连接至RRAM阵列内的RRAM单元行的一个字线；连接电源的组件向多个RRAM单元中的两个或更多个RRAM单元同时施加形成电压，其中，所述连接电源的组件包括通过位线连接至RRAM单元的第一电极的位线电源连接组件和通过源极线连接至RRAM单元的第二电极的源线电源连接组件，其中，所述多个RRAM单元中的每个RRAM单元分别包括连接至位线的第一电极和通过存取晶体管连接至源极线的第二电极。
进一步的，所述方法还包括：开关电源向多个MOS晶体管中的两个或更多个MOS晶体管施加开关电压，其中，所述多个晶体管通过位线连接至位线电源连接组件以及通过源线连接至源线电源连接组件，并且所述多个MOS晶体管的栅极连接至开关电源。
这里需要指出的是：以上对针对对RRAM电路执行形成操作的方法实施例的描述，与前述图3所示的阻变存储器RRAM电路实施例的描述是类似的，具有同前述图3所示的阻变存储器RRAM电路实施例相似的有益效果，因此不做赘述。
前述描述旨在使得任何本领域的技术人员能够实现和使用本公开内容，并且在特定应用及其要求的上下文中提供。此外，仅出于例证和描述的目的，给出本公开的实施例的前述描述。它们并非旨在为详尽的或将本公开限制于所公开的形式。因此，许多修改和变型对于本领域熟练的从业者将显而易见，并且本文所定义的一般性原理可在不脱离本公开的实质和范围的前提下应用于其他实施例和应用。此外，前述实施例的论述并非旨在限制本公开。因此，本公开并非旨在限于所示出的实施例，而是将被赋予与本文所公开的原理和特征一致的最宽范围。

Claims (8)

1.一种阻变存储器RRAM电路，其特征在于，包括：
多个RRAM单元，其中，每个RRAM单元分别包括连接至位线的第一电极和通过存取晶体管连接至源极线的第二电极；
连接电源的组件，包括通过位线连接至RRAM单元的第一电极的位线电源连接组件和通过源极线连接至RRAM单元的第二电极的源线电源连接组件，所述连接电源的组件被配置为向所述多个RRAM单元中的通过存取晶体管连接到同一字线上的两个或更多个RRAM单元同时施加形成电压。
2.根据权利要求1所述的RRAM电路，还包括：
电流限制元件，被配置为限制源线和位线上的电流，其中，所述电流限制元件通过位线连接至位线电源连接组件以及通过源线连接至源线电源连接组件。
3.根据权利要求2所述的RRAM电路，其中，所述电流限制元件包括：多个晶体管器件，所述晶体管器件通过位线连接至位线电源连接组件或通过源线连接至源线电源连接组件。
4.根据权利要去4所述的RRAM电路，其中，所述多个晶体管器件为多个MOS晶体管，并且所述多个MOS晶体管的栅极连接至开关电源，以及其中，所述开关电源被配置为向所述多个MOS晶体管中的两个或更多个MOS晶体管施加开关电压。
5.根据权利要求1所述的RRAM电路，其中，所述电源组件被配置为在写入操作期间向所述多个RRAM单元中两个或更多个RRAM单元同时施加写入电压，以及其中，所述写入电压小于所述形成电压。
6.根据权利要求4所述的RRAM电路，其中，还包括：
位线解码器，通过位线或源线连接至所述多个MOS晶体管，所述位线解码器被配置为：在所述开关电源向所述多个MOS晶体管中的两个或更多个MOS晶体管施加断开电压时，所述位线解码器向与所述多个RRAM单元中的位线施加形成或写入信号。
7.一种对RRAM电路执行形成操作的方法，其中，包括：
激活连接至RRAM阵列内的RRAM单元行的一个字线；
通过连接电源的组件向多个RRAM单元中的两个或更多个RRAM单元同时施加形成电压，其中，所述电源组件包括通过位线连接至RRAM单元的第一电极的位线电源连接组件和通过源极线连接至RRAM单元的第二电极的源线电源连接组件，其中，所述多个RRAM单元中的每个RRAM单元分别包括连接至位线的第一电极和通过存取晶体管连接至源极线的第二电极。
8.根据权利要求7所述的方法，还包括：
开关电源向多个MOS晶体管中的两个或更多个MOS晶体管施加开关电压，其中，所述多个晶体管通过位线连接至位线电源连接组件以及通过源线连接至源线电源连接组件，并且所述多个MOS晶体管的栅极连接至开关电源。
CN202010345384.6A 2020-04-27 2020-04-27 一种rram电路及rram行形成的方法 Pending CN111599396A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010345384.6A CN111599396A (zh) 2020-04-27 2020-04-27 一种rram电路及rram行形成的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010345384.6A CN111599396A (zh) 2020-04-27 2020-04-27 一种rram电路及rram行形成的方法

Publications (1)

Publication Number Publication Date
CN111599396A true CN111599396A (zh) 2020-08-28

Family

ID=72186777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010345384.6A Pending CN111599396A (zh) 2020-04-27 2020-04-27 一种rram电路及rram行形成的方法

Country Status (1)

Country Link
CN (1) CN111599396A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110007552A1 (en) * 2009-07-13 2011-01-13 Seagate Technology Llc Active Protection Device for Resistive Random Access Memory (RRAM) Formation
US20120257444A1 (en) * 2011-04-06 2012-10-11 Hynix Semiconductor Inc. Write driver circuit for mram, mram and layout structure thereof
CN104335284A (zh) * 2012-05-25 2015-02-04 科洛斯巴股份有限公司 高操作速度的电阻型随机存取存储器
US20160196875A1 (en) * 2013-09-24 2016-07-07 Taiwan Semiconductor Manufacturing Company Limited Device and method for forming resistive random access memory cell
US20160379710A1 (en) * 2013-12-06 2016-12-29 Rambus Inc. 2t-1r architecture for resistive ram
CN107045883A (zh) * 2015-11-16 2017-08-15 台湾积体电路制造股份有限公司 Rram电路以及rram行形成的方法
CN107305783A (zh) * 2016-04-22 2017-10-31 旺宏电子股份有限公司 针对双极性操作的存储器装置及方法
CN108735262A (zh) * 2017-04-19 2018-11-02 华邦电子股份有限公司 可变电阻式随机存取存储器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110007552A1 (en) * 2009-07-13 2011-01-13 Seagate Technology Llc Active Protection Device for Resistive Random Access Memory (RRAM) Formation
US20120257444A1 (en) * 2011-04-06 2012-10-11 Hynix Semiconductor Inc. Write driver circuit for mram, mram and layout structure thereof
CN104335284A (zh) * 2012-05-25 2015-02-04 科洛斯巴股份有限公司 高操作速度的电阻型随机存取存储器
US20160196875A1 (en) * 2013-09-24 2016-07-07 Taiwan Semiconductor Manufacturing Company Limited Device and method for forming resistive random access memory cell
US20160379710A1 (en) * 2013-12-06 2016-12-29 Rambus Inc. 2t-1r architecture for resistive ram
CN107045883A (zh) * 2015-11-16 2017-08-15 台湾积体电路制造股份有限公司 Rram电路以及rram行形成的方法
CN107305783A (zh) * 2016-04-22 2017-10-31 旺宏电子股份有限公司 针对双极性操作的存储器装置及方法
CN108735262A (zh) * 2017-04-19 2018-11-02 华邦电子股份有限公司 可变电阻式随机存取存储器

Similar Documents

Publication Publication Date Title
EP1486985B1 (en) Nonvolatile semiconductor memory device and control method thereof
US7298640B2 (en) 1T1R resistive memory array with chained structure
JP4594878B2 (ja) 可変抵抗素子の抵抗制御方法及び不揮発性半導体記憶装置
US7016222B2 (en) Nonvolatile semiconductor memory device
US6888773B2 (en) Semiconductor memory device and erase method for memory array
JP4619004B2 (ja) プログラマブル導電ランダムアクセスメモリ及びその検知方法
JP6260832B2 (ja) 不揮発性半導体記憶装置
CN103339680B (zh) 非易失性半导体存储装置
JP6256718B2 (ja) 不揮発性半導体記憶装置
JP5948667B2 (ja) 不揮発性半導体記憶装置
US10546623B2 (en) Resistive memory device having memory cell array and system including the same
JPWO2007074504A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP4189269B2 (ja) 不揮発性半導体記憶装置、その書き込み・リセット方法、及び、その読み出し方法
US20220262435A1 (en) Storage and Computing Unit and Chip
US10192616B2 (en) Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects
US20150117087A1 (en) Self-terminating write for a memory cell
US9472272B2 (en) Resistive switching memory with cell access by analog signal controlled transmission gate
JP5988061B2 (ja) 不揮発性半導体記憶装置
CN111599396A (zh) 一种rram电路及rram行形成的方法
US9530495B1 (en) Resistive switching memory having a resistor, diode, and switch memory cell
Sato et al. Novel circuitry configuration with paired-cell erase operation for high-density 90-nm embedded resistive random access memory
TW201624485A (zh) 電阻式隨機存取記憶體
CN116997188A (zh) 一种存储阵列
CN116997187A (zh) Cmos半导体存储阵列及存内计算电路
JP2021170425A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination