CN116997187A - Cmos半导体存储阵列及存内计算电路 - Google Patents

Cmos半导体存储阵列及存内计算电路 Download PDF

Info

Publication number
CN116997187A
CN116997187A CN202310735553.0A CN202310735553A CN116997187A CN 116997187 A CN116997187 A CN 116997187A CN 202310735553 A CN202310735553 A CN 202310735553A CN 116997187 A CN116997187 A CN 116997187A
Authority
CN
China
Prior art keywords
field effect
effect transistor
channel field
memory
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310735553.0A
Other languages
English (en)
Inventor
王宗巍
杨宇航
蔡一茂
黄如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202310735553.0A priority Critical patent/CN116997187A/zh
Publication of CN116997187A publication Critical patent/CN116997187A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

本发明提供一种CMOS半导体存储阵列，包括呈矩阵阵列分布的存储单元，存储单元包括存储器以及串联连接的一个P沟道场效应晶体管和一个N沟道场效应晶体管；其中，P沟道场效应晶体管的源极与N沟道场效应晶体管的漏极连接；P沟道场效应晶体管的漏极与N沟道场效应晶体管的源极连接；存储器的一端与P沟道场效应晶体管的漏极连接。利用上述发明能够提高存储阵列的密度，降低对场效应晶体管的驱动能力的要求。

Description

CMOS半导体存储阵列及存内计算电路
技术领域
本发明涉及阻变存储器(RRAM)和CMOS混合集成电路技术领域，具体涉及一种使用CMOS的RRAM存储单元及其存储阵列电路。
背景技术
随着人工智能与深度学习技术的不断发展，人工神经网络在自然语言处理、图像识别、自动驾驶、图神经网络等领域得到了广泛的应用。然而，逐渐增大的网络规模导致数据在内存与传统计算设备如CPU与GPU间的搬运消耗了大量的能量，这被称为冯诺依曼瓶颈。在人工神经网络算法中占据最主要部分的计算为向量矩阵乘法计算(Vector MatrixMultiplication)。基于非挥发性存储器(Non-volatile Memory，或非易失存储器)的存内计算(Compute-In-Memory)，把权重存储在非挥发性存储器单元中，并在阵列中进行模拟向量矩阵乘法计算，避免了数据在内存与计算单元间的频繁搬运，被认为是一种有希望解决冯诺依曼瓶颈的途径。
目前，非挥发性存储器器件如RRAM、PCRAM、MRAM、FeRAM、FeFET等在权值写入后，把权值存储在器件的电导值上。器件组织成阵列的形式，从一端输入电压作为向量矩阵乘法的输入，阵列中通过欧姆定律与基尔霍夫定律计算，在阵列的另一端得到的电流为向量矩阵乘法的求和结果，且求和结果通常使用模数转换器(ADC)读出。
在上述多种新型非易失存储器中，二端非易失存储器因为其更高的理论密度与简单结构带来的工艺成本降低受到广泛地关注和研究。在实际应用中，二端存储器需要形成存储阵列来实现高密度结构与高速读写。目前已有的方法主要是通过组成1晶体管-1存储器(1T1R)阵列，主流方法中的晶体管通常采用N型。但是在实际使用中，一方面由于先进节点下电源Vdd较低，晶体管能够施加的最大栅压有限，另一方面N型晶体管在带有源极电阻时，非零的源端电压将进一步降低晶体管的栅源电压，因此在先进节点下的二端存储器操作过程中存在驱动电流不足的问题，从而限制了器件尺寸的进一步缩小，限制存储阵列密度的提升。
发明内容
鉴于上述问题，本发明的目的是提供一种CMOS半导体存储阵列及存内计算电路，以解决现有存储电路存在的电压受限，导致驱动电流不足，限制器件的小型化发展及存储阵列密度提升等问题。
本发明提供的CMOS半导体存储阵列，包括呈矩阵阵列分布的存储单元，存储单元包括存储器以及串联连接的一个P沟道场效应晶体管和一个N沟道场效应晶体管；其中，P沟道场效应晶体管的源极与N沟道场效应晶体管的漏极连接；P沟道场效应晶体管的漏极与N沟道场效应晶体管的源极连接；存储器的一端与P沟道场效应晶体管的漏极连接。
此外，可选的技术方案是，N沟道场效应晶体管的栅极与P沟道场效应晶体管的栅极分别与不同的字线连接；P沟道场效应晶体管的源极与源线连接，存储器的另一端与位线连接。
此外，可选的技术方案是，源线与正电压VDD连接，P沟道场效应晶体管的饱和电流为：
其中，Vsg＝Vs<VDD，和Vtp表示P沟道场效应晶体管的固有参数，Vsg表示P沟道场效应晶体管的源栅电压，Vs表示P沟道场效应晶体管的源极电压。
此外，可选的技术方案是，包括M×N个存储单元，其中M表示行数，N表示列数，字线包括与N沟道场效应晶体管的栅极连接的字线N，以及与P沟道场效应晶体管的栅极连接的字线P；其中，位于同一列中的存储单元的字线N、字线P共用，位于同一行中的存储单元的位线、源线共用。
此外，可选的技术方案是，包括保存模式、写1模式、写0模式和读模式；其中，在保存模式下，各存储单元不工作并保存自身原有数据；在写1模式和写0模式下，指定的存储单元分别处于表示1和0的状态，且指定的存储单元的电压小于预设电压VDD；在读模式下，存储单元的源线接读电压，使得读电流通过存储单元到达位线，并从位线上读取存储单元的对应状态。
此外，可选的技术方案是，在保存模式下，所有字线N、位线和源线均接GND，字线P接预设电压VDD；P沟道场效应晶体管和N沟道场效应晶体管均处于关断状态。
此外，可选的技术方案是，在写1模式下，字线N接预设电压VDD，字线P接GND；在选通目标存储单元后，目标存储单元的源线接预设写1电压，其余线保持保存模式下的状态，目标存储单元的电流由源线流经存储器至位线，目标存储单元被写至状态1。
此外，可选的技术方案是，在写0模式下，字线N接预设电压VDD，字线P和源线和接GND；在选通目标存储单元后，目标存储单元的位线接预设写0电压，其余线保持保存模式下的状态，目标存储单元的电流由位线流经存储器至源线，目标存储单元被写至状态0。
此外，可选的技术方案是，在读模式下，字线N接预设电压VDD；在选通目标存储单元后，源线接读电压，其余线保持保存模式下的状态，读电流由源线流经过存储器后至位线，并从位线上读取存储单元的对应状态。
另一方面，本发明还提供一种存内计算电路，包括上述CMOS半导体存储阵列。
利用上述CMOS半导体存储阵列及存内计算电路，存储单元包括存储器以及串联连接的一个P沟道场效应晶体管和一个N沟道场效应晶体管；其中，P沟道场效应晶体管的源极与N沟道场效应晶体管的漏极连接；P沟道场效应晶体管的漏极与N沟道场效应晶体管的源极连接，引入PMOS形成CMOS传输门结构，从而显著降低操作电压，缓解传统存储结构中驱动能力不足的问题，有利于提高存储阵列密度，实现器件的小型化发展。
为了实现上述以及相关目的，本发明的一个或多个方面包括后面将详细说明的特征。下面的说明以及附图详细说明了本发明的某些示例性方面。然而，这些方面指示的仅仅是可使用本发明的原理的各种方式中的一些方式。此外，本发明旨在包括所有这些方面以及它们的等同物。
附图说明
通过参考以下结合附图的说明，并且随着对本发明的更全面理解，本发明的其它目的及结果将更加明白及易于理解。在附图中：
图1为本发明实施例的CMOS半导体存储阵列的存储单元的结构示意图；
图2为本发明实施例的CMOS半导体存储阵列的矩阵阵列的结构示意图；
图3为本发明实施例的CMOS半导体存储阵列的操作电压示意图。
具体实施方式
在下面的描述中，出于说明的目的，为了提供对一个或多个实施例的全面理解，阐述了许多具体细节。然而，很明显，也可以在没有这些具体细节的情况下实现这些实施例。在其它例子中，为了便于描述一个或多个实施例，公知的结构和设备以方框图的形式示出。
在目前的N型晶体管存储阵列所存在的晶体管能够施加的最大栅压有限，以及N型晶体管在带有源极电阻时，非零的源端电压将进一步降低晶体管的栅源电压，因此在先进节点下的二端存储器操作过程中存在驱动电流不足的问题。为解决上述问题，本发明提供一种CMOS半导体存储阵列及存内计算电路，存储单元包括存储器以及串联连接的一个P沟道场效应晶体管和一个N沟道场效应晶体管；其中，P沟道场效应晶体管的源极与N沟道场效应晶体管的漏极连接；P沟道场效应晶体管的漏极与N沟道场效应晶体管的源极连接，引入PMOS形成CMOS传输门结构，从而显著降低操作电压，缓解传统存储结构中驱动能力不足的问题，有利于进一步提高存储阵列密度，实现器件的小型化发展。
在本发明的以下描述中，把连接晶体管栅极的线称为字线(Word Line，WL)，连接晶体管源极的线称为源线(Source Line，SL)，连接器件一端的线称为位线(Bit Line，BL)。
为详细描述本发明内的CMOS半导体存储阵列，以下将结合附图对本发明的具体实施例进行详细描述。
图1和图2分别示出了根据本发明实施例的CMOS半导体存储阵列的存储单元的示意结构以及矩阵阵列结构。
如图1和图2共同所示，本发明实施例的CMOS半导体存储阵列，包括呈矩阵阵列分布的若干个存储单元，每个存储单元进一步包括存储器以及串联连接的一个P沟道场效应晶体管(简称PMOS)和一个N沟道场效应晶体管(简称NMOS)；其中，P沟道场效应晶体管的源极与N沟道场效应晶体管的漏极连接；P沟道场效应晶体管的漏极与N沟道场效应晶体管的源极连接；存储器的一端与P沟道场效应晶体管的漏极连接。
具体地，在图1所述的结构中，N沟道场效应晶体管的栅极与P沟道场效应晶体管的栅极分别与不同的字线连接，字线包括与N沟道场效应晶体管的栅极连接的字线N，以及与P沟道场效应晶体管的栅极连接的字线P；P沟道场效应晶体管的源极与源线连接，存储器的另一端与位线连接。可知，在该存储单元中，一个CMOS传输门串联一个RRAM构成一个带有选通功能的存储单元。通过WL0与WL1上的信号能够控制晶体管的导通，SL与BL上施加对应的操作电压即可操作或读取单元中的存储器。
其中，作为选通器件的PMOS，在源线与正电压VDD连接，P沟道场效应晶体管的饱和电流为：
其中，Vsg＝Vs<VDD，和Vtp表示P沟道场效应晶体管的固有参数，Vsg表示P沟道场效应晶体管的源栅电压，Vs表示P沟道场效应晶体管的源极电压。
可知，在上述PMOS传输正电压时，由于其Vsg不受另一端电压的影响，使得PMOS的栅源电压降能够到达电压VDD，而对于NMOS则最高仅有VDD-I*R，其中I*R典型值为0.7V。在此情况下PMOS器件的饱和电流将显著大于同尺寸的NMOS器件。换句话说，如果要求相同的电流驱动能力，则PMOS需要的栅宽W更小，从而更有利于提升存储阵列的密度。
图2示出了由图1存储单元形成的一种典型的存储阵列结构，其中同行共用SL、BL，同列共用WLP(字线P)、WLN(字线N)。图中示出了其中两行两列的具体连接关系；其中，在应用过程中具体的存储阵列结构，也可包括M×N个存储单元，其中M表示行数，N表示列数，其中，位于同一行中的存储单元的字线SL0共用，SL1共用；位于同一列中的存储单元的字线P共用，字线N共用。
在本发明的一个具体实施方式中，存储阵列存在四种工作模式，分别为保存模式、写1模式、写0模式和读模式；其中，在保存模式下，各存储单元不工作并保存自身原有数据；在写1模式和写0模式下，指定的存储单元分别处于表示1和0的状态，且指定的存储单元的电压小于预设电压VDD；在读模式下，存储单元的源线接读电压，使得读电流通过存储单元到达位线，并从位线上读取存储单元的对应状态。
具体地，在保存模式下，所有字线N、位线和源线均接GND，字线P接预设电压VDD；P沟道场效应晶体管和N沟道场效应晶体管均处于关断状态；在写1模式下，字线N接预设电压VDD，字线P接GND；在选通目标存储单元后，目标存储单元的源线接预设写1电压，其余线保持保存模式下的状态，目标存储单元的电流由源线流经存储器至位线，目标存储单元被写至状态1；在写0模式下，字线N接预设电压VDD，字线P和源线和接GND；在选通目标存储单元后，目标存储单元的位线接预设写0电压，其余线保持保存模式下的状态，目标存储单元的电流由位线流经存储器至源线，目标存储单元被写至状态0；在读模式下，字线N接预设电压VDD；在选通目标存储单元后，源线接读电压，其余线保持保存模式下的状态，读电流由源线流经过存储器后至位线，并从位线上读取存储单元的对应状态。
作为具体示例，图3示出了根据本发明实施例的存储阵列的操作电压示意结构。
结合图1至图3共同所示，存储阵列存在四种工作模式，分别为保存模式、写1模式、写0模式和读模式；假设当SL加正电压时存储器写1，而BL加正电压时存储器写0，以下使用VDD与GND分别代指电路中的高电平与地。具体地，假设当前操作的目标器件为图2中右下角(1，1)存储单元进行如图3所示的操作流程，首先阵列处于不工作的状态，所有单元保存数据，随后对于指定单元相继执行写1，读，写0的操作。
具体地，在非工作状态下，所有WLN、BL、SL均接GND，所有WLP接VDD，此时所有晶体管处于关断状态，阵列不工作；
写1模式：WLN1接VDD，WLP1接GND，SL1接写1电压，其余线的接法与非工作状态一致，此时(1，1)单元对应的晶体管导通，将有电流由SL1流经存储器到BL1，器件被写到1。
读模式：WLN1接VDD，WLP1接GND，SL1接读电压，其余线的接法与非工作状态一致，此时(1，1)单元对应的晶体管导通，读电流由SL1流经存储器到BL1，从BL1上可读到器件对应的电流。
写0模式：WLN1接VDD，WLP1接GND，BL1接写0电压，其余线的接法与非工作状态一致，此时(1，1)单元对应的晶体管导通，将有电流由BL1流经存储器到SL，器件被写到0。
需要说明的是，本发明以上仅解释了阵列中一次操作单个存储单元的方法，每次只选通一行一列，而该技术领域具有通常知识者应了解，该操作方法可以很容易拓展到多行多列的选通上，从而能够并行的对多行多列的单元进行读写操作，从而增加阵列的数据吞吐量。
与上述CMOS半导体存储阵列相对应，本发明还提供一种存内计算电路，包括如上所述的CMOS半导体存储阵列，具体的存内计算电路的实施例，可参考CMOS半导体存储阵列实施例中的描述，此处不再进行一一赘述。
根据上述本发明的CMOS半导体存储阵列及存内计算电路，存储单元包括存储器以及串联连接的一个P沟道场效应晶体管和一个N沟道场效应晶体管；其中，P沟道场效应晶体管的源极与N沟道场效应晶体管的漏极连接；P沟道场效应晶体管的漏极与N沟道场效应晶体管的源极连接，引入PMOS形成CMOS传输门结构，从而显著降低操作电压，缓解传统存储结构中驱动能力不足的问题，有利于进一步提高存储阵列密度，实现器件的小型化发展。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种CMOS半导体存储阵列，其特征在于，包括呈矩阵阵列分布的存储单元，所述存储单元包括存储器以及串联连接的一个P沟道场效应晶体管和一个N沟道场效应晶体管；其中，
所述P沟道场效应晶体管的源极与所述N沟道场效应晶体管的漏极连接；
所述P沟道场效应晶体管的漏极与所述N沟道场效应晶体管的源极连接；
所述存储器的一端与所述P沟道场效应晶体管的漏极连接。
2.如权利要求1所述的CMOS半导体存储阵列，其特征在于，
所述N沟道场效应晶体管的栅极与所述P沟道场效应晶体管的栅极分别与不同的字线连接；
所述P沟道场效应晶体管的源极与源线连接，所述存储器的另一端与位线连接。
3.如权利要求2所述的CMOS半导体存储阵列，其特征在于，
所述源线与正电压VDD连接，所述P沟道场效应晶体管的饱和电流为：
其中，Vsg＝Vs<VDD，和Vtp表示所述P沟道场效应晶体管的固有参数，Vsg表示所述P沟道场效应晶体管的源栅电压，Vs表示所述P沟道场效应晶体管的源极电压。
4.如权利要求2所示的CMOS半导体存储阵列，其特征在于，包括M×N个所述存储单元，其中M表示行数，N表示列数，所述字线包括与所述N沟道场效应晶体管的栅极连接的字线N，以及与所述P沟道场效应晶体管的栅极连接的字线P；其中，
位于同一列中的存储单元的字线N、字线P共用，位于同一行中的存储单元的位线、源线共用。
5.如权利要求4所示的CMOS半导体存储阵列，其特征在于，包括保存模式、写1模式、写0模式和读模式；其中，
在所述保存模式下，各存储单元不工作并保存自身原有数据；
在所述写1模式和所述写0模式下，指定的存储单元分别处于表示1和0的状态，且所述指定的存储单元的电压小于预设电压VDD；
在所述读模式下，所述存储单元的源线接读电压，使得读电流通过所述存储单元到达所述位线，并从所述位线上读取所述存储单元的对应状态。
6.如权利要求5所述的CMOS半导体存储阵列，其特征在于，
在所述保存模式下，所有字线N、位线和源线均接GND，所述字线P接预设电压VDD；
所述P沟道场效应晶体管和所述N沟道场效应晶体管均处于关断状态。
7.如权利要求5所述的CMOS半导体存储阵列，其特征在于，
在所述写1模式下，所述字线N接预设电压VDD，所述字线P接GND；
在选通目标存储单元后，所述目标存储单元的源线接预设写1电压，其余线保持所述保存模式下的状态，所述目标存储单元的电流由所述源线流经所述存储器至位线，所述目标存储单元被写至状态1。
8.如权利要求5所述的CMOS半导体存储阵列，其特征在于，
在所述写0模式下，所述字线N接预设电压VDD，所述字线P和所述源线和接GND；
在选通目标存储单元后，所述目标存储单元的位线接预设写0电压，其余线保持所述保存模式下的状态，所述目标存储单元的电流由所述位线流经所述存储器至源线，所述目标存储单元被写至状态0。
9.如权利要求5所述的CMOS半导体存储阵列，其特征在于，
在所述读模式下，所述字线N接预设电压VDD；
在选通目标存储单元后，所述源线接读电压，其余线保持所述保存模式下的状态，读电流由源线流经过所述存储器后至位线，并从所述位线上读取所述存储单元的对应状态。
10.一种存内计算电路，其特征在于，包括如权利要求1至9任一项所述的CMOS半导体存储阵列。
CN202310735553.0A 2023-06-20 2023-06-20 Cmos半导体存储阵列及存内计算电路 Pending CN116997187A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310735553.0A CN116997187A (zh) 2023-06-20 2023-06-20 Cmos半导体存储阵列及存内计算电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310735553.0A CN116997187A (zh) 2023-06-20 2023-06-20 Cmos半导体存储阵列及存内计算电路

Publications (1)

Publication Number Publication Date
CN116997187A true CN116997187A (zh) 2023-11-03

Family

ID=88532887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310735553.0A Pending CN116997187A (zh) 2023-06-20 2023-06-20 Cmos半导体存储阵列及存内计算电路

Country Status (1)

Country Link
CN (1) CN116997187A (zh)

Similar Documents

Publication Publication Date Title
Wang et al. Three-dimensional NAND flash for vector–matrix multiplication
KR102497675B1 (ko) 비휘발성의 시냅스 배열을 가지는 신경망 회로
US20200381026A1 (en) In-memory computing device for 8t-sram memory cells
CN109214510B (zh) 神经形态多位式数字权重单元
US6462984B1 (en) Biasing scheme of floating unselected wordlines and bitlines of a diode-based memory array
US20240095508A1 (en) Word line driver for vector-by-matrix multiplication array
CN110825345A (zh) 使用非易失性存储器单元的乘法
US20140153310A1 (en) Content addressable memory
US9312002B2 (en) Methods for programming ReRAM devices
US20040052106A1 (en) Semiconductor memory device with latch circuit and two magneto-resistance elements
US20210224643A1 (en) Max pooling processor based on 1t1r memory
US9653137B2 (en) STT-MRAM bitcell for embedded flash applications
Lue et al. A novel 3D AND-type NVM architecture capable of high-density, low-power in-memory sum-of-product computation for artificial intelligence application
TWI699711B (zh) 記憶體裝置及其製造方法
US9361976B2 (en) Sense amplifier including a single-transistor amplifier and level shifter and methods therefor
US20070279967A1 (en) High density magnetic memory cell layout for spin transfer torque magnetic memories utilizing donut shaped transistors
US7701747B2 (en) Non-volatile memory including sub cell array and method of writing data thereto
US20240339149A1 (en) Memory device architecture using multiple physical cells per bit to improve read margin and to alleviate the need for managing demarcation read voltages
TW202303382A (zh) 記憶體內計算裝置、系統及其操作方法
CN116935929A (zh) 互补式存储电路及存储器
JP2023554614A (ja) 向上した状態デュアルメモリセル
KR102691914B1 (ko) 저장 및 계산 유닛 및 칩
CN108154227B (zh) 一种使用模拟计算的神经网络芯片
WO2024021365A1 (zh) 存储器单元、阵列电路结构及数据处理方法
CN108154226B (zh) 一种使用模拟计算的神经网络芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination