CN111585524A - 放大器和接收电路及包括其的半导体装置和半导体系统 - Google Patents

放大器和接收电路及包括其的半导体装置和半导体系统 Download PDF

Info

Publication number
CN111585524A
CN111585524A CN201911017239.9A CN201911017239A CN111585524A CN 111585524 A CN111585524 A CN 111585524A CN 201911017239 A CN201911017239 A CN 201911017239A CN 111585524 A CN111585524 A CN 111585524A
Authority
CN
China
Prior art keywords
coupled
input signal
output node
amplifier
common node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911017239.9A
Other languages
English (en)
Other versions
CN111585524B (zh
Inventor
姜智孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111585524A publication Critical patent/CN111585524A/zh
Application granted granted Critical
Publication of CN111585524B publication Critical patent/CN111585524B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H03G5/16—Automatic control
    • H03G5/24—Automatic control in frequency-selective amplifiers
    • H03G5/28—Automatic control in frequency-selective amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45354—Indexing scheme relating to differential amplifiers the AAC comprising offset means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45364—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates and sources only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45488—Indexing scheme relating to differential amplifiers the CSC being a pi circuit and a capacitor being used at the place of the resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45492—Indexing scheme relating to differential amplifiers the CSC being a pi circuit and the resistor being implemented by one or more controlled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45494—Indexing scheme relating to differential amplifiers the CSC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45701—Indexing scheme relating to differential amplifiers the LC comprising one resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开了一种放大器和接收电路及包括其的半导体装置和半导体系统。放大器包括第一输入电路、第二输入电路、第一补偿电路、第二补偿电路。第一输入电路基于第一输入信号来改变反相输出节点的电压电平。第二输入电路基于第二输入信号来改变同相输出节点的电压电平。第一补偿电路基于第一输入信号来改变同相输出节点的电压电平。第二补偿电路基于第二输出信号来改变反相输出节点的电压电平。

Description

放大器和接收电路及包括其的半导体装置和半导体系统
相关申请的交叉引用
本申请要求于2019年2月18日向韩国知识产权局提交的申请号为10-2019-0018503的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
各个实施例总体而言涉及集成电路技术，并且更具体地，涉及半导体装置和半导体系统。
背景技术
电子设备可以包括许多电子组件。在电子组件之中，计算机系统可以包括大量由半导体组成的半导体装置。构成计算机系统的半导体装置可以在发送和接收时钟信号与数据的情况下彼此通信。每个半导体装置可以包括接收电路，以接收从外部设备传送的信号或接收在半导体装置中的内部电路之间传送的信号。接收电路可以包括放大器，并且放大器可以执行差分放大操作以接收所传送的信号。放大器可以接收差分信号或单端信号。放大器使用参考电压来接收单端信号。当接收电路接收到差分信号时，放大器可以通过将作为差分信号输入的输入信号对差分放大来产生输出信号。当接收电路接收到单端信号时，放大器可以通过将作为一个输入信号的单端信号与参考电压差分放大来产生输出信号。然而，当在差分信号之间存在DC偏移或者在单端信号与参考电压之间存在偏移时，从放大器输出的输出信号的质量可能劣化。特别地，输入信号的偏移会使输出信号的占空比特性劣化，从而使输出信号的占空比劣化。
发明内容
在一个实施例中，一种放大器可以包括第一输入电路、第二输入电路、第一补偿电路、第二补偿电路以及源电阻器。第一输入电路可以被耦接在与第一电源电压端子耦接的反相输出节点(negative output node)和与第二电源电压端子耦接的第一公共节点之间，并且被配置为基于第一输入信号来改变所述反相输出节点的电压电平。第二输入电路可以被耦接在与第一电源电压端子耦接的同相输出节点(positive output node)和与第二电源电压端子耦接的第二公共节点之间，并且被配置为基于第二输入信号来改变所述同相输出节点的电压电平。第一补偿电路可以被耦接在所述同相输出节点与第一公共节点之间，并且被配置为基于第一输入信号来改变所述同相输出节点的所述电压电平。第二补偿电路可以被耦接在所述反相输出节点与第二公共节点之间，并且被配置为基于第二输入信号来改变所述反相输出节点的所述电压电平。源电阻器(source resistor)可以被耦接在第一公共节点与第二公共节点之间。
在一个实施例中，一种放大器可以包括第一输入电路、第二输入电路、第一延迟电路、第二延迟电路、第三输入电路、第四输入电路以及均衡电路。第一输入电路可以被耦接在与第一电源电压端子耦接的反相输出节点和与第二电源电压端子耦接的第一公共节点之间，并且被配置为基于第一输入信号来改变所述反相输出节点的电压电平。第二输入电路可以被耦接在与第一电源电压端子耦接的同相输出节点和与第二电源电压端子耦接的第二公共节点之间，并且被配置为基于第二输入信号来改变所述同相输出节点的电压电平。第一延迟电路可以被配置为通过将第一输入信号延迟来产生第一延迟输入信号。第二延迟电路可以被配置为通过将第二输入信号延迟来产生第二延迟输入信号。第三输入电路可以被耦接在所述同相输出节点与第一公共节点之间，并且被配置为基于第一延迟输入信号来改变所述同相输出节点的电压电平。第四输入电路可以被耦接在所述反相输出节点与第二公共节点之间，并且被配置为基于第二延迟输入信号来改变所述反相输出节点的电压电平。均衡电路可以被耦接在第一公共节点与第二公共节点之间。
附图说明
图1是示出根据一个实施例的放大器的配置的示图。
图2是示出不包括图1的第一补偿电路和第二补偿电路的放大器的操作的示图。
图3是示出根据一个实施例的放大器的操作的示图。
图4是示出根据一个实施例的放大器的配置的示图。
图5A和图5B是示出根据均衡电路的阻抗变化的放大器的增益变化的曲线图。
图6A和图6B是示出根据第一补偿电路和第二补偿电路的阻抗变化的放大器的增益变化的曲线图。
图7是示出根据一个实施例的半导体系统的配置的示图。
图8示出了根据一个实施例的接收电路的配置。
具体实施方式
图1是示出根据一个实施例的放大器100的配置的示图。放大器100可以接收第一输入信号IN和第二输入信号INB，并且产生初级(primary)输出信号OUT和次级(secondary)输出信号OUTB。放大器100可以通过将第一输入信号IN和第二输入信号INB差分放大来产生初级输出信号OUT和次级输出信号OUTB。放大器100可以接收差分信号或单端信号。当放大器100接收到差分信号时，第二输入信号INB可以是与第一输入信号IN具有互补电压电平的互补信号。当放大器100接收单端信号时，第二输入信号INB可以用作参考电压。参考电压可以具有与第一输入信号IN摆动的范围的中间值相对应的电压电平。
放大器100可以包括第一输入电路111、第二输入电路112、第一补偿电路120、第二补偿电路130和均衡电路140。第一输入电路111可以耦接在反相输出节点ON2与第一公共节点CN1之间。反相输出节点ON2可以耦接到第一电源电压端子101，并且次级输出信号OUTB可以通过反相输出节点ON2来输出。第一公共节点CN1可以耦接到第二电源电压端子102。第一电源电压端子101可以接收第一电源电压VH，并且第二电源电压端子102可以接收第二电源电压VL。第一电源电压VH可以具有比第二电源电压VL高的电压电平。例如，第一电源电压VH可以是包括放大器100的半导体装置的操作电源电压，并且第二电源电压VL可以是接地电压。第一输入电路111可以接收第一输入信号IN，并且可以基于第一输入信号IN来改变反相输出节点ON2的电压电平。
第二输入电路112可以耦接在同相输出节点ON1与第二公共节点CN2之间。同相输出节点ON1可以耦接到第一电源电压端子101，并且初级输出信号OUT可以通过同相输出节点ON1来输出。第二输入电路112可以接收第二输入信号INB，并且可以基于第二输入信号INB来改变同相输出节点ON1的电压电平。
第一补偿电路120可以耦接在同相输出节点ON1与第一公共节点CN1之间。第一补偿电路120可以接收第一输入信号IN，并且可以基于第一输入信号IN来改变同相输出节点ON1的电压电平。第一补偿电路120可以将第一输入信号IN延迟，并且可以基于被延迟的信号来改变同相输出节点ON1的电压电平。
第二补偿电路130可以耦接在反相输出节点ON2与第二公共节点CN2之间。第二补偿电路130可以接收第二输入信号INB，并且可以基于第二输入信号INB来改变反相输出节点ON2的电压电平。第二补偿电路130可以将第二输入信号INB延迟，并且可以基于被延迟的信号来改变反相输出节点ON2的电压电平。
均衡电路140可以耦接在第一公共节点CN1与第二公共节点CN2之间。均衡电路140可以将第一公共节点CN1与第二公共节点CN2耦接，以使第一公共节点CN1的电压电平和第二公共节点CN2的电压电平均衡。均衡电路140可以调整放大器100的增益。例如，均衡电路140可以对放大器100的DC增益和AC增益进行调整。DC增益(其为当接收到具有相对低频率的输入信号时放大器100的增益)可以表示当第一输入信号IN保持稳态电压电平时放大器100的增益。AC增益(其为当接收到具有相对高频率的输入信号时放大器的增益)可以表示当第一输入信号IN的电压电平转变时放大器100的增益。
在图1中，放大器100还可以包括第一负载电阻器RL1和第二负载电阻器RL2。第一负载电阻器RL1可以耦接在第一电源电压端子101与同相输出节点ON1之间。第二负载电阻器RL2可以耦接在第一电源电压端子101与反相输出节点ON2之间。第二负载电阻器RL2的电阻可以与第一负载电阻器RL1的电阻基本相同。在一个实施例中，第二负载电阻器RL2的电阻可以与第一负载电阻器RL1的电阻不同。放大器100还可以包括第一电流源CS1和第二电流源CS2。第一电流源CS1可以耦接在第一公共节点CN1与第二电源电压端子102之间。第二电流源CS2可以耦接在第二公共节点CN2与第二电源电压端子102之间。第二电流源CS2的电流量可以与第一电流源CS1的电流量基本相同。在一个实施例中，第二电流源CS2的电流量可以与第一电流源CS1的电流量不同。
第一输入电路111可以包括第一晶体管Tl。第一晶体管T1可以是N沟道MOS晶体管。第一晶体管T1可以具有被配置为接收第一输入信号IN的栅极、与反相输出节点ON2耦接的漏极以及与第一公共节点CN1耦接的源极。第二输入电路112可以包括第二晶体管T2。第二晶体管T2可以是N沟道MOS晶体管。第二晶体管T2可以具有被配置为接收第二输入信号INB的栅极、与同相输出节点ON1耦接的漏极以及与第二公共节点CN2耦接的源极。
第一补偿电路120可以包括第一延迟电路121和第三输入电路122。第一延迟电路121可以接收第一输入信号IN，并且可以通过将第一输入信号IN延迟来产生第一延迟输入信号IND。第三输入电路122可以耦接在同相输出节点ON1与第一公共节点CN1之间。第三输入电路122可以从第一延迟电路121接收第一延迟输入信号IND。第三输入电路122可以基于第一延迟输入信号IND来改变同相输出节点ON1的电压电平。
第一延迟电路121可以包括第一电阻器R1和第一电容器C1。第一输入信号IN可以被输入到第一电阻器R1的一端，并且第一延迟输入信号IND可以从第一电阻器R1的另一端被输出。第一电容器C1可以耦接在第一电阻器R1的另一端与第二电源电压端子102之间。利用由第一电阻器R1和第一电容器C1配置的RC(电阻-电容)延迟，第一延迟电路121可以产生其相位滞后于第一输入信号IN并且其幅值比第一输入信号IN减小得多的第一延迟输入信号IND。
第三输入电路122可以包括第三晶体管T3。第三晶体管T3可以是N沟道MOS晶体管。第三晶体管T3可以具有被配置为接收第一延迟输入信号IND的栅极、与同相输出节点ON1耦接的漏极以及与第一公共节点CN1耦接的源极。放大器100可以包括第一补偿电路120，以基于第二输入信号INB和从第一输入信号IN产生的第一延迟输入信号IND来改变同相输出节点ON1的电压电平，所述第一输入信号IN是第二输入信号INB的互补信号。
第二补偿电路130可以包括第二延迟电路131和第四输入电路132。第二延迟电路131可以接收第二输入信号INB，并且通过将第二输入信号INB延迟来产生第二延迟输入信号INDB。第四输入电路132可以耦接在反相输出节点ON2与第二公共节点CN2之间。第四输入电路132可以从第二延迟电路131接收第二延迟输入信号INDB。第四输入电路132可以基于第二延迟输入信号INDB来改变反相输出节点ON2的电压电平。
第二延迟电路131可以包括第二电阻器R2和第二电容器C2。第二输入信号INB可以被输入到第二电阻器R2的一端，并且第二延迟输入信号INDB可以从第二电阻器R2的另一端被输出。第二电容器C2可以耦接在第二电阻器R2的另一端与第二电源电压端子102之间。利用由第二电阻器R2和第二电容器C2配置的RC延迟，第二延迟电路131可以产生其相位滞后于第二输入信号INB并且其幅值比第二输入信号INB减小得多的第二延迟输入信号INDB。
第四输入电路132可以包括第四晶体管T4。第四晶体管T4可以是N沟道MOS晶体管。第四晶体管T4可以具有被配置为接收第二延迟输入信号INDB的栅极、与反相输出节点ON2耦接的漏极以及与第二公共节点CN2耦接的源极。放大器100可以包括第二补偿电路130，以基于第一输入信号IN和从第二输入信号INB产生的第二延迟输入信号INDB来改变反相输出节点ON2的电压电平，所述第二输入信号INB是第一输入信号IN的互补信号。第二电阻器R2可以与第一电阻器R1具有基本相同的电阻值。第二电容器C2可以与第一电容器C1具有基本相同的电容。
均衡电路140可以包括源电阻器REQ。源电阻器REQ的一端可以耦接到第一公共节点CN1，并且其另一端可以耦接到第二公共节点CN2。放大器100的增益可以根据源电阻器REQ的电阻值而改变。源电阻器REQ可以与第一电阻器R1和第二电阻器R2具有不同的电阻值。在一个实施例中，源电容器可以被耦接在第一公共节点CN1与第二公共节点CN2之间。
图2示出了不包括图1的第一补偿电路120和第二补偿电路130的放大器的操作，并且图3示出了根据本实施例的放大器100的操作。如图2所示，当在作为差分信号传送的第一输入信号IN与第二输入信号INB之间存在DC偏移时，处于高电平稳态的第一输入信号IN的电压电平可以比处于高电平稳态的第二输入信号INB的电压电平低，并且处于低电平稳态的第二输入信号INB的电压电平可以比处于低电平稳态的第一输入信号IN的电压电平高。当在作为单端信号传送的第一输入信号IN与作为第二输入信号INB输入的参考电压VREF之间存在偏移时，参考电压VREF可以具有比目标电平TARGET高的电压电平。另一方面，参考电压VREF可以具有比目标电平TARGET低的电压电平。此时，通过不包括第一补偿电路120和第二补偿电路130的放大器所产生的、在处于高电平稳态的初级输出信号OUT的电压电平与处于低电平稳态的次级输出信号OUTB的电压电平之间的差值可能大大减小。因此，初级输出信号OUT的高电平间隔的有效持续时间、有效窗口或有效眼图可能减小，并且初级输出信号OUT中的高电平间隔对低电平间隔的占空比可能劣化。
如图3所示，根据本实施例的放大器100可以基于第一输入信号IN和第二延迟输入信号INDB来改变反相输出节点ON2的电压电平，并且可以基于第二输入信号INB和第一延迟输入信号IND来改变同相输出节点ON1的电压电平。当第一输入信号IN从高电平转变为低电平时，第二输入信号INB可以从低电平转变为高电平。第一延迟电路121可以将第一输入信号IN延迟，并且可以输出其相位滞后于第一输入信号IN并且其幅值比第一输入信号IN减小得多的第一延迟输入信号IND。第二延迟电路131可以将第二输入信号INB延迟，并且可以输出其相位滞后于第二输入信号INB并且其幅值比第二输入信号INB减小得多的第二延迟输入信号INDB。
在T1处，当第二输入信号INB从低电平转变为高电平时，第一输入信号IN可以从高电平转变为低电平。第二输入电路112可以基于第二输入信号INB来将同相输出节点ON1改变为第二电源电压VL的电压电平。此时，通过将第一输入信号IN延迟而产生的第一延迟输入信号IND的高电平稳态可以被保持，直到第二输入信号INB转变为高电平为止。基于第一延迟输入信号IND，第三输入电路122可以使同相输出节点ON1的电压电平加速改变为第二电源电压VL的电压电平。因此，同相输出节点ON1可以被更快地改变为第二电源电压VL的电压电平，并且初级输出信号OUT的电压电平可以被升压至低电平。第一输入电路111可以基于第一输入信号IN来将反相输出节点ON2改变为第一电源电压VH的电压电平。此时，通过将第二输入信号INB延迟而产生的第二延迟输入信号INDB的低电平稳态可以被保持，直到第一输入信号IN转变为低电平为止。基于第二延迟输入信号INDB，第四输入电路132可以使反相输出节点ON2的电压电平加速改变为第一电源电压VH的电压电平。因此，反相输出节点ON2可以被更快地改变为第一电源电压VH的电压电平，并且次级输出信号OUTB的电压电平可以被升压至高电平。由于初级输出信号OUT被升压至低电平并且次级输出信号OUTB被升压至高电平，因此在处于高电平稳态的初级输出信号OUT的电压电平与处于低电平稳态的次级输出信号OUTB的电压电平之间的差值可以变得大于图2中所示的差值，并且初级输出信号OUT的高电平间隔的有效持续时间可以增加或延长。此外，可以改善初级输出信号OUT中的高电平间隔对低电平间隔的占空比。
在T2处，当第一输入信号IN从低电平转变为高电平时，第二输入信号INB可以从高电平转变为低电平。第一输入电路111可以基于第一输入信号IN来将反相输出节点ON2改变为第二电源电压VL的电压电平。此时，第二延迟输入信号INDB的高电平稳态可以被保持，直到第一输入信号IN转变为高电平为止。因此，基于第二延迟输入信号INDB，第四输入电路132可以使反相输出节点ON2的电压电平加速改变为第二电源电压VL的电压电平。反相输出节点ON2可以被更快地改变为第二电源电压VL的电压电平，并且次级输出信号OUTB的电压电平可以被升压至低电平。第二输入电路112可以基于第二输入信号INB来将同相输出节点ON1的电压电平改变为第一电源电压VH的电压电平。此时，第一延迟输入信号IND的低电平稳态可以被保持，直到第二输入信号INB转变为低电平为止。因此，基于第一延迟输入信号IND，第三输入电路122可以使同相输出节点ON1的电压电平加速改变为第一电源电压VH的电压电平。同相输出节点ON1可以被更快地改变为第一电源电压VH的电压电平，并且初级输出信号OUT的电压电平可以被升压至高电平。由于次级输出信号OUTB被升压至低电平并且初级输出信号OUT被升压至高电平，在处于高电平稳态的初级输出信号OUT的电压电平与处于低电平稳态的次级输出信号OUTB的电压电平之间的差值可以变得大于图2所示的差值，并且初级输出信号OUT的低电平间隔的有效持续时间可以增加或延长。
图4示出了根据一个实施例的放大器400的配置。放大器400可以接收第一输入信号IN和第二输入信号INB，并且产生初级输出信号OUT和次级输出信号OUTB。放大器400可以包括第一输入电路411、第二输入电路412、第一补偿电路420、第二补偿电路430和均衡电路440。第一输入电路411可以耦接在反相输出节点ON2与第一公共节点CN1之间。反相输出节点ON2可以耦接到第一电源电压端子401，并且次级输出信号OUTB可以通过反相输出节点ON2来输出。第一公共节点CN1可以耦接到第二电源电压端子402。第一电源电压端子401可以接收第一电源电压VH，并且第二电源电压端子402可以接收第二电源电压VL。
第二输入电路412可以耦接在同相输出节点ON1与第二公共节点CN2之间。同相输出节点ON1可以耦接到第一电源电压端子401，并且初级输出信号OUT可以通过同相输出节点ON1来输出。第二输入电路412可以接收第二输入信号INB，并且可以基于第二输入信号INB来改变同相输出节点ON1的电压电平。
第一补偿电路420可以耦接在同相输出节点ON1与第一公共节点CN1之间。第一补偿电路420可以接收第一输入信号IN，并且可以基于第一输入信号IN来改变同相输出节点ON1的电压电平。第一补偿电路420可以将第一输入信号IN延迟，并且可以基于被延迟的信号来改变同相输出节点ON1的电压电平。第一补偿电路420可以具有可变的阻抗，并且可以根据阻抗变化来改变放大器400的零点或AC增益。放大器400的AC增益(其为在发生电感峰值(inductive peaking)的特定频率区域中的放大器400的增益)可以表示在第一输入信号IN的电压电平和第二输入信号INB的电压电平转变时获得的放大器400的增益。零点可以表示在发生电感峰值的时间点处的频率。
第二补偿电路430可以耦接在反相输出节点ON2与第二公共节点CN2之间。第二补偿电路430可以接收第二输入信号INB，并且可以基于第二输入信号INB来改变反相输出节点ON2的电压电平。第二补偿电路430可以将第二输入信号INB延迟，并且可以基于被延迟的信号来改变反相输出节点ON2的电压电平。第一补偿电路420可以具有可变的阻抗，并且可以根据阻抗变化来改变放大器400的零点或AC增益。
均衡电路440可以耦接在第一公共节点CN1与第二公共节点CN2之间。均衡电路440可以将第一公共节点CN1与第二公共节点CN2耦接，以使第一公共节点CN1的电压电平和第二公共节点CN2的电压电平均衡。均衡电路440可以对放大器400的增益进行调整。例如，均衡电路440可以具有可变的阻抗，并且可以根据阻抗变化来改变放大器400的DC增益和AC增益。DC增益(其为当接收到具有相对低频率的输入信号时放大器400的增益)可以表示在第一输入信号IN和第二输入信号INB保持稳态电压电平时获得的放大器400的增益。
在图4中，放大器400还可以包括第一负载电阻器RL41和第二负载电阻器RL42。第一负载电阻器RL41可以耦接在第一电源电压端子401与同相输出节点ON1之间。第二负载电阻器RL42可以耦接在第一电源电压端子401与反相输出节点ON2之间。第二负载电阻器RL42的电阻可以与第一负载电阻器RL41的电阻基本相同。在一个实施例中，第二负载电阻器RL42的电阻可以与第一负载电阻器RL41的电阻不同。放大器400还可以包括第一电流源CS41和第二电流源CS42。第一电流源CS41可以耦接在第一公共节点CN1与第二电源电压端子402之间。第二电流源CS42可以耦接在第二公共节点CN2与第二电源电压端子402之间。第二电流源CS42的电流量可以与第一电流源CS41的电流量基本相同。在一个实施例中，第二电流源CS42的电流量可以与第一电流源CS41的电流量不同。
第一输入电路411可以包括第一晶体管T41。第一晶体管T41可以是N沟道MOS晶体管。第一晶体管T41可以具有被配置为接收第一输入信号IN的栅极、与反相输出节点ON2耦接的漏极以及与第一公共节点CN1耦接的源极。第二输入电路412可以包括第二晶体管T42。第二晶体管T42可以是N沟道MOS晶体管。第二晶体管T42可以具有被配置为接收第二输入信号INB的栅极、与同相输出节点ON1耦接的漏极以及与第二公共节点CN2耦接的源极。
第一补偿电路420可以包括第一延迟电路421和第三输入电路422。第一延迟电路421可以接收第一输入信号IN，并且可以通过将第一输入信号IN可变地延迟来产生第一延迟输入信号IND。第三输入电路422可以耦接在同相输出节点ON1与第一公共节点CN1之间。第三输入电路422可以从第一延迟电路421接收第一延迟输入信号IND。第三输入电路422可以基于第一延迟输入信号IND来改变同相输出节点ON1的电压电平。
第一延迟电路421可以包括第一可变电阻器R41和第一可变电容器C41。第一输入信号IN可以被输入到第一可变电阻器R41的一端，并且第一延迟输入信号IND可以从第一可变电阻器R41的另一端被输出。第一可变电容器C41可以耦接在第一可变电阻器R41的另一端与第二电源电压端子402之间。利用由第一可变电阻器R41和第一可变电容器C41配置的可变RC延迟，第一延迟电路421可以产生其相位滞后于第一输入信号IN并且其幅值比第一输入信号IN减小得多的第一延迟输入信号IND。第三输入电路422可以包括第三晶体管T43。第三晶体管T43可以是N沟道MOS晶体管。第三晶体管T43可以具有被配置为接收第一延迟输入信号IND的栅极、与同相输出节点ON1耦接的漏极以及与第一公共节点CN1耦接的源极。放大器400可以包括第一补偿电路420，以基于第二输入信号INB和从第一输入信号IN产生的第一延迟输入信号IND来改变同相输出节点ON1的电压电平，所述第一输入信号IN是第二输入信号INB的互补信号。
第二补偿电路430可以包括第二延迟电路431和第四输入电路432。第二延迟电路431可以接收第二输入信号INB，并且可以通过将第二输入信号INB可变地延迟来产生第二延迟输入信号INDB。第四输入电路432可以耦接在反相输出节点ON2与第二公共节点CN2之间。第四输入电路432可以从第二延迟电路431接收第二延迟输入信号INDB。第四输入电路432可以基于第二延迟输入信号INDB来改变反相输出节点ON2的电压电平。
第二延迟电路431可以包括第二可变电阻器R42和第二可变电容器C42。第二输入信号INB可以被输入到第二可变电阻器R42的一端，并且第二延迟输入信号INDB可以从第二可变电阻器R42的另一端被输出。第二可变电容器C42可以耦接在第二可变电阻器R42的另一端与第二电源电压端子402之间。利用由第二可变电阻器R42和第二可变电容器C42配置的可变RC延迟，第二延迟电路431可以产生其相位滞后于第二输入信号INB并且其幅值比第二输入信号INB减小得多的第二延迟输入信号INDB。第四输入电路432可以包括第四晶体管T44。第四晶体管T44可以是N沟道MOS晶体管。第四晶体管T44可以具有被配置为接收第二延迟输入信号INDB的栅极、与反相输出节点ON2耦接的漏极以及与第二公共节点CN2耦接的源极。放大器400可以包括第二补偿电路430，以基于第一输入信号IN和从第二输入信号INB产生的第二延迟输入信号INDB来改变反相输出节点ON2的电压电平，所述第二输入信号INB是第一输入信号IN的互补信号。第二可变电阻器R42可以与第一可变电阻器R41具有基本相同的电阻值。第二可变电容器C42可以与第一可变电容器C41具有基本相同的电容。
均衡电路440可以包括可变源电阻器REQ和可变源电容器CEQ。可变源电阻器REQ与可变源电容器CEQ可以并联耦接在第一公共节点CN1与第二公共节点CN2之间。可变源电阻器REQ的一端可以耦接到第一公共节点CN1，并且其另一端可以耦接到第二公共节点CN2。可变源电容器CEQ的一端可以耦接到第一公共节点CN1，并且其另一端可以耦接到第二公共节点CN2。放大器400的增益可以根据可变源电阻器REQ的电阻值和可变源电容器CEQ的电容而改变。可变源电阻器REQ可以与第一可变电阻器R41和第二可变电阻器R42具有不同的电阻值。
图5A和图5B是示出根据均衡电路440的阻抗变化的放大器400的增益变化的曲线图。如图5A和图5B所示，在可变源电阻器REQ的电阻值被固定的情况下，当可变源电容器CEQ的电容被改变时，放大器400的电感峰值可以被改变，并且放大器400的AC增益可以被改变。如图6A和图6B所示，在可变源电容器CEQ的电容被固定的情况下，当可变源电阻器REQ的电阻值被改变时，放大器400的DC增益可以被改变。特别地，当可变源电阻器REQ的电阻值增大时，放大器400的DC增益可以减小。随着DC增益减小，放大器400的电感峰值可以相对增大，并且放大器400的AC增益可以增大。
图6A和图6B是示出根据第一补偿电路420和第二补偿电路430的阻抗变化的放大器400的增益变化的曲线图。如图6A中所示，在可变源电阻器REQ的电阻值、可变源电容器CEQ的电容以及第一可变电容器C41的电容和第二可变电容器C42的电容被固定的情况下，当第一可变电阻器R41的电阻值和第二可变电阻器R42的电阻值被改变时，电感峰值的大小可以被改变，并且放大器400的AC增益可以被改变。例如，当第一可变电阻器R41的电阻值和第二可变电阻器R42的电阻值增大时，放大器400的AC增益可以增大。当可变源电阻器REQ的电阻值如参考图5B所述进行调整时，放大器400的AC增益可以增大，但是放大器400的DC增益可以减小。然而，当第一可变电阻器R41的电阻值和第二可变电阻器R42的电阻值被改变时，仅AC增益可以被调整而DC增益不会减小。在可变源电阻器REQ的电阻值、可变源电容器CEQ的电容以及第一可变电阻器R41的电阻值和第二可变电阻器R42的电阻值被固定的情况下，当第一可变电容器C41的电容和第二可变电容器C42的电容被改变时，在AC增益开始出现处的频率可以如图6B所示地被改变。即，零点可以在各种频率范围内被改变。例如，当第一可变电容器C41的电容和第二可变电容器C42的电容增大时，零点可以朝着低频率移动。当零点被调整时，传送第一输入信号IN和/或第二输入信号INB的通道的特性可以与放大器400的特性匹配。因此，放大器400的增益可以被优化以有效地补偿通道中的损耗。
图7示出了根据一个实施例的半导体系统700的配置。在图7中，半导体系统700可以包括第一半导体装置710和第二半导体装置720。第一半导体装置710可以提供操作第二半导体装置720所需的各种控制信号。第一半导体装置710可以包括各种类型的主机设备。例如，第一半导体装置710可以是主机设备，诸如中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)、数字信号处理器、应用处理器(AP)或存储器控制器。第二半导体装置720例如可以是存储器件，并且该存储器件可以包括易失性存储器和非易失性存储器。易失性存储器可以包括SRAM(静态RAM)、DRAM(动态RAM)和SDRAM(同步DRAM)，而非易失性存储器可以包括ROM(只读存储器)、PROM(可编程ROM)、EEPROM(电可擦除可编程ROM)、EPROM(电可编程ROM)、快闪存储器、PRAM(相变RAM)、MRAM(磁性RAM)、RRAM(电阻式RAM)和FRAM(铁电RAM)等。
第二半导体装置720可以经由第一总线701和第二总线702与第一半导体装置710耦接。第一总线701和第二总线702可以是信号传输路径、链路或用于传输信号的通道。第一总线701可以是单向总线。第一半导体装置710可以经由第一总线701将第一信号TS1发送给第二半导体装置720，并且第二半导体装置720可以被耦接到第一总线701以接收从第一半导体装置710发送的第一信号TS1。例如，第一信号TS1可以包括控制信号，诸如命令信号、时钟信号和地址信号。第二总线702可以是双向总线。第一半导体装置710可以经由第二总线702将第二信号TS2发送给第二半导体装置720，或者可以经由第二总线702接收从第二半导体装置720发送的第二信号TS2。第二半导体装置720可以经由第二总线702向第一半导体装置710发送第二信号TS2，或者可以经由第二总线702接收从第一半导体装置710发送的第二信号TS2。例如，第二信号TS2可以是数据。在一个实施例中，第一信号TS1和第二信号TS2可以分别与互补信号TS1B和TS2B作为差分信号对而经由第一总线701和第二总线702来发送。在一个实施例中，第一信号TS1和第二信号TS2可以分别作为单端信号而经由第一总线701和第二总线702来发送。
第一半导体装置710可以包括第一发送(TX)电路711、第二发送电路713和接收(RX)电路714。第一发送电路711可以耦接到第一总线701，并且可以基于第一半导体装置710的内部信号来驱动第一总线701以将第一信号TS1发送给第二半导体装置720。第二发送电路713可以耦接到第二总线702，并且可以基于第一半导体装置710的内部信号来驱动第二总线702以将第二信号TS2发送给第二半导体装置720。接收电路714可以耦接到第二总线702，并且可以经由第二总线702接收从第二半导体装置720发送的第二信号TS2。接收电路714可以通过将经由第二总线702发送的第二信号TS差分放大来产生在第一半导体装置710中使用的内部信号。当经由第二总线702来发送差分信号对时，接收电路714可以通过将第二信号TS2与第二信号TS2的互补信号TS2B差分放大来产生内部信号。当经由第二总线702来发送单端信号时，接收电路714可以通过将第二信号TS2与第一参考电压VREF1差分放大来产生内部信号。第一参考电压VREF1可以具有与第二信号TS2摆动的范围的中间值相对应的电压电平。接收电路714可以包括图1和图4所示的放大器100和放大器400中的任意一个。
第二半导体装置720可以包括第一接收(RX)电路722、发送(TX)电路723和第二接收电路724。第一接收电路722可以耦接到第一总线701，并且可以经由第一总线701接收从第一半导体装置710发送的第一信号TS1。第一接收电路722可以通过将经由第一总线701发送的第一信号TS1差分放大来产生在第二半导体装置720中使用的内部信号。当经由第一总线701来发送差分信号对时，第一接收电路722可以通过将第一信号TS1与第一信号TS1的互补信号TS1B差分放大来产生内部信号。当经由第一总线701来发送单端信号时，第一接收电路722可以通过将第一信号TS1与第二参考电压VREF2差分放大来产生内部信号。第二参考电压VREF2可以具有与第一信号TS1摆动的范围的中间值相对应的电压电平。发送电路723可以耦接到第二总线702，并且可以基于第二半导体装置720的内部信号来驱动第二总线702以将第二信号TS2发送给第一半导体装置710。第二接收电路724可以耦接到第二总线702，并且可以经由第二总线702接收从第一半导体装置710发送的第二信号TS2。第二接收电路724可以通过将经由第二总线702发送的第二信号TS2差分放大来产生在第二半导体装置720中使用的内部信号。当经由第二总线702来发送差分信号对时，第二接收电路724可以通过将第二信号TS2与第二信号TS2的互补信号TS2B差分放大来产生内部信号。当经由第二总线702来发送单端信号时，第二接收电路724可以通过将第二信号TS2与第一参考电压VREF1差分放大来产生内部信号。第一接收电路722和第二接收电路724可以包括图1和图4所示的放大器100和放大器400中的任意一个
图8示出了根据一个实施例的接收电路800的配置。接收电路800可以耦接到外部总线801或通道，并且可以接收经由外部总线801发送的发送(Tx)信号TS。接收电路800可以从Tx信号TS来产生内部信号IS。由于外部总线801或通道的高频损失、反射或串扰，Tx信号TS可能具有符号间干扰(ISI)。因此，在先发送的信号可能导致对随后发送的信号的前驱干扰(precursor interference)。接收电路800可以包括放大器810和均衡电路820，以使使前驱干扰最小化。
放大器810可以耦接到外部总线801，并且可以接收经由外部总线801发送的Tx信号TS。放大器810可以通过将Tx信号TS差分放大来产生一对接收(Rx)信号RS和RSB。Rx信号对可以包括Rx信号RS与互补信号RSB。放大器810可以通过增大AC增益而不是减小DC增益来精确地放大Tx信号TS的电平转变，从而产生Rx信号RS。Tx信号TS可以与互补信号TSB作为差分信号对被发送，并且可以作为单端信号被发送。放大器810可以通过将Tx信号TS与互补信号TSB差分放大来产生Rx信号RS，并且可以通过将作为单端信号发送的Tx信号TS与参考电压VREF差分放大来产生Rx信号RS。放大器810可以是CTLE(连续时间线性均衡器)，并且图1和图4中示出的放大器100和放大器400可以用作放大器810。
均衡电路820可以接收Rx信号对RS与RSB，并且可以产生内部信号IS。均衡电路820可以通过去除可能出现在Rx信号对RS和RSB中的前驱干扰来产生内部信号IS。均衡电路820可以根据应用了接收电路800的半导体装置的特性而以各种方式来实施。均衡电路820可以包括判决反馈均衡电路和前馈均衡电路中的一个或更多个。
尽管上面已经描述了各种实施例，但是本领域技术人员将理解，所描述的实施例仅是示例。因此，本文所描述的放大器不应基于所描述的实施例而受到限制。

Claims (20)

1.一种放大器，包括：
第一输入电路，其耦接在反相输出节点与第一公共节点之间，所述反相输出节点与第一电源电压端子耦接，所述第一公共节点与第二电源电压端子耦接，并且所述第一输入电路被配置为基于第一输入信号来改变所述反相输出节点的电压电平；
第二输入电路，其耦接在同相输出节点与第二公共节点之间，所述同相输出节点与所述第一电源电压端子耦接，所述第二公共节点与所述第二电源电压端子耦接，并且所述第二输入电路被配置为基于第二输入信号来改变所述同相输出节点的电压电平；
第一补偿电路，其耦接在所述同相输出节点与所述第一公共节点之间，并且被配置为基于所述第一输入信号来改变所述同相输出节点的所述电压电平；
第二补偿电路，其耦接在所述反相输出节点与所述第二公共节点之间，并且被配置为基于所述第二输入信号来改变所述反相输出节点的所述电压电平；以及
源电阻器，其耦接在所述第一公共节点与所述第二公共节点之间。
2.根据权利要求1所述的放大器，其中，所述第一输入电路包括第一晶体管，所述第一晶体管具有被配置为接收所述第一输入信号的栅极、与所述反相输出节点耦接的漏极以及与所述第一公共节点耦接的源极。
3.根据权利要求2所述的放大器，其中，所述第二输入电路包括第二晶体管，所述第二晶体管具有被配置为接收所述第二输入信号的栅极、与所述同相输出节点耦接的漏极以及与所述第二公共节点耦接的源极。
4.根据权利要求1所述的放大器，其中，所述第一补偿电路包括：
第一延迟电路，其被配置为通过将所述第一输入信号延迟来产生第一延迟输入信号；以及
第三输入电路，其被配置为基于所述第一延迟输入信号来改变所述同相输出节点的所述电压电平。
5.根据权利要求1所述的放大器，其中，所述第一补偿电路包括：
第一电阻器，其被配置为经由所述第一电阻器的一端来接收所述第一输入信号；
第一电容器，所述第一电容器的一端与所述第一电阻器的另一端耦接，并且所述第一电容器的另一端与所述第二电源电压端子耦接；以及
第三晶体管，所述第三晶体管具有与所述第一电阻器的所述另一端耦接的栅极、与所述同相输出节点耦接的漏极以及与所述第一公共节点耦接的源极。
6.根据权利要求1所述的放大器，其中，所述第二补偿电路包括：
第二延迟电路，其被配置为通过将所述第二输入信号延迟来产生第二延迟输入信号；以及
第四输入电路，其被配置为基于所述第二延迟输入信号来改变所述反相输出节点的所述电压电平。
7.根据权利要求1所述的放大器，其中，所述第二补偿电路包括：
第二电阻器，其被配置为经由所述第二电阻器的一端来接收所述第二输入信号；
第二电容器，所述第二电容器的一端与所述第二电阻器的另一端耦接，并且所述第二电容器的另一端与所述第二电源电压端子耦接；以及
第四晶体管，所述第四晶体管具有与所述第二电阻器的所述另一端耦接的栅极、与所述反相输出节点耦接的漏极以及与所述第二公共节点耦接的源极。
8.根据权利要求1所述的放大器，还包括：
第一负载电阻器，其耦接在所述第一电源电压端子与所述同相输出节点之间；以及
第二负载电阻器，其耦接在所述第一电源电压端子与所述反相输出节点之间。
9.根据权利要求1所述的放大器，还包括：
第一电流源，其耦接在所述第一公共节点与所述第二电源电压端子之间；以及
第二电流源，其耦接在所述第二公共节点与所述第二电源电压端子之间。
10.根据权利要求1所述的放大器，还包括源电容器，所述源电容器耦接在所述第一公共节点与所述第二公共节点之间。
11.一种放大器，包括：
第一输入电路，其耦接在反相输出节点与第一公共节点之间，所述反相输出节点与第一电源电压端子耦接，所述第一公共节点与第二电源电压端子耦接，并且所述第一输入电路被配置为基于第一输入信号来改变所述反相输出节点的电压电平；
第二输入电路，其耦接在同相输出节点与第二公共节点之间，所述同相输出节点与所述第一电源电压端子耦接，所述第二公共节点与所述第二电源电压端子耦接，并且所述第二输入电路被配置为基于第二输入信号来改变所述同相输出节点的电压电平；
第一延迟电路，其被配置为通过将所述第一输入信号延迟来产生第一延迟输入信号；
第二延迟电路，其被配置为通过将所述第二输入信号延迟来产生第二延迟输入信号；
第三输入电路，其耦接在所述同相输出节点与所述第一公共节点之间，并且被配置为基于所述第一延迟输入信号来改变所述同相输出节点的所述电压电平；
第四输入电路，其耦接在所述反相输出节点与所述第二公共节点之间，并且被配置为基于所述第二延迟输入信号来改变所述反相输出节点的所述电压电平；以及
均衡电路，其耦接在所述第一公共节点与所述第二公共节点之间。
12.根据权利要求11所述的放大器，其中，所述第一输入电路包括第一晶体管，所述第一晶体管具有被配置为接收所述第一输入信号的栅极、与所述反相输出节点耦接的漏极以及与所述第一公共节点耦接的源极。
13.根据权利要求12所述的放大器，其中，所述第二输入电路包括第二晶体管，所述第二晶体管具有被配置为接收所述第二输入信号的栅极、与所述同相输出节点耦接的漏极以及与所述第二公共节点耦接的源极。
14.根据权利要求11所述的放大器，其中，所述第一延迟电路包括：
第一可变电阻器，其被配置为经由所述第一可变电阻器的一端来接收所述第一输入信号，并且经由所述第一可变电阻器的另一端来输出所述第一延迟输入信号；以及
第一可变电容器，所述第一可变电容器耦接在所述第一可变电阻器的所述另一端与所述第二电源电压端子之间。
15.根据权利要求11所述的放大器，其中，所述第二延迟电路包括：
第二可变电阻器，其被配置为经由所述第二可变电阻器的一端来接收所述第二输入信号，并且经由所述第二可变电阻器的另一端输出所述第二延迟输入信号；以及
第二可变电容器，所述第二可变电容器耦接在所述第二可变电阻器的所述另一端与所述第二电源电压端子之间。
16.根据权利要求11所述的放大器，其中，所述第三输入电路包括第三晶体管，所述第三晶体管具有被配置为接收所述第一延迟输入信号的栅极、与所述同相输出节点耦接的漏极以及与所述第一公共节点耦接的源极。
17.根据权利要求11所述的放大器，其中，所述第四输入电路包括第四晶体管，所述第四晶体管具有被配置为接收所述第二延迟输入信号的栅极、与所述反相输出节点耦接的漏极以及与所述第二公共节点耦接的源极。
18.根据权利要求11所述的放大器，其中，所述均衡电路包括：
可变源电阻器，其耦接在所述第一公共节点与所述第二公共节点之间；以及
可变源电容器，其与所述可变源电阻器并联耦接在所述第一公共节点与所述第二公共节点之间。
19.根据权利要求11所述的放大器，还包括：
第一负载电阻器，其耦接在所述第一电源电压端子与所述同相输出节点之间；以及
第二负载电阻器，其耦接在所述第二电源电压端子与所述反相输出节点之间。
20.根据权利要求11所述的放大器，还包括：
第一电流源，其耦接在所述第一公共节点与所述第二电源电压端子之间；以及
第二电流源，其耦接在所述第二公共节点与所述第二电源电压端子之间。
CN201911017239.9A 2019-02-18 2019-10-24 放大器和接收电路及包括其的半导体装置和半导体系统 Active CN111585524B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190018503A KR20200100347A (ko) 2019-02-18 2019-02-18 증폭기, 이를 포함하는 수신 회로, 반도체 장치 및 반도체 시스템
KR10-2019-0018503 2019-02-18

Publications (2)

Publication Number Publication Date
CN111585524A true CN111585524A (zh) 2020-08-25
CN111585524B CN111585524B (zh) 2023-09-15

Family

ID=72043703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911017239.9A Active CN111585524B (zh) 2019-02-18 2019-10-24 放大器和接收电路及包括其的半导体装置和半导体系统

Country Status (3)

Country Link
US (1) US11381210B2 (zh)
KR (1) KR20200100347A (zh)
CN (1) CN111585524B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4146844A (en) * 1977-10-31 1979-03-27 Tektronix, Inc. Feed-forward amplifier
US6188280B1 (en) * 1998-08-27 2001-02-13 Maxim Integrated Products Differential amplifier with gain linearization through transconductance compensation
KR20020012861A (ko) * 2000-08-09 2002-02-20 윤종용 출력 안정도를 개선하는 반도체 장치의 데이터 출력용증폭 회로 및 이를 구비하는 반도체 장치
US6369658B1 (en) * 1999-05-24 2002-04-09 Level One Communications, Inc. Single-ended to differential transconductor
US7245181B2 (en) * 2003-04-04 2007-07-17 Pxp B.V. Linear amplifier
EP2110946A1 (en) * 2008-04-18 2009-10-21 STMicroelectronics (Grenoble) SAS Differential RF amplifier
US20130257537A1 (en) * 2012-03-30 2013-10-03 Jean-Marc Mourant Matched feedback amplifier with improved linearity
US20140306737A1 (en) * 2013-04-11 2014-10-16 Texas Instruments Incorporated Low-power voltage mode high speed driver
US20150326189A1 (en) * 2014-05-08 2015-11-12 SK Hynix Inc. Amplification circuit adjusting duty cycle of output signal
US9514788B1 (en) * 2015-12-23 2016-12-06 SK Hynix Inc. Differential amplifier circuit, voltage regulator, and semiconductor memory device including the same
CN108352836A (zh) * 2015-11-13 2018-07-31 高通股份有限公司 具有改进的电源噪声抑制的可变增益放大器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049784A (ja) 2010-08-26 2012-03-08 Renesas Electronics Corp 出力バッファ回路及び半導体装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4146844A (en) * 1977-10-31 1979-03-27 Tektronix, Inc. Feed-forward amplifier
US6188280B1 (en) * 1998-08-27 2001-02-13 Maxim Integrated Products Differential amplifier with gain linearization through transconductance compensation
US6369658B1 (en) * 1999-05-24 2002-04-09 Level One Communications, Inc. Single-ended to differential transconductor
KR20020012861A (ko) * 2000-08-09 2002-02-20 윤종용 출력 안정도를 개선하는 반도체 장치의 데이터 출력용증폭 회로 및 이를 구비하는 반도체 장치
US7245181B2 (en) * 2003-04-04 2007-07-17 Pxp B.V. Linear amplifier
EP2110946A1 (en) * 2008-04-18 2009-10-21 STMicroelectronics (Grenoble) SAS Differential RF amplifier
US20130257537A1 (en) * 2012-03-30 2013-10-03 Jean-Marc Mourant Matched feedback amplifier with improved linearity
US8604879B2 (en) * 2012-03-30 2013-12-10 Integrated Device Technology Inc. Matched feedback amplifier with improved linearity
US20140306737A1 (en) * 2013-04-11 2014-10-16 Texas Instruments Incorporated Low-power voltage mode high speed driver
US20150326189A1 (en) * 2014-05-08 2015-11-12 SK Hynix Inc. Amplification circuit adjusting duty cycle of output signal
CN105099377A (zh) * 2014-05-08 2015-11-25 爱思开海力士有限公司 调整输出信号的占空比的放大电路
CN108352836A (zh) * 2015-11-13 2018-07-31 高通股份有限公司 具有改进的电源噪声抑制的可变增益放大器
US9514788B1 (en) * 2015-12-23 2016-12-06 SK Hynix Inc. Differential amplifier circuit, voltage regulator, and semiconductor memory device including the same
CN106911315A (zh) * 2015-12-23 2017-06-30 爱思开海力士有限公司 差分放大器电路、电压调节器和包括其的半导体存储器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YVES BAEYENS等: "High Gain–Bandwidth Differential Distributed InP D-HBT Driver Amplifiers With Large (11.3 V pp) Output Swing at 40 Gb/s" *
吴飞权: "高速ADC时钟占空比校准电路的研究与设计" *

Also Published As

Publication number Publication date
CN111585524B (zh) 2023-09-15
KR20200100347A (ko) 2020-08-26
US20200266787A1 (en) 2020-08-20
US11381210B2 (en) 2022-07-05

Similar Documents

Publication Publication Date Title
KR102003926B1 (ko) 디엠퍼시스 버퍼 회로
KR100995656B1 (ko) 리시버 회로
CN110719080B (zh) 放大电路及使用其的接收电路、半导体装置和半导体系统
KR102661496B1 (ko) 수신 회로, 이를 이용하는 반도체 장치 및 반도체 시스템
CN111916123A (zh) 信号接收电路和半导体装置以及包括它们的半导体系统
US9825626B2 (en) Programmable high-speed equalizer and related method
CN111585524B (zh) 放大器和接收电路及包括其的半导体装置和半导体系统
CN111159081B (zh) 信号接收电路及使用其的半导体装置和半导体系统
CN111585528B (zh) 放大器和接收电路、半导体装置及使用其的半导体系统
KR102618526B1 (ko) 수신기, 이를 포함하는 수신 회로, 반도체 장치 및 반도체 시스템
CN113258919A (zh) 接收电路和使用其的半导体装置和半导体系统
CN115733484A (zh) 可调整增益的缓冲电路、包括其的接收电路和半导体装置
CN114079454A (zh) 电流模式逻辑驱动器和包括其的传输驱动器
TW202211628A (zh) 緩衝電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant