CN111554334A - 一种实现多tap访问DDR的方法及系统 - Google Patents

一种实现多tap访问DDR的方法及系统 Download PDF

Info

Publication number
CN111554334A
CN111554334A CN202010360499.2A CN202010360499A CN111554334A CN 111554334 A CN111554334 A CN 111554334A CN 202010360499 A CN202010360499 A CN 202010360499A CN 111554334 A CN111554334 A CN 111554334A
Authority
CN
China
Prior art keywords
data
writing
ddr
scanning direction
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010360499.2A
Other languages
English (en)
Other versions
CN111554334B (zh
Inventor
董文忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Jingce Electronic Group Co Ltd
Wuhan Jingli Electronic Technology Co Ltd
Wuhan Jingce Electronic Technology Co Ltd
Original Assignee
Wuhan Jingce Electronic Group Co Ltd
Wuhan Jingli Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Jingce Electronic Group Co Ltd, Wuhan Jingli Electronic Technology Co Ltd filed Critical Wuhan Jingce Electronic Group Co Ltd
Priority to CN202010360499.2A priority Critical patent/CN111554334B/zh
Publication of CN111554334A publication Critical patent/CN111554334A/zh
Application granted granted Critical
Publication of CN111554334B publication Critical patent/CN111554334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Image Input (AREA)

Abstract

本发明公开了一种实现多tap访问DDR的方法及系统，其通过设置预设数量的数据缓存模块，获取图像数据的大小以及相机的tap类型，根据所述tap类型确定扫描方向；根据tap类型选择所需数量的数据缓存模块，利用数据缓存模块缓存同一扫描方向的图像数据以实现第一次数据重组，根据图像数据的大小以及扫描方向确定每个数据缓存模块中的数据写入DDR的初始地址以及写入方式，将数据缓存模块中的数据写入DDR以实现第二次数据重组，从而实现图像输入数据的重排列和拼接后再依据像素点的位置坐标将数据重新写入DDR中，从而实现输入输出tap方式不同的图像数据传输。

Description

一种实现多tap访问DDR的方法及系统
技术领域
本发明属于图像数据读取领域，具体涉及一种实现多tap访问DDR的方法及系统。
背景技术
TAP(TestAccessPort)是一个通用的端口，通过TAP可以访问芯片提供的所有数据寄存器(DR)和指令寄存器(IR)，对整个TAP的控制可通过TAP控制器(TAPController)来完成的。DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory)为双倍数据率同步动态随机存取存储器，其数据传输速度为系统时钟频率的两倍，由于速度增加，其传输性能优于传统的SDRAM。目前，相机的采集图像的输出主要利用tap方式访问DDR来实现数据的写入和写出，其可以应用于工业相机显示、机器视觉、自动化AOI检测领域。
图1(a)-(h)分别为现有技术的8种相机tap模式的示意图。如图1所示，目前相机主要存在8种tap模式，其中，图(a)-(h)所示的分别为1X-1Y的tap模式、1X-1Y2的tap模式、2X-1Y的tap模式、1X2-1Y的tap模式、2XE-1Y的tap模式1、2XE-1Y的tap模式2、2XM-1Y的tap模式和2XE-2YE模式，A,B,C,D分别表示的是4个pixel，由于pixel可能是8bit,10bit,12bit,16bit，以单个pixel为8bit为示例，X表示横向坐标，Y表示纵向坐标，1X-1Y表示的是水平和垂直方向是相机在水平方向依次输出一个pixel，方向是从左到右，从上到下。
由于图像采集装置(如相机)所支持的tap方式与需要输出的tap方式不一样，由于数据输入输出格式不一样，从而不能使用tap端口直接进行图像的传输，以AOI检测应用为示例，每集成一种相机开发人员都需要重新开发相关的功能来实现输入输出的tap方式转换，因而造成诸多不便。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种实现多tap访问DDR的方法及系统，其通过获取输入tap方式的数据格式，设置与单次突发的初始输入像素点位置坐标对应的缓存单元，通过多tap访问DDR的方法可实现输入输出tap方式不同的图像数据传输。
为实现上述目的，按照本发明的一个方面，提供了一种实现多tap访问DDR的方法，该方法包括如下步骤：
设置预设数量的数据缓存模块，数据缓存模块用于进行第一次数据重组；
获取图像数据的大小以及相机的tap类型，根据tap类型确定扫描方向；
根据tap类型选择所需数量的数据缓存模块，利用数据缓存模块进行第一次数据重组，每个数据缓存模块缓存同一扫描方向的图像数据；
根据图像数据的大小以及扫描方向确定每个数据缓存模块中的数据写入DDR的初始地址以及写入方式，将数据缓存模块中的数据写入DDR，进行第二次数据重组。
作为本发明的进一步改进，利用数据缓存模块进行第一次数据重组，每个数据缓存模块缓存同一扫描方向的图像数据具体为：
设置所需数量的寄存器，每一寄存器寄存扫描方向相同的像素数据；
将从DDR中读取的像素数据根据扫描方向分别写入不同的寄存器，当所有寄存器写满，则将寄存器中存储的数据写入与寄存器中存储的数据的扫描方向对应的数据缓存模块中。
作为本发明的进一步改进，根据tap类型选择对应数量的数据缓存模块后，将未使用的数据缓存模块写入无效数据。
作为本发明的进一步改进，将数据缓存模块中的数据写入DDR具体方式为：
通过轮询的方式读取每个数据缓存模块中的数据，并将每个数据缓存模块中的数据通过burst方式写入DDR对应的地址中。
作为本发明的进一步改进，写入方式至少包括根据初始地址以地址递增的方式写入，或者根据初始地址以地址递减的方式写入，或者根据初始地址以地址成等差数列跳变的方式写入。
为实现上述目的，按照本发明的另一个方面，提供了一种实现多tap访问DDR的系统，该系统包括DDR、数据读取模块、预设数量的数据缓存模块和数据写入模块，数据缓存模块用于进行第一次数据重组；
数据读取模块用于获取图像数据的大小以及相机的tap类型，根据tap类型确定扫描方向，根据tap类型选择所需数量的数据缓存模块，利用数据缓存模块进行第一次数据重组，每个数据缓存模块缓存同一扫描方向的图像数据；
数据写入模块用于根据图像数据的大小以及扫描方向确定每个数据缓存模块中的数据写入DDR的初始地址以及写入方式，将数据缓存模块中的数据写入DDR，进行第二次数据重组。
作为本发明的进一步改进，利用FPGA实现数据读取模块、预设数量的数据缓存模块和数据写入模块，其中，FPGA和DDR之间通过32bit的axi4数据总线连接，利用axi4lite总线实现对数据读取模块和数据写入模块的逻辑控制。
作为本发明的进一步改进，利用数据缓存模块进行第一次数据重组，每个数据缓存模块缓存同一扫描方向的图像数据具体为：
设置所需数量的寄存器，每一寄存器寄存扫描方向相同的像素数据；
将从DDR中读取的像素数据根据扫描方向分别写入不同的寄存器，当所有寄存器写满，则将寄存器中的数据写入与寄存器中存储的数据的扫描方向对应的数据缓存模块中。
作为本发明的进一步改进，将数据缓存模块中的数据写入DDR具体方式为：
通过轮询的方式读取每个数据缓存模块中的数据，并将每个数据缓存模块中的数据通过burst方式写入DDR对应的地址中。
作为本发明的进一步改进，写入方式至少包括根据初始地址以地址递增的方式写入，或者根据初始地址以地址递减的方式写入，或者根据初始地址以地址成等差数列跳变的方式写入。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下
有益效果：
本发明的一种实现多tap访问DDR的方法及系统，其通过依据输入tap方式的数据格式，利用数据缓存模块缓存同一扫描方向的图像数据以实现第一次数据重组，根据图像数据的大小以及扫描方向确定每个数据缓存模块中的数据写入DDR的初始地址以及写入方式，将数据缓存模块中的数据写入DDR以实现第二次数据重组，通过两次数据重组，从而实现图像输入数据的重排列和拼接后再依据像素点的位置坐标将数据重新写入DDR中，从而实现输入输出tap方式不同的图像数据传输。
本发明的一种实现多tap访问DDR的方法及系统，其采用轮询方式读取缓存单元的数据，将未使用的缓存单元写入无效数据，通过轮询方式读取到缓存单元中的无效数据时直接丢弃，从而使得设计的读取程序不需要调整即可以满足所有输入格式的需求。
附图说明
图1(a)-(h)分别为现有技术的8种相机tap模式的示意图；
图2为本发明实施例的一种实现多tap访问DDR的方法的示意图；
图3为本发明实施例的实现多tap访问DDR的装置的一种实施方式的示意图；
图4为本发明实施例的缓存数据的一种实施方式的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。下面结合具体实施方式对本发明进一步详细说明。
图2为本发明实施例的一种实现多tap访问DDR的方法的示意图。如图1所示，一种实现多tap访问DDR的方法，该方法包括如下步骤：
设置预设数量的数据缓存模块，数据缓存模块用于进行第一次数据重组；
获取图像数据的大小以及相机的tap类型，根据tap类型确定扫描方向；
根据tap类型选择所需数量的数据缓存模块，利用数据缓存模块进行第一次数据重组，每个数据缓存模块缓存同一扫描方向的图像数据；
根据图像数据的大小以及扫描方向确定每个数据缓存模块中的数据写入DDR的初始地址以及写入方式，将数据缓存模块中的数据写入DDR，进行第二次数据重组。
通过上述方式依据输入tap方式的数据格式，利用数据缓存模块缓存同一扫描方向的图像数据以实现第一次数据重组，从而实现图像输入数据的重排列和拼接后，再根据图像数据的大小以及扫描方向确定每个数据缓存模块中的数据写入DDR的初始地址以及写入方式，将数据缓存模块中的数据写入DDR，从而实现输入输出tap方式不同的图像数据传输，从而实现输入输出tap方式的转换。
作为一个优选的实施例，预设数量的数据缓存模块为4个。由于目前相机主要存在如图1所示的8种tap模式，对于图1(a)的tap方式来说，仅需要1个数据缓存模块便可，对于图1(b)-图(f)的tap方式来说，仅需要2个数据缓存模块便可，而对于图1(g)-图(h)来说，则需要4个数据缓存模块才能实现数据的第一次重组，因此，为了兼容上述8种tap方式，可以设置4个数据缓存模块。在确定tap方式后，再根据需要选择所需数量的数据缓存模块，对于多余的数据缓存模块，在写数据时可以将其写入无效数据。
作为一个优选的实施例，利用数据缓存模块进行第一次数据重组，每个数据缓存模块缓存同一扫描方向的图像数据具体为：
设置所需数量的寄存器，每一寄存器寄存扫描方向相同的像素数据；
将从DDR中读取的像素数据根据扫描方向分别写入不同的寄存器，当所有寄存器写满，则将寄存器中存储的数据写入与寄存器中存储的数据的扫描方向对应的数据缓存模块中。
所需数量的寄存器与所需数量的数据缓存模块的数量相同，从而便于将寄存器中对应的数据写入与寄存器中存储的数据的扫描方向对应的数据缓存模块中。
作为一个优选的实施例，根据tap类型选择对应数量的数据缓存模块后，将未使用的数据缓存模块写入无效数据。通过轮询方式读取缓存单元的数据，其中，缓存单元的个数为预设数量，将未使用的缓存单元写入无效数据。通过轮询方式读取到缓存单元中的无效数据时，直接丢弃即可，从而使得设计的读取程序不需要调整即可以满足所有输入格式的需求。
作为一个优选的实施例，将数据缓存模块中的数据写入DDR具体方式为：
通过轮询的方式读取每个数据缓存模块中的数据，并将每个数据缓存模块中的数据通过burst方式写入DDR对应的地址中。
作为一个优选的实施例，写入方式至少包括根据初始地址以地址递增的方式写入，或者根据初始地址以地址递减的方式写入，或者根据初始地址以地址成等差数列跳变的方式写入。
一种实现多tap访问DDR的系统，该系统包括DDR、数据读取模块、预设数量的数据缓存模块和数据写入模块，数据缓存模块用于进行第一次数据重组；
数据读取模块用于获取图像数据的大小以及相机的tap类型，根据tap类型确定扫描方向，根据tap类型选择所需数量的数据缓存模块，利用数据缓存模块进行第一次数据重组，每个数据缓存模块缓存同一扫描方向的图像数据；
数据写入模块用于根据图像数据的大小以及扫描方向确定每个数据缓存模块中的数据写入DDR的初始地址以及写入方式，将数据缓存模块中的数据写入DDR，进行第二次数据重组。
作为一个优选的实施例，根据tap类型选择对应数量的数据缓存模块后，将未使用的数据缓存模块写入无效数据。通过轮询方式读取缓存单元的数据，其中，缓存单元的个数为预设数量，将未使用的缓存单元写入无效数据。通过轮询方式读取到缓存单元中的无效数据时，直接丢弃即可，从而使得设计的读取程序不需要调整即可以满足所有输入格式的需求。
作为一个优选的实施例，将数据缓存模块中的数据写入DDR具体方式为：
通过轮询的方式读取每个数据缓存模块中的数据，并将每个数据缓存模块中的数据通过burst方式写入DDR对应的地址中。
作为一个优选的实施例，写入方式至少包括根据初始地址以地址递增的方式写入，或者根据初始地址以地址递减的方式写入，或者根据初始地址以地址成等差数列跳变的方式写入。
作为一个优选的方案，可利用FPGA结构来实现上述方法或系统，其中FPGA和DDR之间通过32bit的axi4数据总线连接，利用axi4lite总线实现FPGA的逻辑控制。具体地，利用DDR的32bit的axi4数据总线来实现上述的数据的写入，利用DDR总的数据通过突发(burst)读的方式从DDR中将数据写入数据读取模块中，数据读取模块可通过AXI4LITE来配置寄存器参数，利用axi4lite总线设置数据长度(burst_length)寄存器、数据类型(tap_type)寄存器，数据长度寄存器用于控制一个突发周期读取多少数据，数据类型寄存器用于获取目前相机采用的tap类型，依据tap类型对读取的数据进行数据打包和拼接，并依据tap类型将数据分别写入相应的缓存单元。图3为本发明实施例的实现多tap访问DDR的装置的一种实施方式的示意图。如图3所示，以获取相机的拍摄图像为示例，可通过寄存器加载固定参数，该固定参数包括数据的总长度，相机的tap类型，该装置ready后，启动模块，从DDR中读取总线参数，分别给数据读取模块(ByteConcat)和数据写入模块(FIFO2AXI)，ByteConcat每打包好依次数据，根据tap类型向对应的buffer依次写入，前级模块每次向buffer写入一个数据，直到写了buffer空间的一半后，会通知后级模块取数据，这里的bufffer可以是FIFO；后级模块当得知四个FIFO都非空的时候，通过轮询方式从上面四个buffer中取数据，保留有效数据，丢弃无效数据，并将有效数据进行整理；将上级模块的数据进行加载和排列处理，将每个buffer的数据写入与之对应的DDR地址空间中；驱动逻辑判断模块的done信号是否拉高，拉高表示数据写入完成。
以设置4个固定buffer为示例，2XE-2YE的tap类型是需要用到4个buffer，1X-1Y的tap类型需要用到1个buffer，其他六种模式需要用到2个buffer，不使用的buffer可以填入dummy无效数据，当数据不足的时候也可以填充dummy无效数据，最终将数据导入buffer中。
以1X-1Y的tap模式为示例，可配置三个寄存器，分别是burst_num寄存器、burst_length寄存器、tap_type寄存器，burst_num寄存器表示一个突发周期内burst的个数，burst_length表示的是burst的长度，tap_type表示的是当前的数据格式，依据不同的个数来进行分支处理，依据tap_type进行数据拼接，当tap_type＝0，表示当前tap类型为1X-1Y，将前级的数据依次存入临时寄存器中，等待4个clock，由于每个clock只有1byte数据，这里等待4个clock,凑齐4byte的数据；将4byte数据写入buffer1中，该模式下仅需要一个buffer，buffer1存储有效数据，buffer2-4无效，每凑齐4bytes数据，就写一次buffer1，直到一个burst_length完成，当一轮burst_length完成后，继续下一轮burst,直到burst_num计数完成，表示所有的数据都写完了。数据写入模块从buffer1读取数据，并通过AXI总线写入DDR的实现过程：当检索到buffer1为非空，就读取数据，直到读取一个完整的burst_length长度，然后通过burst的方式将数据存储到与该buffer对应的地址空间。buffer1完成后读取buffer2的数据，由于buffer2填充无效数据，将buffer2中的数据读取并丢弃；当一个burst_length数据读取后，就再进行下一轮读取，每读取一次burst_length，可将数据按照burst的方式通过axi总线写入DDR，直到计数为burst_num为止，表示所有的数据全部写入ddr中。
图4为本发明实施例的数据重新存储的一种实施方式的示意图。如图4所示，以2XE-2YE的tap模式，每个像素为8bits为示例，该种模式需要4个buffer，2XE-2YE模式的数据读取模块实现流程具体如下，定义4个4bytes的寄存器，第一次读取数据a1、b1、c1、d1四个像素点数据，并分别写入4个寄存器第二次读取数据a2、b2、c2、d2，并分别写入4个寄存器，第三次burst数据输入a3、b3、c3、d3，并分别写入4个寄存器，第四次burst数据输入a4、b4、c4、d4，并分别写入4个寄存器；写入寄存器时，四个寄存器的高8位分别存储a1、b1、c1、d1，第二次写入数据时，存储的时候将每个寄存器位置移动1byte，四次输入后，4个寄存器的所有位置数据全部存满，然后分别将4个寄存器的数据写入对应的buffer，也就是每4次写寄存器后，进行一次写buffer；数据按照上述的步骤不停的进行处理，每个buffer设置为4*burst_length的深度；当检索到buffer0为非空，就读取数据，直到读取一个完整的burst_length长度，然后切换至buffer1,读取一个完整的burst_length长度的数据，最终数据按照burst的方式，通过axi总线写回DDR。在写回DDR时，根据tap方式以及数据的大小设置每个buffer对应的初始数据地址以及写入方式。4个buffer对应的初始数据地址并不是连续的。写入方式至少包括根据初始地址以地址递增的方式写入，或者根据初始地址以地址递减的方式写入，或者根据初始地址以地址成等差数列跳变的方式写入。同样以2XE-2YE的tap模式为例，该图的扫描方向包括4中，A区域从左到右从上到下的扫描方向，B区域从左到右从下到上的扫描方向，C区域从右到左从下到上的扫描方向，D区域从右到左从上到下的扫描方向，则对A区域来说，确定对应buffer的初始写入地址后，其写入DDR的方式为每行以地址递增的方式写入，行与行之间存在地址跳变，对D区域来说，其写入DDR的方式为每行以地址递减的方式写入，行与行之间存在地址跳变。
一种终端设备，包括至少一个处理单元、以及至少一个存储单元，其中，存储单元存储有计算机程序，当程序被所述处理单元执行时，使得处理单元执行上述方法的步骤。
一种计算机可读介质，其存储有可由终端设备执行的计算机程序，当程序在终端设备上运行时，使得终端设备执行上述方法的步骤。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种实现多tap访问DDR的方法，其特征在于，所述方法包括如下步骤：
设置预设数量的数据缓存模块，所述数据缓存模块用于进行第一次数据重组；
获取图像数据的大小以及相机的tap类型，根据所述tap类型确定扫描方向；
根据tap类型选择所需数量的数据缓存模块，从DDR中读取所述图像数据并利用所述数据缓存模块进行第一次数据重组，每个所述数据缓存模块缓存同一扫描方向的图像数据；
根据图像数据的大小以及扫描方向确定每个数据缓存模块中的数据重新写入DDR的初始地址以及写入方式，根据确定的所述每个数据缓存模块中的数据写入DDR的初始地址以及写入方式将对应数据缓存模块中的数据重新写入DDR，进行第二次数据重组。
2.根据权利要求1所述的一种实现多tap访问DDR的方法，其特征在于，所述利用所述数据缓存模块进行第一次数据重组，每个所述数据缓存模块缓存同一扫描方向的图像数据具体为：
设置所述所需数量的寄存器，每一寄存器寄存扫描方向相同的像素数据；
将从DDR中读取的像素数据根据扫描方向分别写入不同的寄存器，当所有寄存器写满，则将寄存器中存储的数据写入与所述寄存器中存储的数据的扫描方向对应的数据缓存模块中。
3.根据权利要求1所述的一种实现多tap访问DDR的方法，其特征在于，根据tap类型选择对应数量的数据缓存模块后，将未使用的数据缓存模块写入无效数据。
4.根据权利要求1所述的一种实现多tap访问DDR的方法，其特征在于，将数据缓存模块中的数据写入DDR具体方式为：
通过轮询的方式读取每个数据缓存模块中的数据，并将每个数据缓存模块中的数据通过burst方式写入DDR对应的地址中。
5.根据权利要求1所述的一种实现多tap访问DDR的方法，其特征在于，所述写入方式至少包括根据初始地址以地址递增的方式写入，或者根据初始地址以地址递减的方式写入，或者根据初始地址以地址成等差数列跳变的方式写入。
6.一种实现多tap访问DDR的系统，其特征在于，该系统包括DDR、数据读取模块、预设数量的数据缓存模块和数据写入模块，所述数据缓存模块用于进行第一次数据重组；
数据读取模块用于获取图像数据的大小以及相机的tap类型，根据所述tap类型确定扫描方向，根据tap类型选择所需数量的数据缓存模块，从DDR中读取所述图像数据并利用所述数据缓存模块进行第一次数据重组，每个所述数据缓存模块缓存同一扫描方向的图像数据；
数据写入模块用于根据图像数据的大小以及扫描方向确定每个数据缓存模块中的数据写入重新DDR的初始地址以及写入方式，根据确定的所述每个数据缓存模块中的数据写入DDR的初始地址以及写入方式将对应数据缓存模块中的数据重新写入DDR，进行第二次数据重组。
7.根据权利要求6所述的一种实现多tap访问DDR的系统，其特征在于，利用FPGA实现数据读取模块、预设数量的数据缓存模块和数据写入模块。
8.根据权利要求6所述的一种实现多tap访问DDR的系统，其特征在于，所述利用所述数据缓存模块进行第一次数据重组，每个所述数据缓存模块缓存同一扫描方向的图像数据具体为：
设置所需数量的寄存器，每一寄存器寄存扫描方向相同的像素数据；
将从DDR中读取的像素数据根据扫描方向分别写入不同的寄存器，当所有寄存器写满，则将寄存器中存储的数据写入与所述寄存器中存储的数据的扫描方向对应的数据缓存模块中。
9.根据权利要求6所述的一种实现多tap访问DDR的系统，其特征在于，将数据缓存模块中的数据写入DDR具体方式为：
通过轮询的方式读取每个数据缓存模块中的数据，并将每个数据缓存模块中的数据通过burst方式写入DDR对应的地址中。
10.根据权利要求6所述的一种实现多tap访问DDR的系统，其特征在于，所述写入方式至少包括根据初始地址以地址递增的方式写入，或者根据初始地址以地址递减的方式写入，或者根据初始地址以地址成等差数列跳变的方式写入。
CN202010360499.2A 2020-04-30 2020-04-30 一种实现多tap访问DDR的方法及系统 Active CN111554334B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010360499.2A CN111554334B (zh) 2020-04-30 2020-04-30 一种实现多tap访问DDR的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010360499.2A CN111554334B (zh) 2020-04-30 2020-04-30 一种实现多tap访问DDR的方法及系统

Publications (2)

Publication Number Publication Date
CN111554334A true CN111554334A (zh) 2020-08-18
CN111554334B CN111554334B (zh) 2021-11-23

Family

ID=72007980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010360499.2A Active CN111554334B (zh) 2020-04-30 2020-04-30 一种实现多tap访问DDR的方法及系统

Country Status (1)

Country Link
CN (1) CN111554334B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117911235A (zh) * 2024-03-19 2024-04-19 湖北芯擎科技有限公司 一种图像采集低延时缓存方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5042013A (en) * 1987-05-27 1991-08-20 Hitachi, Ltd. Semiconductor memory
JP2003092673A (ja) * 2001-09-17 2003-03-28 Ricoh Co Ltd 画像データ回転処理装置
CN104331145A (zh) * 2014-10-23 2015-02-04 东南大学成贤学院 一种降低ddr3内存写操作功耗的实现方法
US20150124165A1 (en) * 2013-11-05 2015-05-07 Broadcom Corporaton Parallel pipelines for multiple-quality level video processing
CN108259797A (zh) * 2018-01-09 2018-07-06 武汉精测电子集团股份有限公司 一种对图像进行字符叠加的方法及装置
CN110855894A (zh) * 2019-12-05 2020-02-28 中科微至智能制造科技江苏有限公司 图像数据采集方法和装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5042013A (en) * 1987-05-27 1991-08-20 Hitachi, Ltd. Semiconductor memory
JP2003092673A (ja) * 2001-09-17 2003-03-28 Ricoh Co Ltd 画像データ回転処理装置
US20150124165A1 (en) * 2013-11-05 2015-05-07 Broadcom Corporaton Parallel pipelines for multiple-quality level video processing
CN104331145A (zh) * 2014-10-23 2015-02-04 东南大学成贤学院 一种降低ddr3内存写操作功耗的实现方法
CN108259797A (zh) * 2018-01-09 2018-07-06 武汉精测电子集团股份有限公司 一种对图像进行字符叠加的方法及装置
CN110855894A (zh) * 2019-12-05 2020-02-28 中科微至智能制造科技江苏有限公司 图像数据采集方法和装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117911235A (zh) * 2024-03-19 2024-04-19 湖北芯擎科技有限公司 一种图像采集低延时缓存方法及系统
CN117911235B (zh) * 2024-03-19 2024-06-11 湖北芯擎科技有限公司 一种图像采集低延时缓存方法及系统

Also Published As

Publication number Publication date
CN111554334B (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
JPH11103407A (ja) Ｃｃｄデータ画素補間回路およびこのｃｃｄデータ画素 補間回路を備えたデジタルスチルカメラ
JP3027445B2 (ja) メモリーコントロールデバイス
CN111554334B (zh) 一种实现多tap访问DDR的方法及系统
CN114302087B (zh) 一种mipi数据传输模式转换方法、装置及电子设备
CN102521141B (zh) 一种紧凑存储图像数据的读取装置及方法
JPS62256089A (ja) 画像処理装置
CN106708457A (zh) 用于dmd动态选区的fpga处理模块及其方法
US20120110283A1 (en) Data processing apparatus and image processing apparatus
Gong et al. Design of high-speed real-time sensor image processing based on FPGA and DDR3
CN116456093B (zh) 一种基于Zynq的图像帧率可控模拟器和方法
CN114359029B (zh) 图像处理方法及其装置、系统、存储介质
US6775421B2 (en) Method and apparatus of image processing while inputting image data
US8229271B2 (en) Microcomputer, system including the same, and data transfer device
JPS6235393A (ja) 汎用グラフイツクデイスプレイ装置
US6088033A (en) Method and apparatus for processing picture elements
JPS59232390A (ja) 表示装置
CN117156176A (zh) 基于fpga的多协议多种分辨率的多源视频信号实时拼接方法
JP3204297B2 (ja) Ｄｍａ転送制御装置
JPH118826A (ja) 画像入力装置
CN117768598A (zh) 一种接收led控制卡单端信号并转发为差分信号的装置
JPS61290486A (ja) 表示制御装置
KR100243177B1 (ko) 그래픽 데이타 처리 방법 및 장치
JPS61264381A (ja) 記憶回路
SU1624534A1 (ru) Буферное запоминающее устройство
JP2806376B2 (ja) 画像処理装置および画像処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant