CN108259797A - 一种对图像进行字符叠加的方法及装置 - Google Patents

一种对图像进行字符叠加的方法及装置 Download PDF

Info

Publication number
CN108259797A
CN108259797A CN201810017140.8A CN201810017140A CN108259797A CN 108259797 A CN108259797 A CN 108259797A CN 201810017140 A CN201810017140 A CN 201810017140A CN 108259797 A CN108259797 A CN 108259797A
Authority
CN
China
Prior art keywords
character
image
address
character adding
carried out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810017140.8A
Other languages
English (en)
Other versions
CN108259797B (zh
Inventor
叶金平
刘荣华
乐小林
罗晨阳
万勤华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Jingce Electronic Group Co Ltd
Original Assignee
Wuhan Jingce Electronic Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Jingce Electronic Group Co Ltd filed Critical Wuhan Jingce Electronic Group Co Ltd
Priority to CN201810017140.8A priority Critical patent/CN108259797B/zh
Publication of CN108259797A publication Critical patent/CN108259797A/zh
Application granted granted Critical
Publication of CN108259797B publication Critical patent/CN108259797B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明公开了一种对图像进行字符叠加的方法及装置，用于对图像信号源的多路输出信号进行字符叠加操作，每路该输出信号的字符叠加操作包括以下步骤：S1)将字库文件加载到该第一地址空间中；S2)获得待叠加的字符在该第一地址空间中的偏移地址；S3)根据待叠加的像素坐标在该第二地址空间中指定字符显存地址；S4)将该偏移地址中的点阵数据写入该字符显存地址中，获得字符显存数据；S5)根据时序控制信号读取该字符显存数据并叠加到图像数据中的所述像素坐标上。本发明通过采用FPGA硬件逻辑及多个字符显存的方案实现对多路输出信号的独立字符叠加操作，能极大的减少CPU的数据处理量，有效的提升显示模组的生产测试效率。

Description

一种对图像进行字符叠加的方法及装置
技术领域
本发明涉及图像信号生成技术领域，具体涉及一种对图像进行字符叠加的方法及装置。
背景技术
TFT-LCD、OLED等新型显示模组在研发、生产测试等阶段，需要图像信号源在测试画面上叠加字符，用于实时展现显示模组的各种参数及状态。由于不同规格显示模组的尺寸、分辨率、缺陷信息、厂商信息等状态参数各异，同一规格显示模组的缺陷信息等状态参数也可能因制程工艺存在差别，因此，图像信号源对测试画面的字符叠加性能将严重影响显示模组在研发、生产测试等阶段的品质评价和效率。
目前，各显示模组厂商采用CPU描点的字符叠加方式，将图像信号源的每路信号输出通道叠加相同的字符，测试速度慢、性能低，当加大量字符时，将大大影响CPU的性能和吞吐率，耗时较长，无法实现高帧频的字符叠加，无法满足显示模组的研发、生产测试需求。
发明内容
针对上述现有技术的不足，本发明公开一种对图像进行字符叠加的方法，通过采用多个字符显存的方案实现对图像信号源的多路输出信号进行独立的字符叠加操作，使得图像信号源的多路输出信号分别能叠加不同的字符信息，进而满足显示模组的研发、生产测试需求。
同时，本发明公开一种对图像进行字符叠加的装置，通过采用FPGA硬件逻辑的方案实现对多路输出信号的独立字符叠加操作，能极大的减少CPU的数据处理量，提升CPU的处理性能及效率，进而满足显示模组的研发、生产测试需求。
为实现上述技术问题，本发明公开了一种对图像进行字符叠加的方法，用于对图像信号源的多路输出信号进行字符叠加操作，首先，提供第一存储单元，在该第一存储单元中指定第一地址空间，以及与该多路输出信号一一对应的多个第二地址空间；每路该输出信号的字符叠加操作包括以下步骤：
S1)将字库文件加载到该第一地址空间中；
S2)获得待叠加的字符在该第一地址空间中的偏移地址；
S3)根据待叠加的像素坐标在该第二地址空间中指定字符显存地址；
S4)将该偏移地址中的点阵数据写入该字符显存地址中，获得字符显存数据；
S5)根据时序控制信号读取该字符显存数据并叠加到图像数据中的所述像素坐标上。
优选地，上述技术方案的步骤S2中，若所述需要叠加的字符为英文字符，则查询该英文字符对应的ASCII值在该第一地址空间中的偏移地址；
若所述需要叠加的字符为中文字符，则查询该中文字符对应的区位码在该第一地址空间中的偏移地址。
优选地，上述技术方案在该第一存储单元中还指定用于加载图像文件的第三地址空间，以及用于加载时序配置文件的第四地址空间；
根据该时序配置文件生成该时序控制信号；根据该时序控制信号从该第三地址空间中读取该图像数据。
优选地，上述技术方案的步骤S5还包括以下步骤：
若该字符显存数据的值为1，则将图像数据中对应像素坐标的灰度值替换为字符前景色，该字符前景色由CPU控制模块进行配置；
若该字符显存数据的值为0，则不改变图像数据中对应像素坐标的灰度值，或者，图像数据中对应像素坐标的灰度值由CPU控制模块进行配置。
另外，为实现上述技术问题，本发明公开了一种对图像进行字符叠加的装置，该装置包括用于加载字库文件的第一存储单元，用于下发字符叠加命令的上位机，以及用于对该多路输出信号进行字符叠加操作的可编程逻辑器件；
该可编程逻辑器件中设置有CPU控制模块，以及与该多路输出信号一一对应的多个字符叠加模块；该CPU控制模块用于根据该字符叠加命令读取字库文件中的点阵数据，并发送到该多个字符叠加模块中进行字符叠加操作。
优选地，上述技术方案中该装置还包括第二存储单元，用于存储字库文件和图像文件；该第一存储单元从第二存储单元中加载字库文件和图像文件；该CPU控制模块根据该字符叠加命令读取该图像文件中的图像数据，并发送到该多个字符叠加模块中与该点阵数据进行字符叠加操作。
优选地，上述技术方案中该第二存储单元还用于存储计算机程序，该计算机程序被该CPU控制模块执行时实现如权利要求1-5任一项所述方法的步骤。
优选地，上述技术方案中该可编程逻辑器件中还设置有多端口读写控制模块，该多端口读写控制模块用于根据该CPU控制模块的控制命令读取点阵数据和图像数据，并发送到该多个字符叠加模块中进行字符叠加操作。
优选地，上述技术方案中该可编程逻辑器件中还设置有时序配置模块，该第二存储单元还用于存储时序配置文件，该时序配置模块根据该时序配置文件生成时序控制信号；该多端口读写控制模块根据该时序控制信号读取该点阵数据和该图像数据。
本发明具有以下优点：
1)本发明通过在存储单元中指定与多路信号输出通道一一对应的多个地址空间，用于存储各信号输出通道对应的叠加字符，实现对图像信号源的多路输出信号的独立字符叠加操作，使得图像信号源的多路输出信号分别能叠加不同的字符信息；
2)本发明通过FPGA硬件逻辑寻址点阵数据并进行字符显存写入，大大提高了字符叠加的效率及速度；
3)本发明的CPU控制模块只需将需要叠加的字符、坐标、颜色及通道号发给FPGA硬件逻辑处理，大大降低了CPU的负担，提高了CPU的性能及吞吐量；
4)本发明可以实现每帧叠加不同的字符，实现与视频相同的叠加速率；
5)本发明字符显存地址中用1bit代表一个像素，大大节省了字符显存空间。
附图说明
图1本发明一实施例的系统结构示意图；
图2本发明对图像进行字符叠加的方法流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本实施例公开的一种对图像进行字符叠加的装置，如图1所示，包括PC、Flash存储器、DDR4存储器，以及内置有CPU的FPGA芯片。其中，FPGA芯片中还例化有DDR多端口读写控制器(DDR Multiport Read&Write Controller)、视频时序控制器(Video TimingGenerator)、与多路信号输出通道一一对应的多个字符叠加模块(CharacterSuperposition Module)，以及与多个字符叠加模块一一对应的多个视频流生成模块(Video Stream Generator)。
上述实施例中，PC通过以太网接口(或者USB、串口等通信接口)将图像文件、字库文件、时序配置文件和计算机程序下发给CPU，随后，CPU会将接收到的文件转发到Flash存储器中进行存储。CPU在加载计算机程序后，会在DDR4存储器中指定1个专门用于存储字库文件的字库地址空间、1个专门用于存储图像文件的图像地址空间、1个专门用于存储时序配置文件的时序配置地址空间，以及与多路信号输出通道一一对应的多个专门用于存储叠加字符的字符显存地址空间。
上述实施例中，当上位机向CPU下发字符叠加命令后，CPU控制DDR多端口读写控制器分别将图像文件、字库文件和时序配置文件从Flash存储器中加载到DDR4存储器中的对应地址空间。随后，PC通过CPU将每个信号输出通道需要叠加的中英文字符及需要显示的像素坐标发送给DDR多端口读写控制器，DDR多端口读写控制器根据字符的ASCII值(英文)或区位码(汉字)计算得到其在DDR4存储器中的偏移地址，并从偏移地址读取对应的点阵数据，然后根据需要显示的像素坐标，将点阵数据写入到对应通道的字符显存地址空间中。
上述实施例中，视频时序控制器会根据时序配置文件的配置产生视频生成所需的行、场信号时序。DDR多端口读写控制器在行、场信号时序的控制下，将图像数据及字符显存数据分别读出，生成与行、场信号时序对应的视频及字符点阵数据流，并送入到字符叠加模块完成字符的叠加，最终将叠加好的视频数据送入视频流生成模块。
上述实施例中，如图2所示，DDR多端口读写控制器会根据CPU的指令完成每路输出信号的字符叠加操作，包括以下步骤：
S1)将字库文件加载到字库地址空间中；
S2)根据需要叠加的中文字符的区位码或英文字符的ASCII值在字库地址空间中查询相应的偏移地址；
其中，中文字符的偏移地址计算公式：汉字字符的偏移地址＝((汉字的区码-0xA1)x94-(汉字的位码-0xA1))x单个汉字点阵数据的字节数；
英文字符的偏移地址计算公式：ASCII字符的偏移地址＝(字符ASCII值-0x30)x单个ASCII字符点阵数据的字节数。
S3)根据需要显示的像素坐标计算得到在字符显存地址空间中的字符显存地址；
其中，字符显存地址的计算公式＝x坐标+y坐标*横向分辨率。
S4)将偏移地址中的点阵数据写入到字符显存地址中，获得字符显存数据；
S5)在视频时序控制器的行、场时序控制下，从图像地址空间及字符显存地址中读取图像数据及字符显存数据，并发送到对应的字符叠加模块进行字符叠加操作。
上述实施例中，字符叠加模块主要用于将DDR多端口读写控制器输出的字符显存数据流按坐标叠加到输出视频上。叠加的方法为：
若点阵数据值为1，则代表该坐标像素有字符点阵数据，则直接输出字符的前景色，该前景色可由CPU灵活配置；
若点阵数据值为0，则代表该坐标像素无字符点阵数据，则输出字符的背景色；该背景色可根据字符叠加的透明度(如全透明、半透明等)来自动计算，也可以直接由CPU配置(如显示全透明字体时，背景色直接使用对应像素点的视频颜色值)；
若要关闭字符叠加功能，则字符叠加模块将输入的视频流直接输出。
上述实施例中，Flash存储器还可以替换成eMMC、SD卡、硬盘等非易失性存储器。
上述实施例中，CPU为FPGA芯片的内嵌处理器(包括ARM、NiosII或MicroBlaze)，CPU可以通过USB、以太网或串口等通信口与PC通信，实现图像文件、字库文件、时序配置文件及计算机程序的下载，然后存储在Flash存储器中。本实施例装置上电后，CPU从Flash存储器中加载计算机程序，并控制DDR多端口读写控制器将图像文件、字库文件和时序配置文件加载到在DDR4存储器中指定的地址空间。叠加字符时，PC通过通信口给CPU发送字符叠加指令，并把要叠加的字符、坐标及通道号发给CPU。CPU收到这些数据之后，把这些参数发给DDR多端口读写控制器，DDR多端口读写控制器从DDR字库地址读取点阵数据，按照字符叠加的坐标，写入到对应通道的DDR字符显存地址中。
上述实施例中，CPU只需将需要叠加的字符、像素坐标、颜色及输出信号通道号发给FPGA硬件逻辑处理，大大降低了CPU的负担，提高了CPU的性能及吞吐量。CPU也可以不通过DDR多端口读写控制器，直接完成DDR多端口读写控制器相应的动作，但这样会加大CPU的数据处理量及吞吐率，影响CPU的性能。
上述实施例中，视频流生成模块主要用于将字符叠加模块提供的RGB格式的视频流按照视频接口协议(如DP、MIPI、HDMI、VbyOne、LVDS等协议)输出相应信号接口模式的视频信号。
本领域的技术人员容易理解，本说明书未作详细描述的内容属于本领域专业技术人员公知的现有技术，以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种对图像进行字符叠加的方法，用于对图像信号源的多路输出信号进行字符叠加操作，其特征在于，提供第一存储单元，在该第一存储单元中指定第一地址空间，以及与该多路输出信号一一对应的多个第二地址空间；每路输出信号的字符叠加操作包括以下步骤：
S1)将字库文件加载到该第一地址空间中；
S2)获得待叠加的字符在该第一地址空间中的偏移地址；
S3)根据待叠加的像素坐标在该第二地址空间中指定字符显存地址；
S4)将该偏移地址中的点阵数据写入该字符显存地址中，获得字符显存数据；
S5)根据时序控制信号读取该字符显存数据并叠加到图像数据中的所述像素坐标上。
2.根据权利要求1所述的对图像进行字符叠加的方法，其特征在于，步骤S2中，若所述需要叠加的字符为英文字符，则查询该英文字符对应的ASCII值在该第一地址空间中的偏移地址；
若所述需要叠加的字符为中文字符，则查询该中文字符对应的区位码在该第一地址空间中的偏移地址。
3.根据权利要求1所述的对图像进行字符叠加的方法，其特征在于，在该第一存储单元中还指定用于加载图像文件的第三地址空间，以及用于加载时序配置文件的第四地址空间；
根据该时序配置文件生成该时序控制信号；
根据该时序控制信号从该第三地址空间中读取该图像数据。
4.根据权利要求1所述的对图像进行字符叠加的方法，其特征在于，步骤S5还包括以下步骤：
若该字符显存数据的值为1，则将图像数据中对应像素坐标的灰度值替换为字符前景色。
5.根据权利要求4所述的对图像进行字符叠加的方法，其特征在于，该字符前景色由CPU控制模块进行配置。
6.一种对图像进行字符叠加的装置，用于对图像信号源的多路输出信号进行字符叠加操作，其特征在于，该装置包括用于加载字库文件的第一存储单元，用于下发字符叠加命令的上位机，以及用于对该多路输出信号进行字符叠加操作的可编程逻辑器件；
该可编程逻辑器件中设置有CPU控制模块，以及与该多路输出信号一一对应的多个字符叠加模块；该CPU控制模块用于根据该字符叠加命令读取字库文件中的点阵数据，并发送到该多个字符叠加模块中进行字符叠加操作。
7.根据权利要求6所述的对图像进行字符叠加的装置，其特征在于，该装置还包括第二存储单元，用于存储字库文件和图像文件；该第一存储单元从第二存储单元中加载字库文件和图像文件；该CPU控制模块根据该字符叠加命令读取该图像文件中的图像数据，并发送到该多个字符叠加模块中与该点阵数据进行字符叠加操作。
8.根据权利要求7所述的对图像进行字符叠加的装置，其特征在于，该第二存储单元还用于存储计算机程序，该计算机程序被该CPU控制模块执行时实现如权利要求1-5任一项所述方法的步骤。
9.根据权利要求7所述的对图像进行字符叠加的装置，其特征在于，该可编程逻辑器件中还设置有多端口读写控制模块，该多端口读写控制模块用于根据该CPU控制模块的控制命令读取点阵数据和图像数据，并发送到该多个字符叠加模块中进行字符叠加操作。
10.根据权利要求9所述的对图像进行字符叠加的装置，其特征在于，该可编程逻辑器件中还设置有时序配置模块，该第二存储单元还用于存储时序配置文件，该时序配置模块根据该时序配置文件生成时序控制信号；该多端口读写控制模块根据该时序控制信号读取该点阵数据和该图像数据。
CN201810017140.8A 2018-01-09 2018-01-09 一种对图像进行字符叠加的方法及装置 Active CN108259797B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810017140.8A CN108259797B (zh) 2018-01-09 2018-01-09 一种对图像进行字符叠加的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810017140.8A CN108259797B (zh) 2018-01-09 2018-01-09 一种对图像进行字符叠加的方法及装置

Publications (2)

Publication Number Publication Date
CN108259797A true CN108259797A (zh) 2018-07-06
CN108259797B CN108259797B (zh) 2023-05-16

Family

ID=62724796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810017140.8A Active CN108259797B (zh) 2018-01-09 2018-01-09 一种对图像进行字符叠加的方法及装置

Country Status (1)

Country Link
CN (1) CN108259797B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109143628A (zh) * 2018-09-14 2019-01-04 武汉帆茂电子科技有限公司 一种在液晶模组实时显示Flick，Vcom数值的装置及方法
CN111222390A (zh) * 2018-11-23 2020-06-02 简韶逸 取得眼球追踪位置的影像运算方法和其系统
CN111311479A (zh) * 2020-01-14 2020-06-19 成都智明达电子股份有限公司 一种基于fpga字符叠加的方法
CN111554334A (zh) * 2020-04-30 2020-08-18 武汉精立电子技术有限公司 一种实现多tap访问DDR的方法及系统
CN111818277A (zh) * 2020-06-24 2020-10-23 重庆山淞信息技术有限公司 视频图像的字符叠加方法、装置、计算机设备和存储介质
CN112581509A (zh) * 2020-12-25 2021-03-30 北京环境特性研究所 一种基于sopc的无人机载地面目标实时跟踪系统及跟踪方法
CN113254388A (zh) * 2021-05-31 2021-08-13 上海热芯视觉科技有限公司 人机交互系统与方法、设备、计算机可读介质
CN113900746A (zh) * 2021-09-06 2022-01-07 广东瑞德智能科技股份有限公司 灵动显示方法及家用电器
CN114257758A (zh) * 2020-09-25 2022-03-29 湖北视拓光电科技有限公司 一种基于fpga的人机界面高效叠加方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107543A (ja) * 1994-10-07 1996-04-23 Sony Corp 文字表示制御装置
CN2826874Y (zh) * 2005-08-16 2006-10-11 湖南安通科技发展有限公司 多路现场视频字符叠加装置
CN201039329Y (zh) * 2007-04-13 2008-03-19 大连捷成实业发展有限公司 视频字符叠加装置
WO2009037818A1 (ja) * 2007-09-19 2009-03-26 Panasonic Corporation デジタル画像処理装置
CN101640768A (zh) * 2008-07-30 2010-02-03 天津天地伟业数码科技有限公司 多通道osd视频叠加控制器
CN102209205A (zh) * 2011-06-14 2011-10-05 中国科学院长春光学精密机械与物理研究所 电视跟踪器中的视频叠加显示装置
CN103747191A (zh) * 2014-01-27 2014-04-23 大连科迪视频技术有限公司 网络交互式高清字符叠加系统
CN104469209A (zh) * 2013-09-17 2015-03-25 天津智树电子科技有限公司 一种3u多通道dvi osd视频板
CN104900204A (zh) * 2015-06-12 2015-09-09 武汉精测电子技术股份有限公司 基于fpga的逻辑画面叠加装置及方法
CN105227873A (zh) * 2015-09-01 2016-01-06 青岛中星微电子有限公司 一种在屏显示数据的测试方法和装置
CN105355191A (zh) * 2015-12-05 2016-02-24 中国航空工业集团公司洛阳电光设备研究所 一种基于fpga的多模式图像显示控制方法
CN106534722A (zh) * 2016-12-19 2017-03-22 中国科学院长春光学精密机械与物理研究所 基于fpga的视频流字符叠加处理系统及处理方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107543A (ja) * 1994-10-07 1996-04-23 Sony Corp 文字表示制御装置
CN2826874Y (zh) * 2005-08-16 2006-10-11 湖南安通科技发展有限公司 多路现场视频字符叠加装置
CN201039329Y (zh) * 2007-04-13 2008-03-19 大连捷成实业发展有限公司 视频字符叠加装置
WO2009037818A1 (ja) * 2007-09-19 2009-03-26 Panasonic Corporation デジタル画像処理装置
CN101640768A (zh) * 2008-07-30 2010-02-03 天津天地伟业数码科技有限公司 多通道osd视频叠加控制器
CN102209205A (zh) * 2011-06-14 2011-10-05 中国科学院长春光学精密机械与物理研究所 电视跟踪器中的视频叠加显示装置
CN104469209A (zh) * 2013-09-17 2015-03-25 天津智树电子科技有限公司 一种3u多通道dvi osd视频板
CN103747191A (zh) * 2014-01-27 2014-04-23 大连科迪视频技术有限公司 网络交互式高清字符叠加系统
CN104900204A (zh) * 2015-06-12 2015-09-09 武汉精测电子技术股份有限公司 基于fpga的逻辑画面叠加装置及方法
CN105227873A (zh) * 2015-09-01 2016-01-06 青岛中星微电子有限公司 一种在屏显示数据的测试方法和装置
CN105355191A (zh) * 2015-12-05 2016-02-24 中国航空工业集团公司洛阳电光设备研究所 一种基于fpga的多模式图像显示控制方法
CN106534722A (zh) * 2016-12-19 2017-03-22 中国科学院长春光学精密机械与物理研究所 基于fpga的视频流字符叠加处理系统及处理方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109143628A (zh) * 2018-09-14 2019-01-04 武汉帆茂电子科技有限公司 一种在液晶模组实时显示Flick，Vcom数值的装置及方法
CN109143628B (zh) * 2018-09-14 2021-09-28 武汉帆茂电子科技有限公司 一种在液晶模组实时显示Flick，Vcom数值的装置及方法
CN111222390A (zh) * 2018-11-23 2020-06-02 简韶逸 取得眼球追踪位置的影像运算方法和其系统
CN111222390B (zh) * 2018-11-23 2023-11-03 简韶逸 取得眼球追踪位置的影像运算方法和其系统
CN111311479A (zh) * 2020-01-14 2020-06-19 成都智明达电子股份有限公司 一种基于fpga字符叠加的方法
CN111311479B (zh) * 2020-01-14 2023-09-29 成都智明达电子股份有限公司 一种基于fpga字符叠加的方法
CN111554334A (zh) * 2020-04-30 2020-08-18 武汉精立电子技术有限公司 一种实现多tap访问DDR的方法及系统
CN111554334B (zh) * 2020-04-30 2021-11-23 武汉精立电子技术有限公司 一种实现多tap访问DDR的方法及系统
CN111818277A (zh) * 2020-06-24 2020-10-23 重庆山淞信息技术有限公司 视频图像的字符叠加方法、装置、计算机设备和存储介质
CN114257758A (zh) * 2020-09-25 2022-03-29 湖北视拓光电科技有限公司 一种基于fpga的人机界面高效叠加方法
CN112581509B (zh) * 2020-12-25 2023-08-15 北京环境特性研究所 一种基于sopc的无人机载地面目标实时跟踪系统及跟踪方法
CN112581509A (zh) * 2020-12-25 2021-03-30 北京环境特性研究所 一种基于sopc的无人机载地面目标实时跟踪系统及跟踪方法
CN113254388A (zh) * 2021-05-31 2021-08-13 上海热芯视觉科技有限公司 人机交互系统与方法、设备、计算机可读介质
CN113254388B (zh) * 2021-05-31 2022-09-30 上海热芯视觉科技有限公司 人机交互系统与方法、设备、计算机可读介质
CN113900746A (zh) * 2021-09-06 2022-01-07 广东瑞德智能科技股份有限公司 灵动显示方法及家用电器

Also Published As

Publication number Publication date
CN108259797B (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
CN108259797A (zh) 一种对图像进行字符叠加的方法及装置
US8446420B2 (en) Memory system and method for improved utilization of read and write bandwidth of a graphics processing system
US7657679B2 (en) Packet processing systems and methods
US5148524A (en) Dynamic video RAM incorporating on chip vector/image mode line modification
EP0197412A2 (en) Variable access frame buffer memory
USRE35921E (en) Dynamic video RAM incorporating single clock random port control
US5148523A (en) Dynamic video RAM incorporationg on chip line modification
CN107886466B (zh) 一种图形处理器图像处理单元系统
EP0635817B1 (en) A synchronous dynamic memory
CN102763071A (zh) 仅取回帧的活动区域的用户接口单元
JPH0687189B2 (ja) 表示装置
US5946256A (en) Semiconductor memory having data transfer between RAM array and SAM array
JPH09506440A (ja) ウィンドウ用フレーム・バッファ内でのマルチ・ブロック・モード動作
KR0174630B1 (ko) Dram/vram 메인 메모리의 블록/플래시 기입 기능을 위한 다중 데이타 레지스터 및 번지 지정 기술
JPH0352067B2 (zh)
US5818465A (en) Fast display of images having a small number of colors with a VGA-type adapter
JP4974127B2 (ja) 半導体メモリ装置及び情報処理方法
CN110704369A (zh) 存储器及其控制方法
JPH07210140A (ja) イメージ供給方法及び帯域幅を改善するために空間的冗長量を使用する図形制御装置
JPH03134751A (ja) Ｄｍａデータ転送装置
JPH04333953A (ja) バンクメモリ制御方式
JPS63178320A (ja) マルチウインドウ表示装置
JPH02165385A (ja) 画像メモリ制御方式
JPH05238065A (ja) プリンタ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant