CN106534722A - 基于fpga的视频流字符叠加处理系统及处理方法 - Google Patents

基于fpga的视频流字符叠加处理系统及处理方法 Download PDF

Info

Publication number
CN106534722A
CN106534722A CN201611174446.1A CN201611174446A CN106534722A CN 106534722 A CN106534722 A CN 106534722A CN 201611174446 A CN201611174446 A CN 201611174446A CN 106534722 A CN106534722 A CN 106534722A
Authority
CN
China
Prior art keywords
character
module
fpga
code value
pixel code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611174446.1A
Other languages
English (en)
Other versions
CN106534722B (zh
Inventor
李汉清
李丙玉
刘建卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Original Assignee
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changchun Institute of Optics Fine Mechanics and Physics of CAS filed Critical Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority to CN201611174446.1A priority Critical patent/CN106534722B/zh
Publication of CN106534722A publication Critical patent/CN106534722A/zh
Application granted granted Critical
Publication of CN106534722B publication Critical patent/CN106534722B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/278—Subtitling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
    • H04N21/4314—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for fitting data in a restricted space on the screen, e.g. EPG data in a rectangular grid

Abstract

本发明涉及一种基于FPGA的视频流字符叠加处理系统及处理方法，属于FPGA视频处理技术领域。解决现有FPGA字符叠加方法长时间在固定位置显示字符导致显示器的工作寿命短、及显示效果生硬的技术问题。本发明的基于FPGA的视频流字符叠加处理系统在FPGA片设置了字符ROM模块，用于存储显示过程中所需的所有字符信息，无需使用大容量外部存储器件，利用FPGA的乘法器资源和流水线处理技术，实现在视频流上实时叠加透明度可变的字符信息。本发明基于FPGA的视频流字符叠加处理方法能够在视频流数据上完成实时叠加字符，动态调整叠加字符内容和位置，通过调整透明度和亮度方式可清晰显示字符，通过超时字符消隐方式可减少长时间显示固定字符对显示器件造成损害。

Description

基于FPGA的视频流字符叠加处理系统及处理方法
技术领域
本发明涉及FPGA视频处理技术领域，具体涉及一种基于FPGA的视频流字符叠加处理系统及处理方法。
背景技术
随着视频技术的广泛应用，视频字符叠加技术也得到了空前发展。视频字符叠加是在视频图像的特定位置显示字符信息，提供辅助提示信息。目前，实现视频字符叠加通常采用单片机实现，单片机根据输入的视频同步信号控制字符在特定位置显示。这种方法多用于处理模拟视频信号，硬件电路比较复杂，由于同步时序要求严格，单片机实现可靠性差。专用的字符叠加芯片的出现简化了电路设计，使用方便，但使用专用芯片不容易实现多字符叠加，灵活性差。
采用大容量外部存储器件也可以实现视频字符叠加。使用外部存储缓存视频数据，利用DSP或单片机读取外部存储，经字符叠加处理后覆盖原始视频数据。这种方案要求整个系统中必须包含大容量外部存储器件，而且字符叠加处理过程一般在毫秒量级，不能满足实时视频处理要求。
FPGA视频处理技术已经广泛应用于众多领域，如国防安全、航空航天，安防监控和医疗器械等。虽然，已经出现了多种类型的数字视频字符叠加专用芯片，但是，出于减小功耗、整体尺寸和提高可靠性考虑，以FPGA为控制核心的设计中很少使用字符叠加专用芯片。现有FPGA字符叠加方法显示位置固定，叠加字符与视频数据没有关联，显示效果生硬，由于长时间在固定位置显示字符，缩短了显示器的工作寿命。
发明内容
本发明要解决现有FPGA字符叠加方法长时间在固定位置显示字符导致显示器的工作寿命短、及显示效果生硬的技术问题，提供一种基于FPGA的视频流字符叠加处理系统及处理方法。
为了解决上述技术问题，本发明的技术方案具体如下：
一种基于FPGA的视频流字符叠加处理系统，包括：
监测原始视频流数据行列坐标位置、寻找字符叠加位置的行列位置监测模块；
存储在FPGA片上的字符位图信息、根据字符选择参数输出字符信息的字符ROM模块；
根据透明度参数、亮度参数和视频数据计算叠加后像素码值的字符透明度计算模块；
根据透明度参数、亮度参数和视频数据计算叠加后像素码值的背景透明度计算模块；
使用计算后的像素码值替换原有像素码值的字符叠加模块；
使用计算后的像素码值替换原有像素码值的背景叠加模块；
根据超时参数计时、打开或关闭字符叠加信息的超时消隐模块。
一种基于FPGA的视频流字符叠加处理方法，包括以下步骤：
步骤1、带有行场同步信号的原始视频流数据进入行列位置监测模块，开启行列计数，当行列计数值达到叠加起始坐标参数后，触发字符叠加过程，并通知字符透明度计算模块开始取字符计算；
步骤2、字符ROM模块根据当前行列计数值和字符选择参数计算当前字符的基地址和偏移地址值，从字符ROM模块中读取出当前字符位图信息，每次只读取一行字符位图信息；若读取出的字符位图信息数据为要显示的字符，则进入字符透明度计算模块，否则进入背景透明度计算模块；
步骤3、字符透明度计算模块或背景透明度计算模块根据公式，取原始视频流数据中对应像素点的像素码值，根据字符透明度参数和字符亮度参数，计算叠加后的像素码值，传递给字符叠加模块或背景叠加模块；
步骤4、字符叠加模块或背景叠加模块需要缓存视频流数据等待计算过程结束后，将计算后的叠加像素码值替换原位置像素码值；
步骤5、超时消隐模块监测字符叠加过程是否已经超时，控制字符叠加过程开启或关闭。
在上述技术方案中，字符ROM模块宽度等于字符位图宽度，深度为所有字符高度之和；所有字符高度相同，占用字符ROM模块空间相同。
在上述技术方案中，所述字符透明度计算模块或背景透明度计算模块根据公式Dout＝(α×Din+(256-α)×Dchar)/256计算叠加后的像素码值，其中Dchar、α分别为字符或背景的亮度和透明度信息，Din为输入像素码值，Dout为输出像素码值。
本发明的有益效果是：
本发明提供的一种基于FPGA的视频流字符叠加处理系统，在FPGA片设置了字符ROM模块，开辟少量存储空间用于存储显示过程中所需的所有字符信息，无需使用大容量外部存储器件，利用FPGA的乘法器资源和流水线处理技术，实现在视频流上实时叠加透明度可变的字符信息。通过字符透明度计算模块和背景透明度计算模块调整透明度和亮度方式可清晰显示字符。通过增加超时消隐模块控制字符叠加过程开启或关闭，降低长时间显示固定字符对显示器件的损害。
本发明提供的一种基于FPGA的视频流字符叠加处理方法无需大容量外部存储器件，能够在视频流数据上完成实时叠加字符，动态调整叠加字符内容和位置，通过调整透明度和亮度方式可清晰显示字符，通过超时字符消隐方式可减少长时间显示固定字符对显示器件造成损害。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1为本发明的基于FPGA的视频流字符叠加处理方法流程图；
图2为本发明的字符叠加计算过程示意图；
图3为本发明的字符ROM模块中字符1的存储示意图。
具体实施方式
下面结合附图对本发明做以详细说明。
一种基于FPGA的视频流字符叠加处理系统，包括：监测原始视频流数据行列坐标位置、寻找字符叠加位置的行列位置监测模块；存储在FPGA片上的字符位图信息、根据字符选择参数输出字符信息的字符ROM模块；根据透明度参数、亮度参数和视频数据计算叠加后像素码值的字符透明度计算模块和背景透明度计算模块；使用计算后的像素码值替换原有像素码值的字符叠加模块和背景叠加模块；根据超时参数计时、打开或关闭字符叠加信息的超时消隐模块。所述字符ROM模块是开辟在FPGA片上的存储模块，只存储显示过程中需要的字符位图信息。根据使用需求，预先生成字符位图，每像素点采用1bit标识，数据1表示字符，数据0表示空白背景；为提高ROM读取效率，字符ROM模块宽度等于字符位图宽度，深度等于所有字符高度之和；所有字符高度相同，占用字符ROM模块空间相同，根据字符选择参数，通过基地址和地址偏移方式可以快速灵活的查找字符信息，进而实现视频中字符内容更新。
如图1所示：一种基于FPGA的视频流字符叠加处理方法，具体步骤如下：
步骤1、带有行场同步信号的原始视频流数据进入行列位置监测模块，开启行列计数，当行列计数值达到叠加起始坐标参数后，触发字符叠加过程，并通知字符透明度计算模块开始取字符计算；特别地，每帧图像字符叠加的起始坐标可以不相同，进而实现视频中字符运动效果。
步骤2、字符ROM模块根据当前行列计数值和字符选择参数计算当前字符的基地址和偏移地址值，从字符ROM模块中读取出当前字符位图信息，每次只读取一行字符位图信息；若读取出的字符位图信息数据为1(数据1表示字符)，则进入字符透明度模块，否则进入背景透明度计算模块；
步骤3、字符透明度计算模块根据公式Dout＝(α×Din+(256-α)×Dchar)/256，取原始视频流数据中对应像素点的像素码值，根据字符透明度参数和字符亮度参数，带入公式利用FPGA的乘法器资源计算叠加后的像素码值，传递给字符叠加模块；
其中Dchar、α分别为字符的亮度和透明度信息，Din为输入像素码值，Dout为输出像素码值；特别地，当α＝0时，字符完全不透明，α＝256时，字符完全透明；每帧图像字符亮度和透明度信息可以不相同，进而实现字符显示效果动态变化。
步骤4、背景透明度计算模块工作过程与字符透明度计算模块相似，根据公式Dout＝(α×Din+(256-α)×Dchar)/256，取原始视频流数据中对应像素点的像素码值，根据字符透明度参数和字符亮度参数，带入公式利用FPGA的乘法器资源计算叠加后的像素码值，传递给背景叠加模块；特别地，背景范围可以不仅限于字符背景，通过调整背景坐标范围，可以扩大为覆盖更大区域的背景；
其中Dchar、α分别为背景的亮度和透明度信息，Din为输入像素码值，Dout为输出像素码值；特别地，当α＝0时，背景完全不透明，α＝256时，背景完全透明；每帧图像背景亮度和透明度信息可以不相同，进而实现字符显示效果动态变化。
步骤5、由于透明度计算和读取字符ROM模块需要占用多个时钟周期，字符叠加模块或背景叠加模块需要缓存视频流数据等待计算过程结束后，将计算后的叠加像素码值替换原位置像素码值；
步骤6、超时消隐模块独立于字符叠加过程，监测字符叠加过程是否已经超时，控制字符叠加过程开启或关闭，FPGA开启计数器，若计数值超过超时参数，则关闭字符叠加过程；计数过程中可复位计数值，重新开始计数，则避免字符消隐；在字符消隐时，计数过程停止，等待消隐使能信号失效，则开启字符叠加过程；特别地，通过控制消隐使能信号和超时计数参数，可实现叠加字符闪烁功能。
其中，字符(或背景)透明度计算模块运算过程如图2。为提高FPGA运算效率，减少资源占用，整理计算公式Dout＝(α×Din+(256-α)×Dchar)/256得到Dout＝Dchar+(α×(Din-Dchar))/256。将原公式两次乘法运算减为只需一次乘法。除法运算由于除数为256，可以通过右移8位实现，避免使用复杂的除法器资源。运算过程为：比较视频输入像素码值Din和字符(或背景)亮度值Dchar大小，避免减法运算和加法运算中出现负数；将|Din-Dchar|和字符(或背景)透明度值α送入乘法器模块，需要等待数个时钟周期得到乘积结果；乘积结果右移8bit送入加法器；加法器根据比较器标志计算得出叠加后像素码值即输出像素码值Dout。每帧图像的字符(或背景)透明度和亮度值以及字符内容和位置在帧有效期间不变，两帧之间的值可以变化，进而实现字符的变化和多种动态显示效果。
其中，字符ROM模块中存储视频显示过程中所需的所有字符位图信息。字符1的存储形式如图3，字符宽度8，高度16，每个像素点用1bit存储标识，数据1表示字符，数据0表示空白背景。字符基地址等于字符选择参数与字符高度乘积，偏移地址等于与叠加其实行的偏移行数，每次读取一行字符位图信息。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (4)

1.一种基于FPGA的视频流字符叠加处理系统，其特征在于，包括：
监测原始视频流数据行列坐标位置、寻找字符叠加位置的行列位置监测模块；
存储在FPGA片上的字符位图信息、根据字符选择参数输出字符信息的字符ROM模块；
根据透明度参数、亮度参数和视频数据计算叠加后像素码值的字符透明度计算模块；
根据透明度参数、亮度参数和视频数据计算叠加后像素码值的背景透明度计算模块；
使用计算后的像素码值替换原有像素码值的字符叠加模块；
使用计算后的像素码值替换原有像素码值的背景叠加模块；
根据超时参数计时、打开或关闭字符叠加信息的超时消隐模块。
2.一种基于FPGA的视频流字符叠加处理方法，其特征在于，包括以下步骤：
步骤1、带有行场同步信号的原始视频流数据进入行列位置监测模块，开启行列计数，当行列计数值达到叠加起始坐标参数后，触发字符叠加过程，并通知字符透明度计算模块开始取字符计算；
步骤2、字符ROM模块根据当前行列计数值和字符选择参数计算当前字符的基地址和偏移地址值，从字符ROM模块中读取出当前字符位图信息，每次只读取一行字符位图信息；若读取出的字符位图信息数据为要显示的字符，则进入字符透明度计算模块，否则进入背景透明度计算模块；
步骤3、字符透明度计算模块或背景透明度计算模块根据公式，取原始视频流数据中对应像素点的像素码值，根据字符透明度参数和字符亮度参数，计算叠加后的像素码值，传递给字符叠加模块或背景叠加模块；
步骤4、字符叠加模块或背景叠加模块需要缓存视频流数据等待计算过程结束后，将计算后的叠加像素码值替换原位置像素码值；
步骤5、超时消隐模块监测字符叠加过程是否已经超时，控制字符叠加过程开启或关闭。
3.根据权利要求2所述的基于FPGA的视频流字符叠加处理方法，其特征在于，所述字符ROM模块宽度等于字符位图宽度，深度为所有字符高度之和；所有字符高度相同，占用字符ROM模块空间相同。
4.根据权利要求2或3所述的基于FPGA的视频流字符叠加处理方法，其特征在于，所述字符透明度计算模块或背景透明度计算模块根据公式Dout＝(α×Din+(256-α)×Dchar)/256计算叠加后的像素码值，其中Dchar、α分别为字符或背景的亮度和透明度信息，Din为输入像素码值，Dout为输出像素码值。
CN201611174446.1A 2016-12-19 2016-12-19 基于fpga的视频流字符叠加处理系统及处理方法 Expired - Fee Related CN106534722B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611174446.1A CN106534722B (zh) 2016-12-19 2016-12-19 基于fpga的视频流字符叠加处理系统及处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611174446.1A CN106534722B (zh) 2016-12-19 2016-12-19 基于fpga的视频流字符叠加处理系统及处理方法

Publications (2)

Publication Number Publication Date
CN106534722A true CN106534722A (zh) 2017-03-22
CN106534722B CN106534722B (zh) 2019-08-16

Family

ID=58339471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611174446.1A Expired - Fee Related CN106534722B (zh) 2016-12-19 2016-12-19 基于fpga的视频流字符叠加处理系统及处理方法

Country Status (1)

Country Link
CN (1) CN106534722B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107155074A (zh) * 2017-05-17 2017-09-12 威创集团股份有限公司 视频字符叠加方法和系统
CN108259797A (zh) * 2018-01-09 2018-07-06 武汉精测电子集团股份有限公司 一种对图像进行字符叠加的方法及装置
CN108391065A (zh) * 2018-04-13 2018-08-10 西安微电子技术研究所 一种高清视频实时半透明叠加方法
CN109714548A (zh) * 2018-12-18 2019-05-03 中国航空工业集团公司洛阳电光设备研究所 一种基于fpga的实时视频叠加处理系统
CN111311479A (zh) * 2020-01-14 2020-06-19 成都智明达电子股份有限公司 一种基于fpga字符叠加的方法
CN111683213A (zh) * 2020-06-16 2020-09-18 中国北方车辆研究所 基于感兴趣区域灰度图像的自适应字符叠加系统及方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201557187U (zh) * 2009-10-20 2010-08-18 大连捷成实业发展有限公司 一种数字视频字符叠加系统
CN102004219A (zh) * 2010-09-17 2011-04-06 南京理工大学 一种红外焦平面阵列探测器模拟装置及模拟方法
CN102857703A (zh) * 2012-09-07 2013-01-02 天津市亚安科技股份有限公司 高清视频字符叠加系统及控制方法
CN103731608A (zh) * 2013-12-27 2014-04-16 深圳英飞拓科技股份有限公司 一种能支持多种颜色及自动反色的字符叠加显示方法
CN104023182A (zh) * 2013-12-16 2014-09-03 天津天地伟业数码科技有限公司 基于fpga的字符叠加装置及叠加方法
WO2014193220A3 (en) * 2013-05-28 2015-04-23 Mimos Berhad System and method for multiple license plates identification
CN105872418A (zh) * 2016-03-30 2016-08-17 浙江大华技术股份有限公司 一种在数字图像上叠加gui图层的方法及装置
CN205510240U (zh) * 2016-03-18 2016-08-24 江苏惠纬讯信息科技有限公司 一种高清网络视频字符叠加器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201557187U (zh) * 2009-10-20 2010-08-18 大连捷成实业发展有限公司 一种数字视频字符叠加系统
CN102004219A (zh) * 2010-09-17 2011-04-06 南京理工大学 一种红外焦平面阵列探测器模拟装置及模拟方法
CN102857703A (zh) * 2012-09-07 2013-01-02 天津市亚安科技股份有限公司 高清视频字符叠加系统及控制方法
WO2014193220A3 (en) * 2013-05-28 2015-04-23 Mimos Berhad System and method for multiple license plates identification
CN104023182A (zh) * 2013-12-16 2014-09-03 天津天地伟业数码科技有限公司 基于fpga的字符叠加装置及叠加方法
CN103731608A (zh) * 2013-12-27 2014-04-16 深圳英飞拓科技股份有限公司 一种能支持多种颜色及自动反色的字符叠加显示方法
CN205510240U (zh) * 2016-03-18 2016-08-24 江苏惠纬讯信息科技有限公司 一种高清网络视频字符叠加器
CN105872418A (zh) * 2016-03-30 2016-08-17 浙江大华技术股份有限公司 一种在数字图像上叠加gui图层的方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杜升平 等: "FPGA在OSD中的应用", 《科学技术与工程》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107155074A (zh) * 2017-05-17 2017-09-12 威创集团股份有限公司 视频字符叠加方法和系统
CN108259797A (zh) * 2018-01-09 2018-07-06 武汉精测电子集团股份有限公司 一种对图像进行字符叠加的方法及装置
CN108391065A (zh) * 2018-04-13 2018-08-10 西安微电子技术研究所 一种高清视频实时半透明叠加方法
CN108391065B (zh) * 2018-04-13 2021-06-15 西安微电子技术研究所 一种高清视频实时半透明叠加方法
CN109714548A (zh) * 2018-12-18 2019-05-03 中国航空工业集团公司洛阳电光设备研究所 一种基于fpga的实时视频叠加处理系统
CN111311479A (zh) * 2020-01-14 2020-06-19 成都智明达电子股份有限公司 一种基于fpga字符叠加的方法
CN111311479B (zh) * 2020-01-14 2023-09-29 成都智明达电子股份有限公司 一种基于fpga字符叠加的方法
CN111683213A (zh) * 2020-06-16 2020-09-18 中国北方车辆研究所 基于感兴趣区域灰度图像的自适应字符叠加系统及方法

Also Published As

Publication number Publication date
CN106534722B (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
CN106534722A (zh) 基于fpga的视频流字符叠加处理系统及处理方法
CN100452167C (zh) 动态图像显示装置和动态图像显示方法
CN104808984B (zh) 显示界面刷新方法及装置
CN113225427B (zh) 一种图像显示的方法及终端设备
CN105872418A (zh) 一种在数字图像上叠加gui图层的方法及装置
CN102842297B (zh) 控制灰阶的方法、灰阶控制装置和液晶显示器
CN100557677C (zh) 显示系统中不用外部存储器来变换帧速率的装置和方法
EP0346437B1 (en) Apparatus for generating a cursor pattern on a display
CN103513844A (zh) 触摸感应装置及其驱动方法
CN108710479B (zh) 同步显示方法及装置、电子设备及存储介质
WO1999054865A1 (en) Conversion of a video signal for driving a liquid crystal display
CN103021376B (zh) 一种多信号图像窗口显示控制方法及系统
US20190122601A1 (en) Driving circuit for display screen, display method and display device
CN102547338B (zh) 一种适用于3d电视的dibr系统
CN101924899A (zh) 图像处理设备和图像处理方法
CN103731615A (zh) 显示方法与显示装置
US20150138261A1 (en) Driving device for driving display unit
KR20010109186A (ko) 프로젝터에 의한 영상표시장치
CN108055486A (zh) 一种亮度校正方法及装置
CN103024430A (zh) 模拟rgb信号的控制显示方法和系统
CN102103849A (zh) 一种osd控制器
CN103313012A (zh) 校正视频信号的视频处理设备及系统
CN101742082B (zh) 运动图像处理设备及其方法
CN107644451A (zh) 动画展示方法和装置
CN109618074A (zh) 一种对不标准输入vesa时序的健壮性设计方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190816

Termination date: 20201219