CN108391065B - 一种高清视频实时半透明叠加方法 - Google Patents
一种高清视频实时半透明叠加方法 Download PDFInfo
- Publication number
- CN108391065B CN108391065B CN201810333345.7A CN201810333345A CN108391065B CN 108391065 B CN108391065 B CN 108391065B CN 201810333345 A CN201810333345 A CN 201810333345A CN 108391065 B CN108391065 B CN 108391065B
- Authority
- CN
- China
- Prior art keywords
- definition video
- pixel
- superposition
- path
- stream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/265—Mixing
Abstract
一种高清视频实时半透明叠加方法,将FPGA内部的数字信号处理单元配置6个乘法器与3个加法器,6个乘法器分别用于单个像素路与其对应的乘法因子相乘,3个加法器用于3对对应像素路乘法结果相加,RGB三原色色域分离后,先进入乘法器,再进入加法器,最后通过二进制跳位,实现两路相同分辨率和刷新频率的高清视频信号实时半透明叠加。本发明实现了两路高清视频信号实时的实时半透明叠加,突破了叠加区域及字符的限定,叠加运算时间约为63纳秒。本发明不破坏原有视频流像素,将两路高清视频流进行半透明叠加,突破了叠加区域及字符的限定,灵活性更强。
Description
技术领域
本发明属于视频图像处理技术领域,具体涉及一种高清视频实时半透明叠加方法。
背景技术
以OSD叠加技术为代表的同类视频叠加技术是在破坏原视频流像素构成的基础上在指定区域叠加有限字符。传统的视频叠加技术破环了原视频流像素,使被叠加部分几乎不可观测,并且叠加区域控制死板,叠加字符或图案有限。
发明内容
为克服现有技术中的问题,本发明的目的在于提供一种高清视频实时半透明叠加方法,该方法不破坏原有视频流像素,将两路高清视频流进行半透明叠加,突破了叠加区域及字符的限定,灵活性更强。
为实现上述目的,本发明采用如下的技术方案:
一种高清视频实时半透明叠加方法,包括以下步骤:
将FPGA内部的数字信号处理单元配置6个乘法器与3个加法器,6个乘法器分别用于单个像素路与其对应的乘法因子相乘,3个加法器用于3对对应像素路乘法结果相加;RGB三原色色域分离后,先进入乘法器,再进入加法器,最后通过二进制跳位,实现两路相同分辨率和刷新频率的高清视频信号实时半透明叠加。
本发明进一步的改进在于,通过色域分离将RGB三原色分别进行高速叠加运算。
本发明进一步的改进在于,通过二进制跳位的具体过程为,对于R2/G2/B2一路高清视频流,如果原像素流单色像素深度为a,乘以乘法因子2n后,像素深度变为a+n,二进制跳位的意思是直接舍弃加法器输出结果中的后n位数据,再次将单色像素深度变回a,其中,n为R2/G2/B2一路高清视频流的透明度控制因子。
本发明进一步的改进在于,通过二进制跳位的具体过程为,对于R1/G1/B1一路高清视频流,如果原像素流单色像素深度为a,乘以乘法因子2m后,像素深度变为a+m,直接舍弃加法器输出结果中的后m位数据,再次将单色像素深度变回a,其中,m为R1/G1/B1一路高清视频流的透明度控制因子。
与现有技术相比,本发明具有的有益效果:通过在FPGA芯片内部集成的加法器与乘法器进行硬处理,采用DSP4E Slice和二进制跳位的方法,像素处理级数少,所以占用逻辑资源少,器件对应功耗也小。由于参考运算时钟选用的是高频高清视频像素时钟,所以叠加运算速度快。本发明实现了两路高清视频信号实时的实时半透明叠加,突破了叠加区域及字符的限定,叠加运算时间约为63纳秒。本发明不破坏原有视频流像素,将两路高清视频流进行半透明叠加,突破了叠加区域及字符的限定,灵活性更强,能够实时显示并叠加两路1600*1200@60hz高清视频流。
附图说明
图1为双路视频叠加逻辑示意图。
图中,R1/G1/B1和R2/G2/B2为两路高清视频流,m为R1/G1/B1一路高清视频流的透明度控制因子和n为R2/G2/B2一路高清视频流的透明度控制因子,叠加后形成一路半透明高清视频R/G/B。
具体实施方式
下面结合附图对本发明进行详细描述。
参见图1,本发明利用FPGA芯片内部集成的少量加法器与乘法器进行硬处理。将FPGA内部的DSP48Slice(数字信号处理单元)配置6个乘法器与3个加法器,6个乘法器分别用于单个像素路与其对应的乘法因子相乘,3个加法器用于3对对应像素路乘法结果相加。具体过程如下:
首先,通过色域分离的方法只将RGB三原色分别进行高速叠加运算而不是整体运算,避免高位像素误差累积。
然后,将FPGA内部的DSP48Slice(数字信号处理单元)配置6个乘法器与3个加法器,6个乘法器分别用于单个像素路与其对应的乘法因子相乘,3个加法器用于3对对应像素路乘法结果相加,RGB三原色通过色域分离后分别进行叠加,然后先进入乘法器,再进入加法器。
最后,对于R2/G2/B2一路高清视频流,如果原像素流单色像素深度为a,乘以乘法因子2n后,像素深度变为a+n,二进制跳位的意思是直接舍弃加法器输出结果中的后n位数据,再次将单色像素深度变回a,从而达到除法器的效果,实现两路相同分辨率和刷新频率的高清视频信号实时半透明叠加。同理,对于R1/G1/B1一路高清视频流,如果原像素流单色像素深度为a,乘以乘法因子2m后,像素深度变为a+m,二进制跳位的意思是直接舍弃加法器输出结果中的后m位数据,再次将单色像素深度变回a,从而达到除法器的效果。其中,m为R1/G1/B1一路高清视频流的透明度控制因子和n为R2/G2/B2一路高清视频流的透明度控制因子。
如图1所示,R1/G1/B1和R2/G2/B2为两路高清视频流,m为R1/G1/B1一路高清视频流的透明度控制因子和n为R2/G2/B2一路高清视频流的透明度控制因子,叠加后形成一路半透明高清视频R/G/B。
本发明采用二进制跳位的方法节约了用于构建除法器的逻辑资源,直接舍弃乘法器输出结果中的低位像素数据,保留高位像素数据。
本发明通过逐个像素运算的方式,依据高频高清视频像素时钟,对像素流中所有像素数据进行高速叠加运算,实现两路相同分辨率和刷新频率的高清视频信号实时半透明叠加。
Claims (1)
1.一种高清视频实时半透明叠加方法,其特征在于,包括以下步骤:
将FPGA内部的数字信号处理单元DSP4E Slice配置6个乘法器与3个加法器,6个乘法器分别用于单个像素路与其对应的乘法因子相乘,3个加法器用于3对对应像素路乘法结果相加;RGB三原色色域分离后进行叠加,先进入乘法器,再进入加法器,最后通过二进制跳位,实现两路相同分辨率和刷新频率的1600*1200@60hz高清视频信号实时半透明叠加,叠加后形成一路半透明高清视频R/G/B;叠加运算时间为63纳秒;
通过色域分离将RGB三原色分别进行高速叠加运算;
通过二进制跳位的具体过程为,对于R2/G2/B2一路高清视频流,如果原像素流单色像素深度为a,乘以乘法因子2n后,像素深度变为a+n,直接舍弃加法器输出结果中的后n位数据,再次将单色像素深度变回a,其中,n为R2/G2/B2一路高清视频流的透明度控制因子;
对于R1/G1/B1一路高清视频流,如果原像素流单色像素深度为a,乘以乘法因子2m后,像素深度变为a+m,二进制跳位的意思是直接舍弃加法器输出结果中的后m位数据,再次将单色像素深度变回a,从而达到除法器的效果;其中,m为R1/G1/B1一路高清视频流的透明度控制因子和n为R2/G2/B2一路高清视频流的透明度控制因子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810333345.7A CN108391065B (zh) | 2018-04-13 | 2018-04-13 | 一种高清视频实时半透明叠加方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810333345.7A CN108391065B (zh) | 2018-04-13 | 2018-04-13 | 一种高清视频实时半透明叠加方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108391065A CN108391065A (zh) | 2018-08-10 |
CN108391065B true CN108391065B (zh) | 2021-06-15 |
Family
ID=63073975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810333345.7A Active CN108391065B (zh) | 2018-04-13 | 2018-04-13 | 一种高清视频实时半透明叠加方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108391065B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007097545A1 (en) * | 2006-02-20 | 2007-08-30 | Yang Tae Kim | Flat light emitting oleds device from combined multiple dual emission transparent oleds |
CN202455458U (zh) * | 2011-12-28 | 2012-09-26 | 成都东银信息技术股份有限公司 | 用于数字电视版权验证的数字水印叠加装置 |
CN102724581A (zh) * | 2012-05-31 | 2012-10-10 | 福州瑞芯微电子有限公司 | 基于2d图像加速器实现像素叠加的方法 |
CN106534722A (zh) * | 2016-12-19 | 2017-03-22 | 中国科学院长春光学精密机械与物理研究所 | 基于fpga的视频流字符叠加处理系统及处理方法 |
CN107071275A (zh) * | 2017-03-22 | 2017-08-18 | 努比亚技术有限公司 | 一种图像合成方法及终端 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW591566B (en) * | 2003-06-03 | 2004-06-11 | Ritdisplay Corp | Full color display panel and color-separating substrate thereof |
-
2018
- 2018-04-13 CN CN201810333345.7A patent/CN108391065B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007097545A1 (en) * | 2006-02-20 | 2007-08-30 | Yang Tae Kim | Flat light emitting oleds device from combined multiple dual emission transparent oleds |
CN202455458U (zh) * | 2011-12-28 | 2012-09-26 | 成都东银信息技术股份有限公司 | 用于数字电视版权验证的数字水印叠加装置 |
CN102724581A (zh) * | 2012-05-31 | 2012-10-10 | 福州瑞芯微电子有限公司 | 基于2d图像加速器实现像素叠加的方法 |
CN106534722A (zh) * | 2016-12-19 | 2017-03-22 | 中国科学院长春光学精密机械与物理研究所 | 基于fpga的视频流字符叠加处理系统及处理方法 |
CN107071275A (zh) * | 2017-03-22 | 2017-08-18 | 努比亚技术有限公司 | 一种图像合成方法及终端 |
Also Published As
Publication number | Publication date |
---|---|
CN108391065A (zh) | 2018-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109801586B (zh) | 显示控制器、显示控制方法及系统、显示装置 | |
CN106559624B (zh) | 图文叠加装置及图文叠加方法 | |
US9734753B2 (en) | Data acquisition module and method, data processing unit, driver and display device | |
US11748986B2 (en) | Method and apparatus for recognizing key identifier in video, device and storage medium | |
CN107358900B (zh) | 测试用显示面板及其驱动方法和制作方法 | |
Kumar et al. | Efficient hardware of RGB to Gray conversion realized on FPGA and ASIC | |
JP2008185973A (ja) | 画像処理装置及び画像表示デバイス | |
EP0568361A2 (en) | A colour generation and mixing device | |
CN108391065B (zh) | 一种高清视频实时半透明叠加方法 | |
CN105046671A (zh) | 边缘处理方法及显示装置 | |
CN112669781B (zh) | 显示处理方法、显示处理装置及显示面板 | |
WO2022127053A1 (zh) | 显示处理方法、显示处理装置及显示面板 | |
JP2006154992A (ja) | ニューロプロセッサ | |
KR20000048934A (ko) | 그래픽 온-스크린 디스플레이 시스템 | |
CN112053416A (zh) | 图像处理方法、装置、存储介质及计算机设备 | |
Chacko et al. | Real-time video filtering and overlay character generation on FPGA | |
CN107872657A (zh) | 基于fpga的色域空间转换的方法 | |
US20200234625A1 (en) | Display system with variable resolution | |
CN104505051A (zh) | 一种液晶显示器及其控制方法 | |
CN104113720B (zh) | 一种多功能差分rgb视频生成装置 | |
CN114066915A (zh) | 一种用于航空视频图像叠加的边缘处理方法 | |
CN104837005B (zh) | 一种2d视频与3d视频转换播放的方法及其装置 | |
Chun et al. | Research on technology of color space conversion based on DSP48E | |
JPH1098743A (ja) | 輝度信号の計算装置及びその方法 | |
CN116939255B (zh) | 视频图像的显示方法、装置、存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |