CN114302087B - 一种mipi数据传输模式转换方法、装置及电子设备 - Google Patents
一种mipi数据传输模式转换方法、装置及电子设备 Download PDFInfo
- Publication number
- CN114302087B CN114302087B CN202111449759.4A CN202111449759A CN114302087B CN 114302087 B CN114302087 B CN 114302087B CN 202111449759 A CN202111449759 A CN 202111449759A CN 114302087 B CN114302087 B CN 114302087B
- Authority
- CN
- China
- Prior art keywords
- video data
- mipi
- random access
- access memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims abstract description 69
- 230000005540 biological transmission Effects 0.000 title abstract description 57
- 238000013507 mapping Methods 0.000 claims abstract description 37
- 230000005284 excitation Effects 0.000 claims abstract description 29
- 238000003860 storage Methods 0.000 claims description 47
- 238000004806 packaging method and process Methods 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 8
- 238000012546 transfer Methods 0.000 claims description 8
- 230000003139 buffering effect Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Television Systems (AREA)
Abstract
本申请提供一种MIPI数据传输模式转换方法、装置及电子设备，该方法包括：获取待转换的MIPI命令数据；解析MIPI命令数据，以得到有效视频数据；根据预设的有效视频数据与随机存储器写地址之间的映射关系，将有效视频数据写入随机存储器；根据预设的MIPI视频激励与随机存储器的读地址之间的映射关系，从随机存储器中读取对应的目标视频数据；对目标视频数据和MIPI视频激励进行封装，以生成对应的MIPI视频数据，并将MIPI视频数据发送至视频显示设备。降低了MIPI数据传输模式转换成本。
Description
技术领域
本申请涉及数据通信技术领域，尤其涉及一种MIPI数据传输模式转换方法、装置及电子设备。
背景技术
移动行业处理器接口(Mobile Industry Processor Interface，简称：MIPI)是由包括ARM、三星、Intel等公司在内的MIPI联盟发起的为移动应用处理器制定的开放标准。其中，MIPI DSI是一种视频接口，DSI有两种模式：VIDEO模式(视频模式)和COMMAND模式(命令模式)，VIDEO模式不要求显示屏上集成Frame Buffer，COMMAND模式要求显示屏上集成Frame Buffer，从功耗和成本方面考虑，两种模式各有优缺点。
在现有技术中，为了可以使用终端MIPI VIDEO的显示设备替代MIPI COMMAND的显示设备，通常是采用专用的桥接芯片来实现MIPI COMMAN转MIPI VIDEO。但是，桥接芯片的制造成本较高，也就增加了MIPI数据传输模式转换的成本。
发明内容
本申请提供一种MIPI数据传输模式转换方法、装置及电子设备，以解决现有技术MIPI数据传输模式转换成本较高等缺陷。
本申请第一个方面提供一种MIPI数据传输模式转换方法，基于FPGA执行，所述FPGA包括随机存储器，所述方法包括：
获取待转换的MIPI命令数据；
解析所述MIPI命令数据，以得到有效视频数据；
根据预设的有效视频数据与所述随机存储器写地址之间的映射关系，将所述有效视频数据写入所述随机存储器；
根据预设的MIPI视频激励与所述随机存储器的读地址之间的映射关系，从所述随机存储器中读取对应的目标视频数据；
对所述目标视频数据和所述MIPI视频激励进行封装，以生成对应的MIPI视频数据，并将所述MIPI视频数据发送至视频显示设备。
可选的，还包括：
将所述有效视频数据缓存至第一FIFO队列；
所述根据预设的有效视频数据与所述随机存储器写地址之间的映射关系，将所述有效视频数据写入所述随机存储器，包括：
根据预设的有效视频数据与所述随机存储器写地址之间的映射关系，将所述第一FIFO队列中的有效视频数据写入所述随机存储器。
可选的，还包括：
根据当前的图像缩放需求，对所述第一FIFO队列中的有效视频数据进行图像缩放处理，以得到标准视频数据；
将所述标准视频数据缓存至第二FIFO队列；
所述根据预设的有效视频数据与所述随机存储器写地址之间的映射关系，将所述有效视频数据写入所述随机存储器，包括：
根据预设的标准视频数据与所述随机存储器写地址之间的映射关系，将所述第二FIFO队列中的标准视频数据写入所述随机存储器。
可选的，所述随机存储器为PS随机存储器，所述PS随机存储器包括第一存储区和第二存储区，所述将所述有效视频数据写入所述随机存储器，包括：
将所述有效视频数据写入所述第一存储区或第二存储区；
所述从所述随机存储器中读取对应的目标视频数据，包括：
若当前第一存储区已经存储所述有效视频数据，且当前正在执行所述将所述有效视频数据写入所述第二存储区的步骤，则从所述第一存储区读取所述目标视频数据。
可选的，所述MIPI视频激励包括待生成的MIPI视频数据的包头和包尾，所述对所述目标视频数据和所述MIPI视频激励进行封装，包括：
基于所述待生成的MIPI视频数据的包头和包尾，对所述目标视频数据和所述MIPI视频激励进行封装。
可选的，在将所述MIPI视频数据发送至视频显示设备之前，所述方法还包括：
获取所述视频显示设备的初始化操作信息和/或视频配置参数；
将所述初始化操作信息和/或视频配置参数，封装至所述MIPI视频数据，以重新封装所述MIPI视频数据。
可选的，所述解析所述MIPI命令数据，以得到有效视频数据，包括：
提取所述MIPI命令数据的包头信息；其中，所述包头信息至少包括目标视频模式；
根据所述目标视频模式，从所述MIPI命令数据中提取所述有效视频数据。
本申请第二个方面提供一种MIPI数据传输模式转换装置，部署在FPGA，所述FPGA包括随机存储器，所述装置包括：
获取模块，用于获取待转换的MIPI命令数据；
解析模块，用于解析所述MIPI命令数据，以得到有效视频数据；
写入模块，用于根据预设的有效视频数据与所述随机存储器写地址之间的映射关系，将所述有效视频数据写入所述随机存储器；
读取模块，用于根据预设的MIPI视频激励与所述随机存储器的读地址之间的映射关系，从所述随机存储器中读取对应的目标视频数据；
转换模块，用于对所述目标视频数据和所述MIPI视频激励进行封装，以生成对应的MIPI视频数据，并将所述MIPI视频数据发送至视频显示设备。
可选的，所述装置还包括：
第一缓存模块，用于将所述有效视频数据缓存至第一FIFO队列；
所述写入模块，具体用于：
根据预设的有效视频数据与所述随机存储器写地址之间的映射关系，将所述第一FIFO队列中的有效视频数据写入所述随机存储器。
可选的，所述装置还包括：
第二缓存模块，用于根据当前的图像缩放需求，对所述第一FIFO队列中的有效视频数据进行图像缩放处理，以得到标准视频数据；将所述标准视频数据缓存至第二FIFO队列；
所述写入模块，具体用于：
根据预设的标准视频数据与所述随机存储器写地址之间的映射关系，将所述第二FIFO队列中的标准视频数据写入所述随机存储器。
可选的，所述随机存储器为PS随机存储器，所述PS随机存储器包括第一存储区和第二存储区，所述写入模块，具体用于：
将所述有效视频数据写入所述第一存储区或第二存储区；
所述读取模块，具体用于：
若当前第一存储区已经存储所述有效视频数据，且当前正在执行所述将所述有效视频数据写入所述第二存储区的步骤，则从所述第一存储区读取所述目标视频数据。
可选的，所述转换模块，具体用于：
基于所述待生成的MIPI视频数据的包头和包尾，对所述目标视频数据和所述MIPI视频激励进行封装。
可选的，所述装置还包括：
参数封装模块，用于获取所述视频显示设备的初始化操作信息和/或视频配置参数；将所述初始化操作信息和/或视频配置参数，封装至所述MIPI视频数据，以重新封装所述MIPI视频数据。
可选的，所述解析模块，具体用于：
提取所述MIPI命令数据的包头信息；其中，所述包头信息至少包括目标视频模式；
根据所述目标视频模式，从所述MIPI命令数据中提取所述有效视频数据。
本申请第三个方面提供一种电子设备，包括：FPGA和存储器；
所述存储器存储计算机执行指令；
所述FPGA执行所述存储器存储的计算机执行指令，使得所述FPGA执行如上第一个方面以及第一个方面各种可能的设计所述的方法。
本申请第四个方面提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现如上第一个方面以及第一个方面各种可能的设计所述的方法。
本申请技术方案，具有如下优点：
本申请提供一种MIPI数据传输模式转换方法、装置及电子设备，该方法包括：获取待转换的MIPI命令数据；解析MIPI命令数据，以得到有效视频数据；根据预设的有效视频数据与随机存储器写地址之间的映射关系，将有效视频数据写入随机存储器；根据预设的MIPI视频激励与随机存储器的读地址之间的映射关系，从随机存储器中读取对应的目标视频数据；对目标视频数据和MIPI视频激励进行封装，以生成对应的MIPI视频数据，并将MIPI视频数据发送至视频显示设备。上述方案提供的方法由FPGA执行，FPGA的制造成本远低于桥接芯片，且FPGA具备支持多进程并行执行的特性，在保证MIPI数据传输模式转换效率的同时，降低了MIPI数据传输模式转换成本。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1为本申请实施例基于的MIPI数据传输模式转换系统的结构示意图；
图2为本申请实施例提供的MIPI数据传输模式转换方法的流程示意图；
图3为本申请实施例提供的示例性的MIPI数据传输模式转换方法的流程示意图；
图4为本申请实施例提供的MIPI数据传输模式转换装置的结构示意图；
图5为本申请实施例提供的电子设备的结构示意图。
通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。在以下各实施例的描述中，“多个”的含义是两个以上，除非另有明确具体的限定。
目前的MIPI命令显示方案大多是采用专用的驱动IC，驱动IC内部包含集成的FrameBuffer，这种IC与内部不集成Frame Buffer的IC相比价格相对较高，有时用户对终端显示设备要求不高但对成本要求较高时，可以使用终端MIPI视频的显示设备替代MIPI命令的显示设备。目前MIPI命令转MIPI视频的解决方案大多是采用专用的桥接芯片来实现。但是，桥接芯片的制造成本较高，也就增加了MIPI数据传输模式转换的成本。
针对上述问题，本申请实施例提供的MIPI数据传输模式转换方法、装置及电子设备，通过获取待转换的MIPI命令数据；解析MIPI命令数据，以得到有效视频数据；根据预设的有效视频数据与随机存储器写地址之间的映射关系，将有效视频数据写入随机存储器；根据预设的MIPI视频激励与随机存储器的读地址之间的映射关系，从随机存储器中读取对应的目标视频数据；对目标视频数据和MIPI视频激励进行封装，以生成对应的MIPI视频数据，并将MIPI视频数据发送至视频显示设备。上述方案提供的方法由FPGA执行，FPGA的制造成本远低于桥接芯片，且FPGA具备支持多进程并行执行的特性，在保证MIPI数据传输模式转换效率的同时，降低了MIPI数据传输模式转换成本。
下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本发明实施例进行描述。
首先，对本申请所基于的MIPI数据传输模式转换系统的结构进行说明：
本申请实施例提供的MIPI数据传输模式转换方法、装置及电子设备，适用于将MIPI命令数据转换为MIPI视频数据。如图1所示，为本申请实施例基于的MIPI数据传输模式转换系统的结构示意图，主要包括MIPI命令发送端、MIPI数据传输模式转换装置和视频显示设备，其中，该MIPI数据传输模式转换装置部署在FPGA上。具体地，MIPI数据传输模式转换装置接收MIPI命令发送端发送的MIPI命令数据，然后将该MIPI命令数据转换为MIPI视频数据，并将得到的MIPI视频数据发送到视频显示设备，以基于该视频显示设备显示对应的视频图像。
本申请实施例提供了一种MIPI数据传输模式转换方法，应用于FPGA，该FPGA包括随机存储器，该方法用于将MIPI命令数据转换为MIPI视频数据。本申请实施例的执行主体为电子设备，比如服务器、台式电脑、笔记本电脑、平板电脑及其他设置有FPGA且可以用于MIPI数据传输模式转换的电子设备。
如图2所示，为本申请实施例提供的MIPI数据传输模式转换方法的流程示意图，该方法包括：
步骤201，获取待转换的MIPI命令数据。
需要说明的是，MIPI命令数据即为MIPI COMMAND数据，是MIPI总线控制器使用显示命令报文来发送的像素数据流。
具体地，可以基于FPGA的MIPI D-PHY(物理层接口)完成MIPI命令的链路解包，以得到待转换的MIPI命令数据。
步骤202，解析MIPI命令数据，以得到有效视频数据。
具体地，可以通过对MIPI命令数据进行MIPI解析，从该MIPI命令数据中提取有效视频数据。具体可以是通过对MIPI命令数据报文进行解析，根据其包头和包尾记载的信息，从该MIPI命令数据报文中提取用于转换MIPI视频数据的有效视频数据。
步骤203，根据预设的有效视频数据与随机存储器写地址之间的映射关系，将有效视频数据写入随机存储器。
需要说明的是，该随机存储器(RAM)设置在本申请实施例所基于的FPGA上。
具体地，在FPGA得到用于转换MIPI视频数据的有效视频数据后，根据预设的有效视频数据与随机存储器写地址之间的映射关系，将该有效视频数据存储到RAM，以为后续的数据模式转换流程提供数据基础。
步骤204，根据预设的MIPI视频激励与随机存储器的读地址之间的映射关系，从随机存储器中读取对应的目标视频数据。
需要说明的是，MIPI视频激励可以是FPGA按照预设的激励周期生成的，以指示对应的执行单元执行步骤204及后续的数据封装流程。
具体地，可以根据MIPI视频激励的包头信息所指示的目标读地址，从随机存储器中读取该MIPI视频激励对应的目标视频数据
步骤205，对目标视频数据和MIPI视频激励进行封装，以生成对应的MIPI视频数据，并将MIPI视频数据发送至视频显示设备。
其中，MIPI视频数据即为MIPI VIDEO数据，MIPI视频激励包括待生成的MIPI视频数据的包头和包尾。具体可以基于待生成的MIPI视频数据的包头和包尾，对目标视频数据和MIPI视频激励进行封装。
具体地，可以将得到的目标视频数据插入到MIPI视频激励的包头和包尾之间，以实现目标视频数据和MIPI视频激励的数据封装，其中，由于MIPI视频激励的报文格式为MIPI视频报文，所以封装后得到的数据即为MIPI视频报文(MIPI视频数据)。最后将MIPI视频数据发送至视频显示设备，以基于该视频显示设备对视频图像进行显示。
其中，由于本申请实施例提供的MIPI数据传输模式转换方法的执行主体为FPGA，因此可以采用VERILOG语言完成MIPI命令转MIPI视频的算法(MIPI数据传输模式转换方法)描述，使用FPGA作为算法的硬件实现单元，通过综合工具完成硬件描述语言到FPGA硬件执行比特流的自动化映射，以使其完成MIPI命令转MIPI视频流程。使用FPGA作为硬件实现单元，能够有效的提升视频转换性能，同时这种实现方式除了能满足现有桥接芯片的功能之外，还可以丰富相关参数及扩展其他功能，具有很大的灵活性，同时减少了开发成本。
在上述实施例的基础上，作为一种可实施的方式，在一实施例中，该方法还包括：
步骤301，将有效视频数据缓存至第一FIFO队列。
相应地，可以根据预设的有效视频数据与随机存储器写地址之间的映射关系，将第一FIFO队列中的有效视频数据写入随机存储器。需要说明的是，由于视频数据具有时序特征，因此为了确保有效视频数据可以有序进行后续的数据传输模式的转换，可以在从MIPI命令数据中提取到有效视频数据后，先按照视频数据的提取顺序，将其缓存到第一FIFO序列。其中，FIFO队列为先进先出(First Input First Output，简称：FIFO)队列。
进一步地，随机存储器的写控制模块依次将第一FIFO队列中的有效视频数据写入随机存储器。
在上述实施例的基础上，现有技术所采用的桥接芯片的集成功能相对较少，例如只能支持固定分辨率的转化或固定比例的缩放，存在灵活性低的缺陷，因为，为了提高MIPI数据传输模式转换的灵活性，作为一种可实施的方式，在一实施例中，该方法还包括：
步骤302，根据当前的图像缩放需求，对第一FIFO队列中的有效视频数据进行图像缩放处理，以得到标准视频数据；
步骤303，将标准视频数据缓存至第二FIFO队列。
相应地，可以根据预设的标准视频数据与随机存储器写地址之间的映射关系，将第二FIFO队列中的标准视频数据写入随机存储器。
具体地，可以根据当前用户输入的图像缩放需求，确定对应的缩放因子，然后基于该缩放因子，对第一FIFO队列中的有效视频数据进行图像缩放处理，以得到标准视频数据，然后再将标准视频数据存储到第二FIFO队列。此时随机写控制模块对接第二FIFO队列，以将第二FIFO队列中的标准视频数据写入随机存储器。
具体地，在一实施例中，由于视频数据常常是一整帧的数据，即数据量较大，因此本申请实施例采用的随机存储器为PS随机存储器，PS随机存储器包括第一存储区和第二存储区，相应地，将有效视频数据写入随机存储器，包括：
步骤2031，将有效视频数据写入第一存储区或第二存储区。
相应地，从随机存储器中读取对应的目标视频数据，包括：
步骤2041，若当前第一存储区已经存储有效视频数据，且当前正在执行将有效视频数据写入第二存储区的步骤，则从第一存储区读取目标视频数据。
需要说明的是，为了进一步提高MIPI数据传输模式转换效率，可以对随机存储器进行乒乓操作，因此将PS随机存储器(PSRAM)分为第一存储区和第二存储区。
具体地，PSRAM写控制模块可以完成对PSRAM的乒乓写入，PSRAM读控制模块可以完成PSRAM的乒乓读取。具体可以在PSRAM写控制模块将有效视频数据写入第二存储区的同时，PSRAM读控制模块对第一存储区的有效视频数据进行读取。类似地，可以在PSRAM写控制模块将有效视频数据写入第一存储区的同时，PSRAM读控制模块对第二存储区的有效视频数据进行读取。
进一步地，为了进一步确保视频数据的时序性，可以先根据MIPI视频激励，将读取到的目标视频数据缓存到第三FIFO队列，然后再基于第三FIFO队列中的目标视频数据，进行MIPI视频数据的封装。
具体地，在一实施例中，为了进一步提高MIPI数据传输模式转换的灵活性，在将MIPI视频数据发送至视频显示设备之前，该方法还包括：
步骤401，获取视频显示设备的初始化操作信息和/或视频配置参数；
步骤402，将初始化操作信息和/或视频配置参数，封装至MIPI视频数据，以重新封装MIPI视频数据。
需要说明的是，初始化操作信息包括点亮视频显示设备的屏幕等，视频配置参数包括视频的显示亮度和色温等信息，
具体地，MIPI视频数据是一种可以包括控制信号和RGB数据的报文，因此可以将初始化操作信息和/或视频配置参数作为控制信号，封装到MIPI视频数据，以得到新的MIPI视频数据。
可选的，也可以在封装MIPI视频数据时，同时对初始化操作信息和/或视频配置参数、目标视频数据和MIPI视频激励进行封装，以直接得到包含控制信号的目标MIPI视频数据。
进一步地，还可以将MIPI视频的目标发送方式封装至该MIPI视频数据，其中，MIPI视频的封装方式分为Burst mode、Non burst mode with sync pulses和Non burst modewith sync events。
具体地，在一实施例中，为了更进一步地提高MIPI数据传输模式转换的灵活性，可以提取MIPI命令数据的包头信息；其中，包头信息至少包括目标视频模式；根据目标视频模式，从MIPI命令数据中提取有效视频数据。
其中，视频模式分为分行模式、分段模式和全帧模式三种。
具体地，可以根据目标视频模式，从MIPI命令数据中提取对应的有效视频数据，如行视频数据、段视频数据或全帧视频数据等。其中，PSRAM读写控制逻辑与PSRAM的读写burst保持一致，因此可以参照当前的目标数据模式，对PSRAM进行视频数据的写入和读取。
进一步地，还可以从MIPI命令数据中解析HS或LP指令(打印指令)，之后通过MIPI视频封装，完成指令的透传。
示例性的，如图3所示，为本申请实施例提供的示例性的MIPI数据传输模式转换方法的流程示意图。其中，两个D-PHY分别为FPGA的MIPI命令数据(MIPI COMMAND)的输入接口和MIPI视频数据(MIPI VIDEO)的输出接口，MIPI命令DECODE表示对MIPI命令数据进行解析，三个FIFO分别为第一FIFO队列、第二FIFO队列和第三FIFO队列，IMAGE SCALING表示图像缩放处理，SCALING FACTOR表示缩放因子，PSRAM WR CONTROL表示PSRAM写控制模块，PSRAM RD CONTROL表示PSRAM读控制模块，MIPI视频PATTEN表示MIPI视频激励，INITCOMMAND初始化操作信息，MIPI命令INCODE表示封装MIPI视频数据。如图3所示，本申请实施例所提供的MIPI数据传输模式转换方法采用FPGA硬件平台执行，VERILOG语言实现MIPI命令转MIPI视频的模块算法设计，能够通过并行流水的优化方式提高算法的并行度，同时相对于传统通用IC，极大的降低了开发成本同时扩展了需求功能。其中，如图3所示的方法为如图2所示的方法的一种示例性的实施方式，二者实现原理相同，不再赘述。
本申请实施例提供的MIPI数据传输模式转换方法，通过获取待转换的MIPI命令数据；解析MIPI命令数据，以得到有效视频数据；根据预设的有效视频数据与随机存储器写地址之间的映射关系，将有效视频数据写入随机存储器；根据预设的MIPI视频激励与随机存储器的读地址之间的映射关系，从随机存储器中读取对应的目标视频数据；对目标视频数据和MIPI视频激励进行封装，以生成对应的MIPI视频数据，并将MIPI视频数据发送至视频显示设备。上述方案提供的方法由FPGA执行，FPGA的制造成本远低于桥接芯片，且FPGA具备支持多进程并行执行的特性，在保证MIPI数据传输模式转换效率的同时，降低了MIPI数据传输模式转换成本。并且，在进行数据传输模式转换的过程中可以对图像进行缩放等操作，提高了MIPI数据传输模式转换的灵活性。
本申请实施例提供了一种MIPI数据传输模式转换装置，部署在FPGA，该FPGA包括随机存储器，用于执行上述实施例提供的MIPI数据传输模式转换方法。
如图4所示，为本申请实施例提供的MIPI数据传输模式转换装置的结构示意图。该MIPI数据传输模式转换装置40包括：获取模块401、解析模块402、写入模块403、读取模块404和转换模块405。
其中，获取模块，用于获取待转换的MIPI命令数据；解析模块，用于解析MIPI命令数据，以得到有效视频数据；写入模块，用于根据预设的有效视频数据与随机存储器写地址之间的映射关系，将有效视频数据写入随机存储器；读取模块，用于根据预设的MIPI视频激励与随机存储器的读地址之间的映射关系，从随机存储器中读取对应的目标视频数据；转换模块，用于对目标视频数据和MIPI视频激励进行封装，以生成对应的MIPI视频数据，并将MIPI视频数据发送至视频显示设备。
具体地，在一实施例中，该装置还包括：
第一缓存模块，用于将有效视频数据缓存至第一FIFO队列；
写入模块，具体用于：
根据预设的有效视频数据与随机存储器写地址之间的映射关系，将第一FIFO队列中的有效视频数据写入随机存储器。
具体地，在一实施例中，该装置还包括：
第二缓存模块，用于根据当前的图像缩放需求，对第一FIFO队列中的有效视频数据进行图像缩放处理，以得到标准视频数据；将标准视频数据缓存至第二FIFO队列；
写入模块，具体用于：
根据预设的标准视频数据与随机存储器写地址之间的映射关系，将第二FIFO队列中的标准视频数据写入随机存储器。
具体地，在一实施例中，随机存储器为PS随机存储器，PS随机存储器包括第一存储区和第二存储区，写入模块，具体用于：
将有效视频数据写入第一存储区或第二存储区；
读取模块，具体用于：
若当前第一存储区已经存储有效视频数据，且当前正在执行将有效视频数据写入第二存储区的步骤，则从第一存储区读取目标视频数据。
具体地，在一实施例中，转换模块，具体用于：
基于待生成的MIPI视频数据的包头和包尾，对目标视频数据和MIPI视频激励进行封装。
具体地，在一实施例中，该装置还包括：
参数封装模块，用于获取视频显示设备的初始化操作信息和/或视频配置参数；将初始化操作信息和/或视频配置参数，封装至MIPI视频数据，以重新封装MIPI视频数据。
具体地，在一实施例中，解析模块，具体用于：
提取MIPI命令数据的包头信息；其中，包头信息至少包括目标视频模式；
根据目标视频模式，从MIPI命令数据中提取有效视频数据。
关于本实施例中的MIPI数据传输模式转换装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
本申请实施例提供的MIPI数据传输模式转换装置，用于执行上述实施例提供的MIPI数据传输模式转换方法，其实现方式与原理相同，不再赘述。
本申请实施例提供了一种电子设备，用于执行上述实施例提供的MIPI数据传输模式转换方法。
如图5所示，为本申请实施例提供的电子设备的结构示意图。该电子设备50包括：FPGA51和存储器52；
存储器存储计算机执行指令；FPGA执行存储器存储的计算机执行指令，使得FPGA执行如上实施例提供的MIPI数据传输模式转换方法。
本申请实施例提供的一种电子设备，用于执行上述实施例提供的MIPI数据传输模式转换方法，其实现方式与原理相同，不再赘述。
本申请实施例提供了一种计算机可读存储介质，计算机可读存储介质中存储有计算机执行指令，当处理器执行计算机执行指令时，实现如上任一实施例提供的MIPI数据传输模式转换方法。
本申请实施例的包含计算机可执行指令的存储介质，可用于存储前述实施例中提供的MIPI数据传输模式转换方法的计算机执行指令，其实现方式与原理相同，不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本申请各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (9)
1.一种MIPI数据传输模式转换方法，基于FPGA执行，所述FPGA包括随机存储器，其特征在于，所述方法包括：
获取待转换的MIPI命令数据；所述MIPI命令数据为MIPI COMMAND数据；
解析所述MIPI命令数据，以得到有效视频数据；
根据预设的有效视频数据与所述随机存储器写地址之间的映射关系，将所述有效视频数据写入所述随机存储器；
根据预设的MIPI视频激励与所述随机存储器的读地址之间的映射关系，从所述随机存储器中读取对应的目标视频数据；
对所述目标视频数据和所述MIPI视频激励进行封装，以生成对应的MIPI视频数据，并将所述MIPI视频数据发送至视频显示设备；所述MIPI视频数据为MIPI VIDEO数据；
其中，所述方法还包括：
将所述有效视频数据缓存至第一FIFO队列；
所述根据预设的有效视频数据与所述随机存储器写地址之间的映射关系，将所述有效视频数据写入所述随机存储器，包括：
根据预设的有效视频数据与所述随机存储器写地址之间的映射关系，将所述第一FIFO队列中的有效视频数据写入所述随机存储器。
2.根据权利要求1所述的方法，其特征在于，还包括：
根据当前的图像缩放需求，对所述第一FIFO队列中的有效视频数据进行图像缩放处理，以得到标准视频数据；
将所述标准视频数据缓存至第二FIFO队列；
所述根据预设的有效视频数据与所述随机存储器写地址之间的映射关系，将所述有效视频数据写入所述随机存储器，包括：
根据预设的标准视频数据与所述随机存储器写地址之间的映射关系，将所述第二FIFO队列中的标准视频数据写入所述随机存储器。
3.根据权利要求1所述的方法，其特征在于，所述随机存储器为PS随机存储器，所述PS随机存储器包括第一存储区和第二存储区，所述将所述有效视频数据写入所述随机存储器，包括：
将所述有效视频数据写入所述第一存储区或第二存储区；
所述从所述随机存储器中读取对应的目标视频数据，包括：
若当前第一存储区已经存储所述有效视频数据，且当前正在执行所述将所述有效视频数据写入所述第二存储区的步骤，则从所述第一存储区读取所述目标视频数据。
4.根据权利要求1所述的方法，其特征在于，所述MIPI视频激励包括待生成的MIPI视频数据的包头和包尾，所述对所述目标视频数据和所述MIPI视频激励进行封装，包括：
基于所述待生成的MIPI视频数据的包头和包尾，对所述目标视频数据和所述MIPI视频激励进行封装。
5.根据权利要求1所述的方法，其特征在于，在将所述MIPI视频数据发送至视频显示设备之前，所述方法还包括：
获取所述视频显示设备的初始化操作信息和/或视频配置参数；
将所述初始化操作信息和/或视频配置参数，封装至所述MIPI视频数据，以重新封装所述MIPI视频数据。
6.根据权利要求1所述的方法，其特征在于，所述解析所述MIPI命令数据，以得到有效视频数据，包括：
提取所述MIPI命令数据的包头信息；其中，所述包头信息至少包括目标视频模式；
根据所述目标视频模式，从所述MIPI命令数据中提取所述有效视频数据。
7.一种MIPI数据传输模式转换装置，部署在FPGA，所述FPGA包括随机存储器，其特征在于，所述装置包括：
获取模块，用于获取待转换的MIPI命令数据；所述MIPI命令数据为MIPI COMMAND数据；
解析模块，用于解析所述MIPI命令数据，以得到有效视频数据；
写入模块，用于根据预设的有效视频数据与所述随机存储器写地址之间的映射关系，将所述有效视频数据写入所述随机存储器；
读取模块，用于根据预设的MIPI视频激励与所述随机存储器的读地址之间的映射关系，从所述随机存储器中读取对应的目标视频数据；
转换模块，用于对所述目标视频数据和所述MIPI视频激励进行封装，以生成对应的MIPI视频数据，并将所述MIPI视频数据发送至视频显示设备；所述MIPI视频数据为MIPIVIDEO数据；
其中，所述装置还包括：
第一缓存模块，用于将所述有效视频数据缓存至第一FIFO队列；
所述写入模块，具体用于：
根据预设的有效视频数据与所述随机存储器写地址之间的映射关系，将所述第一FIFO队列中的有效视频数据写入所述随机存储器。
8.一种电子设备，其特征在于，包括：FPGA和存储器；
所述存储器存储计算机执行指令；
所述FPGA执行所述存储器存储的计算机执行指令，使得所述FPGA执行如权利要求1至6任一项所述的方法。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现如权利要求1至6任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111449759.4A CN114302087B (zh) | 2021-11-30 | 2021-11-30 | 一种mipi数据传输模式转换方法、装置及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111449759.4A CN114302087B (zh) | 2021-11-30 | 2021-11-30 | 一种mipi数据传输模式转换方法、装置及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114302087A CN114302087A (zh) | 2022-04-08 |
| CN114302087B true CN114302087B (zh) | 2023-07-18 |
Family
ID=80965174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111449759.4A Active CN114302087B (zh) | 2021-11-30 | 2021-11-30 | 一种mipi数据传输模式转换方法、装置及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114302087B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115225892A (zh) * | 2022-07-18 | 2022-10-21 | 科大讯飞股份有限公司 | 误码信息确定方法、接口转换控制器、介质及电子设备 |
| CN115309676B (zh) * | 2022-10-12 | 2023-02-28 | 浪潮电子信息产业股份有限公司 | 一种异步fifo读写控制方法、系统及电子设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109766057A (zh) * | 2019-01-07 | 2019-05-17 | 成都中电熊猫显示科技有限公司 | 固件数据处理方法及系统 |
| CN113612937A (zh) * | 2021-07-29 | 2021-11-05 | 广州市保伦电子有限公司 | 一种视频矩阵中视频无缝切换方法及系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003084751A (ja) * | 2001-07-02 | 2003-03-19 | Hitachi Ltd | 表示制御装置およびマイクロコンピュータならびにグラフィックシステム |
| CN108229215A (zh) * | 2017-12-06 | 2018-06-29 | 杭州中天微系统有限公司 | 一种地址加扰的存储装置及方法 |
-
2021
- 2021-11-30 CN CN202111449759.4A patent/CN114302087B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109766057A (zh) * | 2019-01-07 | 2019-05-17 | 成都中电熊猫显示科技有限公司 | 固件数据处理方法及系统 |
| CN113612937A (zh) * | 2021-07-29 | 2021-11-05 | 广州市保伦电子有限公司 | 一种视频矩阵中视频无缝切换方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114302087A (zh) | 2022-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114302087B (zh) | 一种mipi数据传输模式转换方法、装置及电子设备 | |
| US10282805B2 (en) | Image signal processor and devices including the same | |
| US9244648B2 (en) | Multi-processor video processing system and video image synchronous transmission and display method therein | |
| CN112839231B (zh) | 一种视频压缩传输方法和系统 | |
| CN114023270B (zh) | 一种电子墨水屏驱动方法、装置、设备及存储介质 | |
| CN107886466B (zh) | 一种图形处理器图像处理单元系统 | |
| WO2024074012A1 (zh) | 视频传输控制方法、装置、设备及非易失性可读存储介质 | |
| CN112511839A (zh) | 一种视频传输控制方法、装置、设备及可读存储介质 | |
| CN116225990A (zh) | 基于fpga的多通道ddr读写仲裁装置 | |
| CN113099133A (zh) | 串行解串器链路传输高带宽相机数据的方法 | |
| CN106713805A (zh) | 一种基于fpga的数字视频显示接口模块及其通信方法 | |
| CN115209145A (zh) | 一种视频压缩方法、系统、装置及可读存储介质 | |
| CN102497544A (zh) | 一种对视频信号的存取进行控制的装置 | |
| CN108134912B (zh) | 一种视频流转换方法 | |
| CN101127847A (zh) | 一种在屏显示的合成方法及合成装置 | |
| CN115101025B (zh) | 一种支持虚拟帧缓冲的lcd控制电路及其控制方法 | |
| CN114584782A (zh) | 一种图像发送方法、装置及电子设备 | |
| CN105117353A (zh) | 带有通用数据交互模块的fpga及采用该fpga的信息处理系统 | |
| CN102571535B (zh) | 一种数据延迟装置、方法及通信系统 | |
| CN103680402B (zh) | 一种基于leon3软核cpu的异步全彩led显示控制系统及其控制方法 | |
| CN112714264A (zh) | 一种基于FPGA的HDM转eDP的接口转换装置及接口转换方法 | |
| CN111538688B (zh) | 数据处理方法、装置、模组及芯片 | |
| CN112363898B (zh) | 一种用于用户设备的性能采集方法、系统及存储介质 | |
| CN116795442B (zh) | 一种寄存器配置方法、dma控制器及图形处理系统 | |
| JP6120561B2 (ja) | 図形描画装置及び図形描画プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |