CN106713805A - 一种基于fpga的数字视频显示接口模块及其通信方法 - Google Patents

一种基于fpga的数字视频显示接口模块及其通信方法 Download PDF

Info

Publication number
CN106713805A
CN106713805A CN201611104369.2A CN201611104369A CN106713805A CN 106713805 A CN106713805 A CN 106713805A CN 201611104369 A CN201611104369 A CN 201611104369A CN 106713805 A CN106713805 A CN 106713805A
Authority
CN
China
Prior art keywords
fpga
dvi
ch7301c
chips
ddr3
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611104369.2A
Other languages
English (en)
Other versions
CN106713805B (zh
Inventor
王红亮
陈波
陈一波
王柳明
王朝杰
胡晓峰
曹京胜
卢振国
吕云飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North University of China
Original Assignee
North University of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North University of China filed Critical North University of China
Publication of CN106713805A publication Critical patent/CN106713805A/zh
Application granted granted Critical
Publication of CN106713805B publication Critical patent/CN106713805B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明涉及显示接口，具体是一种基于FPGA的数字视频显示接口模块及其通信方法。本发明解决了现有显示接口因缓存速率不足而导致设备显示的图像存在拖影现象的问题。一种基于FPGA的数字视频显示接口模块，包括FPGA、DDR3‑SDRAM、CH7301C芯片以及DVI‑I接口；其中，FPGA分别与DDR3‑SDRAM和CH7301C芯片连接；CH7301C芯片与DVI‑I接口连接；DVI‑I接口与显示器连接。本发明适用于航天、军事、医学等领域。

Description

一种基于FPGA的数字视频显示接口模块及其通信方法
技术领域
本发明涉及显示接口，具体是一种基于FPGA的数字视频显示接口模块及其通信方法。
背景技术
显示接口是指显卡与图像输出设备（例如显示器、电视机等）连接的接口。现有的各种显示接口（例如VGA接口）由于自身结构和原理的限制，普遍存在缓存速率不足的问题，由此导致设备显示的图像存在拖影现象，从而导致设备的显示性能差。为此有必要发明一种全新的显示接口，以解决现有显示接口因缓存速率不足而导致设备显示的图像存在拖影现象的问题。
发明内容
本发明为了解决现有显示接口因缓存速率不足而导致设备显示的图像存在拖影现象的问题，提供了一种基于FPGA的数字视频显示接口模块及其通信方法。
本发明是采用如下技术方案实现的：
基于FPGA的数字视频显示接口模块，包括FPGA、DDR3-SDRAM、CH7301C芯片以及DVI-I接口；其中，FPGA分别与DDR3-SDRAM和CH7301C芯片连接；CH7301C芯片与DVI-I接口连接；DVI-I接口与显示设备连接。
所述FPGA包括时钟驱动器、图像数据接收模块、地址发生器、寄存器配置单元、ODDR2+OBUFDS、显示控制单元；其中，时钟驱动器分别与图像数据接收模块、地址发生器、寄存器配置单元、ODDR2+OBUFDS、显示控制单元连接；图像数据接收模块和地址发生器均与DDR3-SDRAM连接；地址发生器与显示控制单元连接；寄存器配置单元、ODDR2+OBUFDS、显示控制单元均与CH7301C芯片连接；显示控制单元与DDR3-SDRAM连接。
所述CH7301C芯片包括时钟驱动器、数据接收端、控制信号接收端、DVI PLL、DVI编码器、DVI串行数据发生器、DVI驱动器、同步信号编码器、串行端口控制单元；其中，FPGA分别与时钟驱动器、数据接收端、控制信号接收端、串行端口控制单元连接；时钟驱动器分别与DVI PLL和同步信号编码器连接；数据接收端与DVI编码器连接；控制信号接收端分别与DVI编码器和同步信号编码器连接；DVI PLL、DVI驱动器、同步信号编码器、串行端口控制单元均与DVI-I接口连接。
基于FPGA的数字视频显示接口模块的通信方法，该方法上述的一种基于FPGA的数字视频显示接口模块实现的，采用如下步骤实现的：首先，FPGA接收图像数据，并将图像数据发送至DDR3-SDRAM，DDR3-SDRAM通过分区缓存以及乒乓操作对图像数据进行高速缓存；同时，FPGA向CH7301C芯片提供配置信息、差分时钟、控制信号；然后，FPGA读取DDR3-SDRAM中的图像数据，并将图像数据转换为差分数据后按特定时序发送至CH7301C芯片，CH7301C芯片将差分数据发送至DVI-I接口；同时，CH7301C芯片向DVI-I接口提供差分时钟、控制信号；最后，DVI-I接口将差分数据发送至显示器进行显示。
DDR3-SDRAM通过分区缓存以及乒乓操作对图像数据进行高速缓存的具体步骤如下：首先，FPGA将DDR3-SDRAM划分为四个250MB的存储区域，对应的地址为：0～9999999，10000000～19999999，20000000～29999999，30000000～39999999；然后，FPGA判断区域满信号是否为低电平，若为低电平，则将图像数据写入该存储区域，若为高电平，则设定下一区域的地址，然后FPGA向DDR3-SDRAM发送写命令、写地址以及写数据操作，在写数据的地址达到当前区域最大值时，将该区域的写满信号拉高，再设定下一个区域的起始地址，读操作和写操作类似；在读写过程中，首先写入第一区域，第一区域写满后开始读第一区域并同时开始写第二区域，第四区域写满后写第一区域，第四区域读完后读第一区域，按照此顺序依次循环读写，如此，DDR3-SDRAM的地址就不会重叠，组成了乒乓结构，实现了乒乓操作，由此实现了对图像数据的高速缓存。
FPGA中的图像数据接收模块负责接收图像数据以及将图像数据发送至DDR3-SDRAM；FPGA中的寄存器配置单元负责向CH7301C芯片提供配置信息；FPGA中的ODDR2+OBUFDS负责向CH7301C芯片提供差分时钟；FPGA中的显示控制单元负责向CH7301C芯片提供控制信号，并负责读取DDR3-SDRAM中的图像数据以及将图像数据转换为差分数据后按特定时序发送至CH7301C芯片。
CH7301C芯片中的数据接收端负责接收差分数据；CH7301C芯片中的DVI PLL负责向DVI-I接口提供差分时钟；CH7301C芯片中的同步信号编码器负责向DVI-I接口提供控制信号；CH7301C芯片中的DVI驱动器负责将差分数据发送至DVI-I接口。
与现有显示接口相比，本发明所述的一种基于FPGA的数字视频显示接口模块及其通信方法以FPGA为控制核心，并由DDR3-SDRAM通过分区缓存以及乒乓操作对图像数据进行高速缓存，显著提高了缓存速率，从而有效消除了拖影现象，有效提高了设备的显示性能。
本发明有效解决了现有显示接口因缓存速率不足而导致设备显示的图像存在拖影现象的问题，适用于航天、军事、医学等领域。
附图说明
图1是本发明中一种基于FPGA的数字视频显示接口模块的结构示意图。
图2是本发明中FPGA控制程序结构示意图。
图3是本发明中CH7301C芯片的结构示意图。
图4是本发明中DDR3-SDRAM的缓存步骤示意图。
具体实施方式
一种基于FPGA的数字视频显示接口模块，包括FPGA、DDR3-SDRAM、CH7301C芯片以及DVI-I接口；其中，FPGA分别与DDR3-SDRAM和CH7301C芯片连接；CH7301C芯片与DVI-I接口连接；DVI-I接口与显示设备连接。
所述FPGA包括时钟驱动器、图像数据接收模块、地址发生器、寄存器配置单元、ODDR2+OBUFDS、显示控制单元；其中，时钟驱动器分别与图像数据接收模块、地址发生器、寄存器配置单元、ODDR2+OBUFDS、显示控制单元连接；图像数据接收模块和地址发生器均与DDR3-SDRAM连接；地址发生器与显示控制单元连接；寄存器配置单元、ODDR2+OBUFDS、显示控制单元均与CH7301C芯片连接；显示控制单元与DDR3-SDRAM连接。
所述CH7301C芯片包括时钟驱动器、数据接收端、控制信号接收端、DVI PLL、DVI编码器、DVI串行数据发生器、DVI驱动器、同步信号编码器、串行端口控制单元；其中，FPGA分别与时钟驱动器、数据接收端、控制信号接收端、串行端口控制单元连接；时钟驱动器分别与DVI PLL和同步信号编码器连接；数据接收端与DVI编码器连接；控制信号接收端分别与DVI编码器和同步信号编码器连接；DVI PLL、DVI驱动器、同步信号编码器、串行端口控制单元均与DVI-I接口连接。
一种基于FPGA的数字视频显示接口模块的通信方法（该方法是基于本发明所述的一种基于FPGA的数字视频显示接口模块实现的），该方法是采用如下步骤实现的：首先，FPGA接收图像数据，并将图像数据发送至DDR3-SDRAM，DDR3-SDRAM通过分区缓存以及乒乓操作对图像数据进行高速缓存；同时，FPGA向CH7301C芯片提供配置信息、差分时钟、控制信号；然后，FPGA读取DDR3-SDRAM中的图像数据，并将图像数据转换为差分数据后按特定时序发送至CH7301C芯片，CH7301C芯片将差分数据发送至DVI-I接口；同时，CH7301C芯片向DVI-I接口提供差分时钟、控制信号；最后，DVI-I接口将差分数据发送至显示器进行显示。
DDR3-SDRAM通过分区缓存以及乒乓操作对图像数据进行高速缓存的具体步骤如下：首先，FPGA将DDR3-SDRAM划分为四个250MB的存储区域，对应的地址为：0～9999999，10000000～19999999，20000000～29999999，30000000～39999999；然后，FPGA判断区域满信号是否为低电平，若为低电平，则将图像数据写入该存储区域，若为高电平，则设定下一区域的地址，然后FPGA向DDR3-SDRAM发送写命令、写地址以及写数据操作，在写数据的地址达到当前区域最大值时，将该区域的写满信号拉高，再设定下一个区域的起始地址，读操作和写操作类似；在读写过程中，首先写入第一区域，第一区域写满后开始读第一区域并同时开始写第二区域，第四区域写满后写第一区域，第四区域读完后读第一区域，按照此顺序依次循环读写，如此，DDR3-SDRAM的地址就不会重叠，组成了乒乓结构，实现了乒乓操作，由此实现了对图像数据的高速缓存。
FPGA中的图像数据接收模块负责接收图像数据以及将图像数据发送至DDR3-SDRAM；FPGA中的寄存器配置单元负责向CH7301C芯片提供配置信息；FPGA中的ODDR2+OBUFDS负责向CH7301C芯片提供差分时钟；FPGA中的显示控制单元负责向CH7301C芯片提供控制信号，并负责读取DDR3-SDRAM中的图像数据以及将图像数据转换为差分数据后按特定时序发送至CH7301C芯片。
CH7301C芯片中的数据接收端负责接收差分数据；CH7301C芯片中的DVI PLL负责向DVI-I接口提供差分时钟；CH7301C芯片中的同步信号编码器负责向DVI-I接口提供控制信号；CH7301C芯片中的DVI驱动器负责将差分数据发送至DVI-I接口。

Claims (7)

1.一种基于FPGA的数字视频显示接口模块，其特征在于：包括FPGA、DDR3-SDRAM、CH7301C芯片以及DVI-I接口；其中，FPGA分别与DDR3-SDRAM和CH7301C芯片连接；CH7301C芯片与DVI-I接口连接；DVI-I接口与显示设备连接。
2.根据权利要求1所述的一种基于FPGA的数字视频显示接口模块，其特征在于：所述FPGA包括时钟驱动器、图像数据接收模块、地址发生器、寄存器配置单元、ODDR2+OBUFDS、显示控制单元；其中，时钟驱动器分别与图像数据接收模块、地址发生器、寄存器配置单元、ODDR2+OBUFDS、显示控制单元连接；图像数据接收模块和地址发生器均与DDR3-SDRAM连接；地址发生器与显示控制单元连接；寄存器配置单元、ODDR2+OBUFDS、显示控制单元均与CH7301C芯片连接；显示控制单元与DDR3-SDRAM连接。
3.根据权利要求1所述的一种基于FPGA的数字视频显示接口模块，其特征在于：所述CH7301C芯片包括时钟驱动器、数据接收端、控制信号接收端、DVI PLL、DVI编码器、DVI串行数据发生器、DVI驱动器、同步信号编码器、串行端口控制单元；其中，FPGA分别与时钟驱动器、数据接收端、控制信号接收端、串行端口控制单元连接；时钟驱动器分别与DVI PLL和同步信号编码器连接；数据接收端与DVI编码器连接；控制信号接收端分别与DVI编码器和同步信号编码器连接；DVI PLL、DVI驱动器、同步信号编码器、串行端口控制单元均与DVI-I接口连接。
4.一种基于FPGA的数字视频显示接口模块的通信方法，该方法是基于如权利要求1所述的一种基于FPGA的数字视频显示接口模块实现的，其特征在于：该方法是采用如下步骤实现的：首先，FPGA接收图像数据，并将图像数据发送至DDR3-SDRAM，DDR3-SDRAM通过分区缓存以及乒乓操作对图像数据进行高速缓存；同时，FPGA向CH7301C芯片提供配置信息、差分时钟、控制信号；然后，FPGA读取DDR3-SDRAM中的图像数据，并将图像数据转换为差分数据后按特定时序发送至CH7301C芯片，CH7301C芯片将差分数据发送至DVI-I接口；同时，CH7301C芯片向DVI-I接口提供差分时钟、控制信号；最后，DVI-I接口将差分数据发送至显示器进行显示。
5.根据权利要求4所述的一种基于FPGA的数字视频显示接口模块的通信方法，其特征在于：DDR3-SDRAM通过分区缓存以及乒乓操作对图像数据进行高速缓存的具体步骤如下：首先，FPGA将DDR3-SDRAM划分为四个250MB的存储区域，对应的地址为：0～9999999，10000000～19999999，20000000～29999999，30000000～39999999；然后，FPGA判断区域满信号是否为低电平，若为低电平，则将图像数据写入该存储区域，若为高电平，则设定下一区域的地址，然后FPGA向DDR3-SDRAM发送写命令、写地址以及写数据操作，在写数据的地址达到当前区域最大值时，将该区域的写满信号拉高，再设定下一个区域的起始地址，读操作和写操作类似；在读写过程中，首先写入第一区域，第一区域写满后开始读第一区域并同时开始写第二区域，第四区域写满后写第一区域，第四区域读完后读第一区域，按照此顺序依次循环读写，如此，DDR3-SDRAM的地址就不会重叠，组成了乒乓结构，实现了乒乓操作，由此实现了对图像数据的高速缓存。
6.根据权利要求4所述的一种基于FPGA的数字视频显示接口模块的通信方法，其特征在于：FPGA中的图像数据接收模块负责接收图像数据以及将图像数据发送至DDR3-SDRAM；FPGA中的寄存器配置单元负责向CH7301C芯片提供配置信息；FPGA中的ODDR2+OBUFDS负责向CH7301C芯片提供差分时钟；FPGA中的显示控制单元负责向CH7301C芯片提供控制信号，并负责读取DDR3-SDRAM中的图像数据以及将图像数据转换为差分数据后按特定时序发送至CH7301C芯片。
7.根据权利要求4所述的一种基于FPGA的数字视频显示接口模块的通信方法，其特征在于：CH7301C芯片中的数据接收端负责接收差分数据；CH7301C芯片中的DVI PLL负责向DVI-I接口提供差分时钟；CH7301C芯片中的同步信号编码器负责向DVI-I接口提供控制信号；CH7301C芯片中的DVI驱动器负责将差分数据发送至DVI-I接口。
CN201611104369.2A 2016-09-22 2016-12-05 一种基于fpga的数字视频显示接口模块及其通信方法 Active CN106713805B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2016108407161 2016-09-22
CN201610840716 2016-09-22

Publications (2)

Publication Number Publication Date
CN106713805A true CN106713805A (zh) 2017-05-24
CN106713805B CN106713805B (zh) 2023-06-02

Family

ID=58934623

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201621323227.0U Active CN206272746U (zh) 2016-09-22 2016-12-05 一种基于fpga的数字视频显示接口模块
CN201611104369.2A Active CN106713805B (zh) 2016-09-22 2016-12-05 一种基于fpga的数字视频显示接口模块及其通信方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201621323227.0U Active CN206272746U (zh) 2016-09-22 2016-12-05 一种基于fpga的数字视频显示接口模块

Country Status (1)

Country Link
CN (2) CN206272746U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107481681A (zh) * 2017-07-04 2017-12-15 昆明理工大学 一种基于fpga的电子相框系统
CN110992239A (zh) * 2019-11-14 2020-04-10 中国航空工业集团公司洛阳电光设备研究所 一种基于单片ddr3芯片的图像时域滤波与显示的方法
CN114822385A (zh) * 2022-05-27 2022-07-29 中科芯集成电路有限公司 一种led显示驱动芯片的写保护电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206272746U (zh) * 2016-09-22 2017-06-20 中北大学 一种基于fpga的数字视频显示接口模块
CN110933333A (zh) * 2019-12-06 2020-03-27 河海大学常州校区 一种基于fpga的图像采集、存储与显示系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050195203A1 (en) * 2004-03-02 2005-09-08 Ittiam Systems (P) Ltd. Method and apparatus for high rate concurrent read-write applications
CN201667699U (zh) * 2010-01-29 2010-12-08 上海理工大学 数字视频信息监控装置
CN102117342A (zh) * 2011-01-21 2011-07-06 中国科学院上海技术物理研究所 基于PCI Express总线的多波段红外图像实时采集系统及方法
CN102693526A (zh) * 2011-03-23 2012-09-26 中国科学院上海技术物理研究所 一种基于可重构计算的红外图像处理方法
WO2012131701A2 (en) * 2011-03-11 2012-10-04 The Tata Power Company Ltd. Fpga system for processing radar based signals for aerial view display
CN102860830A (zh) * 2012-09-12 2013-01-09 上海大学 基于fpga的疲劳驾驶双目检测硬件平台
CN203708370U (zh) * 2014-03-03 2014-07-09 安庆师范学院 一种多路数字图像处理系统
CN206272746U (zh) * 2016-09-22 2017-06-20 中北大学 一种基于fpga的数字视频显示接口模块

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050195203A1 (en) * 2004-03-02 2005-09-08 Ittiam Systems (P) Ltd. Method and apparatus for high rate concurrent read-write applications
CN201667699U (zh) * 2010-01-29 2010-12-08 上海理工大学 数字视频信息监控装置
CN102117342A (zh) * 2011-01-21 2011-07-06 中国科学院上海技术物理研究所 基于PCI Express总线的多波段红外图像实时采集系统及方法
WO2012131701A2 (en) * 2011-03-11 2012-10-04 The Tata Power Company Ltd. Fpga system for processing radar based signals for aerial view display
CN102693526A (zh) * 2011-03-23 2012-09-26 中国科学院上海技术物理研究所 一种基于可重构计算的红外图像处理方法
CN102860830A (zh) * 2012-09-12 2013-01-09 上海大学 基于fpga的疲劳驾驶双目检测硬件平台
CN203708370U (zh) * 2014-03-03 2014-07-09 安庆师范学院 一种多路数字图像处理系统
CN206272746U (zh) * 2016-09-22 2017-06-20 中北大学 一种基于fpga的数字视频显示接口模块

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
谭英明: ""基于FPGA的机器视觉图像采集硬件系统的研究"", 《中国优秀硕士学位论文全文数据库》 *
陈序等: ""基于FPGA的高速图像处理平台设计"", 《成都信息工程学院学报》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107481681A (zh) * 2017-07-04 2017-12-15 昆明理工大学 一种基于fpga的电子相框系统
CN107481681B (zh) * 2017-07-04 2019-07-16 昆明理工大学 一种基于fpga的电子相框系统
CN110992239A (zh) * 2019-11-14 2020-04-10 中国航空工业集团公司洛阳电光设备研究所 一种基于单片ddr3芯片的图像时域滤波与显示的方法
CN110992239B (zh) * 2019-11-14 2023-03-24 中国航空工业集团公司洛阳电光设备研究所 一种基于单片ddr3芯片的图像时域滤波与显示的方法
CN114822385A (zh) * 2022-05-27 2022-07-29 中科芯集成电路有限公司 一种led显示驱动芯片的写保护电路

Also Published As

Publication number Publication date
CN206272746U (zh) 2017-06-20
CN106713805B (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
CN206272746U (zh) 一种基于fpga的数字视频显示接口模块
CN101516015B (zh) 多路视频数据采集处理和传输的方法
CN106339061B (zh) 一种移动终端及其运行应用程序的方法
CN104268113B (zh) Dpi接口的lcd控制器以及其自适应带宽的方法
CN102427543B (zh) 一种帧同步3d实时视频信息处理平台和处理方法
CN103248797A (zh) 一种基于fpga的视频分辨率增强方法及模块
CN102025934A (zh) 基于AXI总线的数字电视SoC的存储控制方法
CN102116643B (zh) 一种高分辨率宽覆盖空间相机图像模拟显示装置
CN110933382A (zh) 一种基于fpga实现的车载视频图像画中画显示方法
CN103685977A (zh) 一种实时显示合成孔径雷达图像的装置
CN101793557B (zh) 高分辨率成像仪数据实时采集系统及方法
CN106792070B (zh) 一种音视频数据dma传输方法及装置
US20080186292A1 (en) Timing controller, liquid crystal display device having the same, and method of operating a timing controller
CN103024453B (zh) 非直接获取视频应用场合拼接视频同步播放方法及装置
CN111314641B (zh) 一种高帧频图像的采集存储显示系统及方法
CN105550089B (zh) 一种基于数字电路的fc网络帧头数据错误注入方法
CN108134912A (zh) 一种视频流转换方法
CN109922367B (zh) 视频ic芯片、视频ic系统及用于视频ic芯片的方法
CN108259875B (zh) 一种数字图像伽马校正硬件实现方法及系统
CN102497514B (zh) 一种三通道视频转发设备和转发方法
CN114302087A (zh) 一种mipi数据传输模式转换方法、装置及电子设备
CN104469405A (zh) 一种fc-av通信控制方法
CN103680402B (zh) 一种基于leon3软核cpu的异步全彩led显示控制系统及其控制方法
CN100356419C (zh) 有机电致发光显示屏的动态图像驱动电路和方法
US11862116B2 (en) Handwriting reading device, method for processing report point data, and computer storage medium

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant