CN203708370U - 一种多路数字图像处理系统 - Google Patents
一种多路数字图像处理系统 Download PDFInfo
- Publication number
- CN203708370U CN203708370U CN201420092554.4U CN201420092554U CN203708370U CN 203708370 U CN203708370 U CN 203708370U CN 201420092554 U CN201420092554 U CN 201420092554U CN 203708370 U CN203708370 U CN 203708370U
- Authority
- CN
- China
- Prior art keywords
- dvi
- output
- module
- input
- sdram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
本实用新型公开了一种多路数字图像处理系统，包括主控制器FPGA和与主控制器FPGA连接的SDRAM、程序存储器，主控制器FPGA的输入端与电源转换电路输出端以及多个第一DVI编解码芯片的输出端连接，主控制器FPGA的输出端与第二DVI编解码芯片输入端以及LVDS编解码芯片输入端连接，多个第一DVI编解码芯片的输入端相应与多个第一DVI均衡器的输出端连接，多个第一DVI均衡器的输入端与用户接口连接，第二DVI编解码芯片输出端与第二DVI均衡器输入端连接，LVDS编解码芯片输出端与液晶屏连接，第二DVI均衡器输出端与DVI记录仪连接。本实用新型系统稳定可靠、灵活性好、速度快、兼容性好、功能可扩展、传输距离较长、信号干扰小。
Description
技术领域
本实用新型属于图像信号分析处理领域，具体涉及一种多路数字图像处理系统。
背景技术
图像处理主要应用在医学、遥感、工业检测和监视、军事侦察等领域。现代图像处理和图形处理都是以光栅扫描的像素为基础，同一系统可实现两种处理，两者结合能进行立体成像，如医学上的三维CT（计算机层析摄影），军事模拟上的三维地理、地貌图。图像处理系统包括图像处理硬件和图像处理软件。
DVI（数字视频接口）是当前图像显示领域研究和应用的热点，面向DVI输出的视频处理技术不仅解决了显示器高分辨率、高刷新率等问题，而且提高了稳定性和显示性能，并进一步降低了平板显示器的成本。因此，面向DVI输出的视频控制器的研究具有十分重要的现实意义。
根据DVI标准，一条TMDS通道可以达到165 MHz的工作频率和10 b 接口，也就是可以提供1.65 Gb/s的带宽，这足以应付1 920×1 08060 Hz（23寸LCD）的显示要求。另外，为了扩充兼容性，DVI还可以使用第二条TMDS通道，这样其带宽将会超过3 Gb/s.也正是由于其较高的带宽优势，目前DVI已经成为了IT业界最具前途的规范。
DVI具有支持高带宽数据传输和高清晰图像显示的优点。模拟视频的显示是通过数字到模拟到数字的转化实现的，而DVI接口无需进行这些转换，直接数字到数字，避免了信号转换而带来的图像质量损失，使图像的清晰度和细节表现力都得到了大大提高。基于以上优点，DVI接口被广泛应用于航空、航天等领域。
在很多设计中，设计人员为了方便，简化电路，不增加均衡器，对输入信号不进行处理。从而在后期的产品试验过程中，很容易就会出现信号显示质量差，兼容性差的缺陷，导致整个产品重新设计或整改，延缓了产品交货进度。
实用新型内容
本实用新型所要解决的技术问题在于针对上述现有技术中的不足，提供一种多路数字图像处理系统，该系统采用基于FPGA多路机载冗余图像处理系统的设计方案，实现了对多路DVI视频冗余信号的解码、编码、实时处理以及输出显示，并且信号通道增加冗余设计，系统稳定可靠、灵活性好、速度快、兼容性好、功能可扩展、传输距离较长、信号干扰小，有效解决了现有技术的不足。
为达到上述目的，本实用新型一种多路数字图像处理系统，包括壳体、设置在壳体内的电路板和液晶屏，其特征在于:该数字图像处理系统还包括安装在壳体内电路板上的主控制器FPGA、与所述主控制器FPGA连接的SDRAM、LVDS编解码芯片、第二DVI均衡器、第二DVI编解码芯片、DVI记录仪、电源转换电路、与所述主控制器FPGA连接的程序存储器、多个第一DVI编解码芯片、多个第一DVI均衡器和用户接口；所述电源转换电路输出端和多个第一DVI编解码芯片的输出端分别与主控制器FPGA的输入端连接，所述第二DVI编解码芯片输入端和LVDS编解码芯片输入端分别与主控制器FPGA的输出端连接，所述多个第一DVI编解码芯片的输入端相应分别与多个第一DVI均衡器的输出端连接，所述多个第一DVI均衡器的输入端分别与用户接口连接，所述第二DVI编解码芯片输出端与第二DVI均衡器输入端连接，所述LVDS编解码芯片输出端与液晶屏连接，所述第二DVI均衡器输出端与DVI记录仪连接。
进一步地，所述主控制器FPGA包括SDRAM乒乓操作模块与控制模块、数据选择模块、输出信号时序生成模块、多路信号输入模块、多路DVI解码器、信号输出模块、DVI解码器和LVDS解码器； SDRAM乒乓操作模块与控制模块与SDRAM连接，SDRAM乒乓操作模块与控制模块的输入端分别与数据选择模块的输出端、输出信号时序生成模块的输出端连接，所述SDRAM乒乓操作模块与控制模块的输出端与信号输出模块相连，所述数据选择模块输入端分别与多路信号输入模块相连，所述多路信号输入模块分别相应与多路DVI解码器连接，所述信号输出模块分别与DVI解码器、LVDS解码器连接。
进一步地，所述主控制器FPGA选择Altera公司生产的 FPGA 芯片EP2S30F1020I4 为主控芯片。
进一步地，所述第一DVI编解码芯片和第二DVI编解码芯片分别为TI公司生产的芯片TFP401和TFP410。
进一步地，所述第一DVI均衡器与第二DVI均衡器均选用TI 公司生产的均衡器DS16EV5110。
进一步地，所述SDRAM选用MICRO公司生产的容量为128M的MT48LC4M32B2TG-6器件。
进一步地，所述电源转换电路与用户接口连接。
进一步地，所述电源转换电路分别输出1.2V和3.3V。
在上述技术方案中，本实用新型与现有技术相比具有以下优点：
第一，本实用新型利用FPGA设计结构化状态机实现对SDRAM的控制，完成了对数据的缓存设计，实现了对多路DVI视频冗余信号的解码、编码、实时处理以及输出显示，信号通道增加冗余设计，加强了系统显示的稳定性和可靠性；
第二，采用DVI均衡器加DVI编解码器的方式，对输入、输出信号进行转换处理。这样处理有如下优点：传输距离较长，信号干扰小；系统速度快、灵活性强、兼容性好、功能可扩展。
第三，本实用新型功耗低、体积小、外围电路简单、设计灵活、性能可靠。
附图说明
图1为本实用新型一种多路数字图像处理系统的原理框图；
图2为本实用新型一种多路数字图像处理系统的FPGA控制内部原理逻辑框图。
具体实施方式
下面结合附图结本实用新型一种多路数字图像处理系统作进一步详细说明。
本实施例中附图标记说明:
1——主控制器FPGA；1-1——SDRAM乒乓操作模块与控制模块；1-2——数据选择模块；1-3——信号时序生成模块；1-4——信号输入模块；1-5——DVI解码器；1-6——信号输出模块；1-7——DVI编码器；1-8——LVDS编码器；2——SDRAM；3——LVDS编解码芯片；4——液晶屏；5——第二DVI均衡器；6——第二DVI编解码芯片；7——DVI记录仪；8——电源转换电路；9——程序存储器；10——第一DVI编解码芯片；11——第一DVI均衡器；12——用户接口。
如图1所示，本实施例的一种多路数字图像处理系统包括壳体、设置在壳体内的电路板和液晶屏4以及安装在壳体内电路板上的主控制器FPGA1、与所述主控制器FPGA1连接的SDRAM2、LVDS编解码芯片3、第二DVI均衡器5、第二DVI编解码芯片6、DVI记录仪7、电源转换电路8、与所述主控制器FPGA1连接的程序存储器9、多个第一DVI编解码芯片10、多个第一DVI均衡器11和用户接口12，本实施例中，第一DVI编解码芯片10和第一DVI均衡器11分别有四个。电源转换电路8输出端和多个第一DVI编解码芯片10的输出端分别与主控制器FPGA1的输入端连接，第二DVI编解码芯片6输入端和LVDS编解码芯片3输入端分别与主控制器FPGA1的输出端连接，四个第一DVI编解码芯片10的输入端相应分别与四个第一DVI均衡器11的输出端连接，四个第一DVI均衡器11的输入端分别与用户接口12连接，第二DVI编解码芯片6输出端与第二DVI均衡器5输入端连接，LVDS编解码芯片3输出端与液晶屏4连接，第二DVI均衡器5输出端与DVI记录仪7连接，电源转换电路8与用户接口12连接，电源转换电路8分别输出1.2V和3.3V电压。
如图2所示，本实施例的主控制器FPGA1包括SDRAM乒乓操作模块与控制模块1-1、数据选择模块1-2、输出信号时序生成模块1-3、多路信号输入模块1-4、多路DVI解码器1-5、信号输出模块1-6、DVI解码器1-7和LVDS解码器1-8；SDRAM乒乓操作模块与控制模块1-1与SDRAM2连接，SDRAM乒乓操作模块与控制模块1-1的输入端分别与数据选择模块1-2的输出端、输出信号时序生成模块1-3的输出端连接，SDRAM乒乓操作模块与控制模块1-1的输出端与信号输出模块1-6相连，数据选择模块1-2输入端分别与多路信号输入模块1-4相连，多路信号输入模块1-4分别相应与多路DVI解码器1-5连接，信号输出模块1-6分别与DVI解码器1-7、LVDS解码器1-8连接。本实施例中，信号输入模块1-4和DVI解码器1-5分别有二路。其中，二路信号输入模块1-4主要功能是接收外部输入的视频信号，增强输入信号的驱动能力，为信号的后续处理做准备。数据选择模块1-2根据需要选择两路输入视频信号中的一路进行输出。
由于SDRAM乒乓操作模块与控制模块1-1具有节省缓冲区空间、流水线式算法以及低速模块处理高速数据流的特点。因此，本设计采用SDRAM乒乓操作模块与控制模块1-1。
在本实施例中，SDRAM 作为整个图像处理系统的缓存，起着至关重要的作用。它将外部输入的图像按帧存入SDRAM中，然后按帧将图像数据送到外部继续处理。FPGA的控制逻辑所需要完成的功能有：接收来自外部的图像数据，并进行缓冲和数据重组，产生符合SDRAM控制器位宽的数据信号；产生对SDRAM 的读、写命令和地址，并将它们寄存在FIFO中，随时供SDRAM控制器提取。因此，系统需要一个地址产生逻辑；对SDRAM进行直接控制，将用户产生的地址命令进行解析，产生读/写、刷新等一系列操作，对SDRAM 发出的各种命令要符合特定的时序要求。在上电的时候还必须完成对SDRAM的初始化工作；建立用户与SDRAM 的数据通道，在SDRAM和用户接口之间传递需要写入或者读出的数据，并且调整对应读/写操作的DQS信号时序，使其满足SDRAM的要求；缓存从SDRAM中读出的数据，由于直接读出的速度非常高，直接处理会对后端产生很大的压力。因此，需要进行缓存之后才送到后续处理。
输出信号时序生成模块1-3主要功能是对SDRAM 1-2进行操作，生成需要的视频时序信号以及生成驱动液晶屏4的视频信号。
本实施例的主控制器FPGA1选择Altera公司生产的 FPGA 芯片EP2S30F1020I4 为主控芯片。配置芯片选用EPCS16SI16N，利用FPGA内部丰富的逻辑资源和强大的IP核，配以相应的外部电路，构建出一个灵活、简洁、可靠的机载视频图形处理系统的嵌入式硬件模块。
本实施例中，所述第一DVI编解码芯片10和第二DVI编解码芯片6为TI公司生产的芯片TFP401、TFP410，具有功耗低、体积小、外围电路简单等特点。该器件控制引脚直接连接至FPGA，可以很好控制这些器件的工作状态，以便减小功耗。并且，整个FPGA内部逻辑控制简单、可靠。
本实施例中，所述第一DVI均衡器11与第二DVI均衡器5选用TI 公司生产的均衡器DS16EV5110，该器件同样具有功耗低、体积小、外围电路简单等特点。
本实施例中，所述SDRAM2选用MICRO公司生产的容量为128M的MT48LC4M32B2TG-6器件。整个系统显示的分辨率为1600×120060 Hz，信号位为真彩色24b，则一帧图像所需需要存储的容量C = 1 600×1 200×24=46080000 b≈47Mb;考虑到SDRAM乒乓操作和容量等问题，选用MICRO公司生产的容量为128M的MT48LC4M32B2TG-6器件，速度等级6，时钟频率达到166 MHz.该器件具有32根数据线和12根地址线，还有一些控制线。通过在FPGA内部搭建逻辑控制单元，可以很好的控制SDRAM 视频信号的翻转等操作。
为了满足前后端数据流匹配，并实时发送，这里采用了SDRAM读写交替进行的读写方式。写入和读出操作的发起是由行激活命令开始的，命令为10011，发起的同时sdram_addr送入列地址，发起写入读出命令时送入行地址。写入命令与数据同步，读出命令在发出后潜伏期时间后送出数据到端口，sdram_data 为SDRAM 的输入输出数据端口。预冲方式采用了自动预冲，即在发起读写命令时将地址位A10置高就可以在读写操作后SDRAM内部自动进行预冲操作，不需要发出额外命令，自动预冲占用4个时钟周期。读写操作交替进行，有两个写入操作，一个读取操作。
SDRAM在完成读写操作的同时还需要完成每64 ms全行（4 096行）自动刷新操作，为所有行进行充电，不然就会导致SDRAM内的数据丢失。这里将自动刷新操作穿插在读写当中，经计算为15 μs 需进行一次自动刷新操作，通过一个计数器每15 μs 发起一次自动刷新请求，程序检测到自动刷新操作请求后进行自动刷新操作然后再进行读写操作，自动刷新操作占用10个时钟周期。
本实施例中，所述电源转换电路8与用户接口12连接。
如图1和图2所示，本实施例中，所述电源转换电路8分别输出1.2V和3.3V。
使用中，用户输入4路DVI信号，然后根据输入信号特性进行选择，将视频信号实时显示在液晶屏4上。另外，将实时显示的图像回送给DVI记录仪7，此时DVI记录仪7实时记录当前的信息以及故障信息，确保在全任务阶段图像显示的正确性。系统能够流畅地对1600×1200分辨率，60Hz刷新率，24位真彩色的高清视频进行实时处理，不会出现信号显示质量差，兼容性差的缺陷。
以上所述，仅是本实用新型的较佳实施例，并非对本实用新型作任何限制，凡是根据本实用新型技术实质对以上实施例所作的任何简单修改、变更以及等效结构变化，均仍属于本实用新型技术方案的保护范围内。
Claims (8)
1.一种多路数字图像处理系统，包括壳体、设置在壳体内的电路板和液晶屏（4），其特征在于:该数字图像处理系统还包括安装在壳体内电路板上的主控制器FPGA（1）、与所述主控制器FPGA（1）连接的SDRAM（2）、LVDS编解码芯片（3）、第二DVI均衡器（5）、第二DVI编解码芯片（6）、DVI记录仪（7）、电源转换电路（8）、与所述主控制器FPGA（1）连接的程序存储器（9）、多个第一DVI编解码芯片（10）、多个第一DVI均衡器（11）和用户接口（12）；所述电源转换电路（8）输出端和多个第一DVI编解码芯片（10）的输出端分别与主控制器FPGA（1）的输入端连接，所述第二DVI编解码芯片（6）输入端和LVDS编解码芯片（3）输入端分别与主控制器FPGA（1）的输出端连接，所述多个第一DVI编解码芯片（10）的输入端相应分别与多个第一DVI均衡器（11）的输出端连接，所述多个第一DVI均衡器（11）的输入端分别与用户接口（12）连接，所述第二DVI编解码芯片（6）输出端与第二DVI均衡器（5）输入端连接，所述LVDS编解码芯片（3）输出端与液晶屏（4）连接，所述第二DVI均衡器（5）输出端与DVI记录仪（7）连接。
2.根据权利要求书1所述的一种多路数字图像处理系统，其特征是：所述主控制器FPGA（1）包括SDRAM乒乓操作模块与控制模块（1-1）、数据选择模块（1-2）、输出信号时序生成模块（1-3）、多路信号输入模块（1-4）、多路DVI解码器（1-5）、信号输出模块（1-6）、DVI解码器（1-7）和LVDS解码器（1-8）；SDRAM乒乓操作模块与控制模块（1-1）与SDRAM（2）连接，SDRAM乒乓操作模块与控制模块（1-1）的输入端分别与数据选择模块（1-2）的输出端、输出信号时序生成模块（1-3）的输出端连接，所述SDRAM乒乓操作模块与控制模块（1-1）的输出端与信号输出模块（1-6）相连，所述数据选择模块（1-2）输入端分别与多路信号输入模块（1-4）相连，所述多路信号输入模块（1-4）分别相应与多路DVI解码器（1-5）连接，所述信号输出模块（1-6）分别与DVI解码器（1-7）、LVDS解码器（1-8）连接。
3.根据权利要求书1所述的一种多路数字图像处理系统，其特征是：所述主控制器FPGA（1）选择Altera公司生产的 FPGA 芯片EP2S30F1020I4 为主控芯片。
4.根据权利要求书1所述的一种多路数字图像处理系统，其特征是：所述第一DVI编解码芯片（10）和第二DVI编解码芯片（6）分别为TI公司生产的芯片TFP401和TFP410。
5.根据权利要求书1所述的一种多路数字图像处理系统，其特征是：所述第一DVI均衡器（11）与第二DVI均衡器（5）均选用TI 公司生产的均衡器DS16EV5110。
6.根据权利要求书1所述的一种多路数字图像处理系统，其特征是：所述SDRAM（2）选用MICRO公司生产的容量为128M的MT48LC4M32B2TG-6器件。
7.根据权利要求书1所述的一种多路数字图像处理系统，其特征是：所述电源转换电路（8）与用户接口（12）连接。
8.根据权利要求书1所述的一种多路数字图像处理系统，其特征是：所述电源转换电路（8）分别输出1.2V和3.3V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420092554.4U CN203708370U (zh) | 2014-03-03 | 2014-03-03 | 一种多路数字图像处理系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420092554.4U CN203708370U (zh) | 2014-03-03 | 2014-03-03 | 一种多路数字图像处理系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203708370U true CN203708370U (zh) | 2014-07-09 |
Family
ID=51058745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420092554.4U Withdrawn - After Issue CN203708370U (zh) | 2014-03-03 | 2014-03-03 | 一种多路数字图像处理系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203708370U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103813125A (zh) * | 2014-03-03 | 2014-05-21 | 安庆师范学院 | 一种多路数字图像处理系统 |
| CN104575351A (zh) * | 2014-12-25 | 2015-04-29 | 中航华东光电有限公司 | 一种信号转换系统、显示器及信号转换方法 |
| CN106713805A (zh) * | 2016-09-22 | 2017-05-24 | 中北大学 | 一种基于fpga的数字视频显示接口模块及其通信方法 |
| CN106911907A (zh) * | 2017-02-09 | 2017-06-30 | 聊城大学 | 一种伴飞光电跟踪测量吊舱高清压缩与存储装置 |
-
2014
- 2014-03-03 CN CN201420092554.4U patent/CN203708370U/zh not_active Withdrawn - After Issue
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103813125A (zh) * | 2014-03-03 | 2014-05-21 | 安庆师范学院 | 一种多路数字图像处理系统 |
| CN104575351A (zh) * | 2014-12-25 | 2015-04-29 | 中航华东光电有限公司 | 一种信号转换系统、显示器及信号转换方法 |
| CN106713805A (zh) * | 2016-09-22 | 2017-05-24 | 中北大学 | 一种基于fpga的数字视频显示接口模块及其通信方法 |
| CN106713805B (zh) * | 2016-09-22 | 2023-06-02 | 中北大学 | 一种基于fpga的数字视频显示接口模块及其通信方法 |
| CN106911907A (zh) * | 2017-02-09 | 2017-06-30 | 聊城大学 | 一种伴飞光电跟踪测量吊舱高清压缩与存储装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN204857144U (zh) | Led显示屏控制系统和发送卡 | |
| CN203708370U (zh) | 一种多路数字图像处理系统 | |
| CN104717485A (zh) | 一种基于fpga的vga接口裸眼3d显示系统 | |
| CN106713805B (zh) | 一种基于fpga的数字视频显示接口模块及其通信方法 | |
| CN102074205B (zh) | Lcd控制器的控制方法 | |
| CN103813125B (zh) | 一种多路数字图像处理系统 | |
| CN201788657U (zh) | 基于NiosⅡ软核CPU的LCD控制器 | |
| CN103294836A (zh) | 基于pcie的雷达数据采集显控系统及其方法 | |
| WO2021189781A1 (zh) | 具有数据欠载自恢复功能的显示控制器及方法 | |
| CN203787060U (zh) | 一种具有多vga输出接口的显示屏测试装置 | |
| CN106817545A (zh) | 一种快速多分辨率视频图像镜像旋转处理系统 | |
| CN202856875U (zh) | 高清混合矩阵无缝切换vga输出系统 | |
| CN102520901B (zh) | 一种裸眼3d显示的数据采集与存储方法、系统及其装置 | |
| CN108134912A (zh) | 一种视频流转换方法 | |
| CN201522841U (zh) | Lcd控制器 | |
| CN113965702B (zh) | 一种基于国产化平台的多通道视频无缝切换电路及其方法 | |
| CN202617284U (zh) | 远距离传输的vga编码器 | |
| CN202838922U (zh) | 一种基于fpga的平板显示驱动装置 | |
| CN104156907A (zh) | 一种基于fpga的红外预处理存储系统及存储方法 | |
| CN109672838A (zh) | 数据转换装置及图像传输系统 | |
| CN105516632B (zh) | Lvds视频信号转换为dp1.2视频信号的方法及系统 | |
| CN202721742U (zh) | 高清混合矩阵无缝切换dvi数字接口系统 | |
| CN204392421U (zh) | V-by-One接口超高清图像信号源 | |
| CN103680402B (zh) | 一种基于leon3软核cpu的异步全彩led显示控制系统及其控制方法 | |
| CN203522918U (zh) | 一种hdmi转pcie的采集卡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20140709 Effective date of abandoning: 20160914 |
|
| C25 | Abandonment of patent right or utility model to avoid double patenting |