CN201522841U - Lcd控制器 - Google Patents

Abstract

本实用新型提供一种LCD控制器及其控制方法，其包括一微处理器及一LCD控制逻辑，所述的LCD控制逻辑通过SPI接口与所述微处理器相连，实现对LCD的控制，其中，所述的LCD控制逻辑为可编程逻辑器件。微处理器用DMA控制方式将显示数据通过SPI接口发送给CPLD器件，CPLD器件利用SPI接口的数据信号和时钟信号，根据LCD的时序要求，产生所需的像素时钟信号、行同步信号和帧同步信号，以此驱动LCD显示。

Description

LCD控制器

技术领域

本实用新型是有关于液晶显示器(LCD)控制器，特别涉及一种基于税控收款机的LCD控制器。

背景技术

LCD由于其超薄尺寸、高亮度和高清晰度的特点被广泛的应用在工业设备和消费产品领域，实现图像界面显示。尤其在嵌入式系统的应用中，由于大部分嵌入式系统对体积有严格的要求，所以超薄尺寸的LCD成为大部分嵌入式系统的不二之选。

对于嵌入式系统，现有的LCD显示控制的解决方案主要有：

1)使用专用的LCD控制芯片。如北京精电蓬远显示技术有限公司的SED1335、日本爱普生公司(EPSON)的SID13774等。这些芯片可以支持多种信号的LCD显示功能，而且还提供了丰富的控制器接口，但这些芯片的设置和编程都比较复杂，同时受到硬件封装、体积，尤其是成本的约束。

2)使用带LCD控制器的SOC芯片，如韩国三星公司(SUMSANG)的S3C2410ARM芯片，这一类芯片虽然集成度较高，功能丰富，但支持的液晶屏的接口类型较少，并且对芯片内其他资源的大量浪费，加大了系统成本。同时限定了芯片的选择范围。

因此，如何将上述现有技术加以解决，设计一种成本低、体积小的LCD控制器，是本领域技术人员所欲研究的方向所在。

发明内容

本实用新型的主要目的是提供一种LCD控制器，其克服现有LCD显示部分成本较高、控制方式不灵活的缺陷，使税控机的LCD部分的成本降低，同时提高该部分的稳定性、可靠性，并且具备更灵活的控制方式。

本实用新型的另一目的是提供一种LCD控制器，针对的处理器AT91SAM9260虽然没有内置LCD控制器，但带有DMA传输方式的SPI接口，并且SPI接口的速度达到了100MHz。由于带有DMA传输方式，这使得在通过SPI传递数据时不必占用大量的系统资源。

本实用新型的再一目的是提供一种LCD控制器，其通过可编程逻辑器件作为LCD的控制器，具有可配置、高集成化、高扩展性的性能，可降低系统的成本。

为了达到上述目的，本实用新型提供一种LCD控制器，其包括一微处理器及一LCD控制逻辑，所述的LCD控制逻辑通过SPI接口与所述微处理器相连，实现对LCD的控制，其中，所述的LCD控制逻辑为可编程逻辑器件。

较佳的实施方案中，所述的可编程逻辑器件为CPLD器件。

较佳的实施方案中，所述的CPLD器件通过三条信号线与所述的微处理器相连，这三条信号线分别是SPI接口的数据信号线MOSI、时钟信号线SPCK以及显示数据帧同步信号FRAMESYNC，其中，显示数据帧同步信号FRAMESYNC连接到所述微处理器1的某一I/O口上。

较佳的实施方案中，所述的微处理器为带有DMA传输方式的SPI接口的微处理器。

较佳的实施方案中，所述的微处理器的型号为AT91SAM9260。

较佳的实施方案中，所述的LCD屏为单色屏或彩色屏。

较佳的实施方案中，所述的CPLD器件的型号为EPM240。

与现有技术相比，本实用新型的有益效果在于：

1、本实用新型通过微处理器的SPI接口通过DMA方式传输显示数据，由于带有DMA传输方式，这使得在通过SPI传递数据时不必占用大量的系统资源。

2、本实用新型通过微处理器的SPI接口通过DMA方式传输显示数据，CPLD利用SPI接口的数据信号MOSI和时钟信号SPCK产生LCD所需的数据信号和控制信号。可支持多种TFT-LCD显示分辨率和颜色位数，能够支持的分辨率和颜色位数与微处理器SPI接口的传输速度有关，如对于ATMEL公司的AT91SAM9260，该芯片的SPI最大速度为100MHz，可使分辨率为480×272的4.3寸LCD显示屏工作在16位色。

3、本实用新型所设计LCD显示控制器只需在微处理器外接一片CPLD，无需再外接任何SRAM或SDRAM作为显存，并且所有逻辑只占用了CPLD的79个逻辑单元。因此本LCD控制器具备较低的成本，可靠性也较高。

4、由于本实用新型所设计的LCD控制器与微处理器之间只需3根信号线，便于PCB布线，便于电磁干扰的控制。

5、可通过修改CPLD程序和微处理器程序适应不同分辨率和颜色的LCD。

附图说明

图1为本实用新型LCD控制器组成示意图；

图2为本实用新型LCD控制器控制LCD的架构图；

图3为本实用新型LCD控制器一实施例示意图；

图4A及图4B为本实用新型微处理器的流程图。

附图标记说明：1-微处理器；2-LCD控制器；3-LCD；4-LCD插座。

具体实施方式

以下结合附图，对本实用新型上述的和另外的技术特征和优点作更详细的说明。

如图1所示，为本实用新型LCD控制器组成示意图，本实用新型的LCD控制器包括一微处理器1，一LCD控制逻辑2，所述的LCD控制逻辑2通过SPI接口与所述微处理器1相连，实现对LCD3的控制，其中，所述的LCD控制逻辑2为可编程逻辑器件。

其中，所述的LCD控制逻辑2通过三条信号线与所述的微处理器1相连，这三条信号线分别是SPI接口的数据信号线MOSI、时钟信号线SPCK以及显示数据帧同步信号FRAMESYNC，其中，显示数据帧同步信号FRAMESYNC连接到所述微处理器1的某一I/O口上。所述的LCD控制逻辑2通过SPI接口与微处理器1相连，获取SPI的时钟信号SPCK、数据信号MOSI以及显示数据帧同步信号FRAMESYNC，所述的LCD控制逻辑2将上述三个信号按照LCD所要求的时序组合，产生LCD所需的控制信号和数据信号，并将这些信号发送到LCD3上，LCD3即可实现图片和文字的显示。

其中，所述的微处理器1是一种带有DMA传输方式的SPI接口的微处理器，较佳的，可选用AT91SAM9260。

所述的LCD控制逻辑2为一CPLD器件或者FPGA器件，较佳的，可选用低成本的EPM240来实现。

所述的LCD控制屏可为单色屏和彩色屏，其型号可选用LR043JC211。

如图2所示，为本实用新型LCD控制器控制LCD的架构图，由图可以看出，微处理器1与LCD控制逻辑2相连，在本实施例中LCD控制逻辑2采用CPLD器件，微处理器1用DMA控制方式将显示数据通过SP I接口发送给CPLD器件，CPLD器件利用SPI接口的数据信号和时钟信号，根据LCD的时序要求，产生所需的像素时钟信号、行同步信号和帧同步信号，以此驱动LCD显示。其中，CPLD器件负责分析SPI接口的数据信号、时钟信号，并将生成的显示输出控制信号连接LCD，实现对LCD的控制。

如图3所示，为本实用新型LCD控制器一实施例示意图，由图可知，所述的CPLD器件可通过一LCD插座4与LCD3相连接，其中连接信号有：红绿蓝数据信号各8位，共24位，像素时钟PCLK、行同步信号HSYNC、帧同步信号VSYNC、数据允许信号DE等控制信号。这些数据信号和控制信号是由CPLD根据SPI接口的数据信号和时钟信号，按照所采用的LCD要求的时序图，通过编写CPLD的内部逻辑实现的。其中，CPLD器件负责分析SPI接口的数据信号信号时钟信号，并将生成的显示输出控制信号连接LCD插座4实现对LCD 3的控制。本实用新型所实现的LCD控制器只需一片CPLD芯片，不需外加显存。

如图4A及4B所示，为本实用新型微处理器端的流程图，本实用新型提供一种LCD控制器的控制方法，其包括如下步骤：

S1：在微处理器1的内存中开辟一块与LCD3相对应的内存单元作为显存；本实用新型的设计方法可以适应多种分辨率的LCD，这里以奇信电子LR043JC211这款480×272的4.3寸LCD显示屏为例；微处理器采用AT91SAM9260。由于该显示屏要求在扫描每行的过程中，除了480个周期的显示像素时钟周期，还需要2个像素时钟周期的Front-Porch，41个像素时钟周期的Pulse Width，2个像素时钟周期的Back-Porch。总计每行需要525个像素时钟周期。同时，在每一帧数据中，除了272行有效数据外，还需要10个行同步周期的Pulse Width，2个行同步周期的Front-Porch，2个行同步周期的Back-Porch。共需要286个行同步周期。由于本设计的像素时钟信号、行同步信号、帧同步信号都是由CPLD根据SPI接口的时钟信号产生的，所以需开辟一块526×286的内存单元作为显存。

S2：设置微处理器(AT91SAM9260)SPI接口的初始化参数，以及该接口的中断和DMA参数。使SPI工作在最高速度，如对使AT91SAM9260的微处理器来说，使SPI的传输数据波特率和主时钟相等，即100MHz；使SPI接口在DMA数据传输完毕后产生中断，同时设置DMA传输的起始地址为显存的起始地址，DMA的传输字节数为DMA传输的最大允许的64KB。设置完毕后，启动DMA传输。

S3：在SPI接口的第一次DMA传输完毕后，进入SPI的中断服务程序，在中断服务程序中，重新设置DMA传输的地址指针和传输计数器，除此之外，在中断服务程序中还需判断当前需传送一帧显示数据中的哪一部分以及在一帧数据开始的时候使显示数据帧同步信号(FRAMESYNC)产生上升沿。

S4：每一帧数据分为三次进行传输，前两次传输65536个字节，这是每次SPI接口的DMA传输所允许的最大数值，最后一次传输526×286-2×65536＝19364个字节。在每一帧的起始位置，在FRAMESYNC(为连接到CPLD上的某一I O)产生一个上升沿信号，以告知CPLD新的一帧数据开始。

S5：在CPLD中，对显示数据帧同步信号FRAMESYNC进行捕获，当FRAMESYNC上升沿时，代表一帧显示数据的开始，此时CPLD内部的所有计数器复位，包括像素时钟计数器、行同步信号计数器，帧同步信号计数器；复位后即做好接收新的一帧数据的准备，该信号的主要功能是防止在收到意外干扰时，LCD的显示不会收到干扰。

S6：在CPLD中，在SPI接口的时钟信号的上升沿对SPI接口的数据信号进行采用，同时把获取到的数据移入移位寄存器，同时对SPI接口的时钟信号进行计数，当计数到8时(此时表示使用8位色，如需采用16位色，则计数到16)，表示接收到一个字节，将接收到的数据发送的LCD的数据总线上，再产生一个像素时钟上升沿，将显示数据发送到LCD。

S7：CPLD对像素时钟进行计数，产生行同步信号(HSYNC)。

S8：CPLD对行同步信号(HSYNC)进行计数，产生帧同步信号(VSYNC)。

上述的微处理器是采用AT91SAM9260，所述微处理器也可用其他带有DMA传输方式的SPI接口的微处理器代替。所述的LCD可为单色屏和彩色屏。

本实用新型中针对的处理器AT91SAM9260虽然没有内置LCD控制器，但带有DMA传输方式的SPI接口，并且SPI接口的速度达到了100MHz。由于带有DMA传输方式，这使得在通过SPI传递数据时不必占用大量的系统资源。

综上所述，本实用新型与现有技术相比的优点在于：

1、本实用新型通过微处理器的SPI接口通过DMA方式传输显示数据，由于带有DMA传输方式，这使得在通过SPI传递数据时不必占用大量的系统资源。

2、本实用新型通过微处理器的SPI接口通过DMA方式传输显示数据，CPLD利用SPI接口的数据信号MOS I和时钟信号SPCK产生LCD所需的数据信号和控制信号。可支持多种TFT-LCD显示分辨率和颜色位数，能够支持的分辨率和颜色位数与微处理器SPI接口的传输速度有关，如对于ATMEL公司的AT91SAM9260，该芯片的SPI最大速度为100MHz，可使分辨率为480×272的4.3寸LCD显示屏工作在16位色。

3、本实用新型所设计LCD显示控制器只需在微处理器外接一片CPLD，无需再外接任何SRAM或SDRAM作为显存，并且所有逻辑只占用了CPLD的79个逻辑单元。因此本LCD控制器具备较低的成本，可靠性也较高。

4、由于本实用新型所设计的LCD控制器与微处理器之间只需3根信号线，便于PCB布线，便于电磁干扰的控制。

5、可通过修改CPLD程序和微处理器程序适应不同分辨率和颜色的LCD。

以上说明对本实用新型而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离以下所附权利要求所限定的精神和范围的情况下，可做出许多修改，变化，或等效，但都将落入本实用新型的保护范围内。

Claims (7)

1.一种LCD控制器，其特征在于，其包括一微处理器及一LCD控制逻辑，所述的LCD控制逻辑通过SPI接口与所述微处理器相连，实现对LCD的控制，其中，所述的LCD控制逻辑为可编程逻辑器件。

2.根据权利要求1所述的LCD控制器，其特征在于，所述的可编程逻辑器件为CPLD器件。

3.根据权利要求2所述的LCD控制器，其特征在于，所述的CPLD器件通过三条信号线与所述的微处理器相连，这三条信号线分别是SPI接口的数据信号线MOSI、时钟信号线SPCK以及显示数据帧同步信号FRAMESYNC，其中，显示数据帧同步信号FRAMESYNC连接到所述微处理器1的某一I/O口上。

4.根据权利要求1所述的LCD控制器，其特征在于，所述的微处理器为带有DMA传输方式的SPI接口的微处理器。

5.根据权利要求1所述的LCD控制器，其特征在于，所述的微处理器的型号为AT91SAM9260。

6.根据权利要求1所述的LCD控制器，其特征在于，所述的LCD屏为单色屏或彩色屏。

7.根据权利要求2所述的LCD控制器，其特征在于，所述的CPLD器件的型号为EPM240。

Images