CN111540727B - 降低小尺寸控制栅结构栅电阻的金属布线方法 - Google Patents

降低小尺寸控制栅结构栅电阻的金属布线方法 Download PDF

Info

Publication number
CN111540727B
CN111540727B CN202010232572.8A CN202010232572A CN111540727B CN 111540727 B CN111540727 B CN 111540727B CN 202010232572 A CN202010232572 A CN 202010232572A CN 111540727 B CN111540727 B CN 111540727B
Authority
CN
China
Prior art keywords
metal
gate
layer
control gate
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010232572.8A
Other languages
English (en)
Other versions
CN111540727A (zh
Inventor
乔明
董仕达
方冬
王正康
王卓
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010232572.8A priority Critical patent/CN111540727B/zh
Publication of CN111540727A publication Critical patent/CN111540727A/zh
Application granted granted Critical
Publication of CN111540727B publication Critical patent/CN111540727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种降低小尺寸控制栅结构栅电阻的金属布线方法，在栅结构上每隔一定的间距通过重掺杂多晶硅将相邻两个控制栅槽内的栅电极相连接，在栅连接部位打孔引出金属，为第一层金属；在源区上打孔引出金属，为第二层金属；两层金属之间由介质层隔开，通过第一层金属在Y方向上与栅电极的多点接触，解决Y方向上栅电极路径过长带来的栅电阻增大问题，相邻的连接槽与槽中栅电极的重掺杂多晶硅，于Y方向上的间距可以任意调节，以达到不同的栅电阻需求，大大提高了设计灵活性，由此可利用双层金属，得到低栅电阻的小尺寸控制栅结构的金属氧化物半导体场效应管。

Description

降低小尺寸控制栅结构栅电阻的金属布线方法
技术领域
本发明属于半导体技术领域，具体涉及一种降低小尺寸控制栅结构栅电阻的金属布线方法。
背景技术
功率管理系统要求功率半导体器件具有低的栅电阻和寄生电容，以降低器件导通损耗和开关损耗。功率VDMOS因栅驱动功耗低，开关速度快，容易并联等特点被广泛应用于功率管理系统中。然而随着功率半导体器件的尺寸不断缩小，栅的尺寸也不断缩小，栅电阻会逐渐增加，如果仍旧由边缘处引出栅电极就会导致路径过长，从而致使栅极电阻值太大，器件的开关损耗就会因此增大。同样的，在孔的尺寸不变的情况下，在相应位置打孔就变得越来越困难。
因此，针对以上问题，有必要降低窄栅结构所带来的栅电阻过大问题以及打孔困难问题，本发明的实施例就是在这种背景下出现的。
发明内容
本发明提供一种降低小尺寸控制栅结构栅电阻的金属布线方法，传统布线方式如图3所示，以单层金属将栅电极在边缘处引出，然而随着功率半导体器件的尺寸不断缩小，栅的尺寸也不断缩小，栅电阻会逐渐增加，如果仍旧由边缘处引出栅电极就会导致路径过长，从而致使栅极电阻值太大，器件的开关损耗就会因此增大，同时过窄的栅尺寸也不利于打孔。
为实现上述发明目的，本发明技术方案如下：
一种降低小尺寸控制栅结构栅电阻的金属布线方法，在栅结构上每隔一定的间距通过重掺杂多晶硅将相邻两个控制栅槽内的栅电极相连接，在栅连接部位打孔引出金属，为第一层金属；在源区上打孔引出金属，为第二层金属；两层金属之间由介质层隔开，通过第一层金属在Y方向上与栅电极的多点接触，解决Y方向上栅电极路径过长带来的栅电阻增大问题。
作为优选方式，第一导电类型衬底29上表面有第一导电类型外延层，第一导电类型外延层中有控制栅槽，控制栅槽中包含控制栅03，相邻控制栅槽内的控制栅03在Y方向上每隔一定距离通过重掺杂多晶硅相连接，在相邻控制栅槽之间，第一导电类型外延层上方有第二导电类型阱区23，在第二导电类型阱区23内有第二导电类型重掺杂区24，在第二导电类型阱区23上方有第一导电类型重掺杂源区08，在相邻控制栅槽内控制栅电极的多晶硅连接处，沿X方向上打孔引出金属，为第一层金属04；在第一导电类型重掺杂源区08、第二导电类型重掺杂区24内打孔引出金属，为第二层金属09，第一层金属04和第二层金属09之间通过介质层01隔开。
作为优选方式，所述金属布线方法包括如下步骤：
1)在外延层上形成一系列的槽；
2)在有源区中控制栅槽的上半部分，形成覆盖侧壁的栅介质；随后在有源区中淀积栅电极；
3)刻蚀栅电极；
4)在外延层上表面形成第二导电类型体区，在第二导电类型体区中形成第一导电类型源极；
5)在相邻控制栅槽的控制栅横向重掺杂多晶硅连接处刻蚀栅极接触孔，引出栅电极金属，为第一层金属；
6)在源区与分离栅引出区刻蚀源极接触孔，引出源极金属，为第二层金属。
作为优选方式，第一层金属04与第二层金属09之间由介质层隔开。
作为优选方式，隔开第一层与第二层金属的介质层为低k材料。
作为优选方式，在栅电极接触孔的宽度大于控制栅的尺寸下，栅电极接触孔打在X方向的栅电极连接处上。
作为优选方式，栅电极接触孔的宽度小于控制栅宽度情况下，栅电极接触孔打在Y方向的栅电极上。
作为优选方式，相邻的连接控制栅槽与控制栅槽内栅电极的重掺杂多晶硅在Y方向上的间距任意调节，以达到不同的栅电阻需求。
作为优选方式，该结构也可以适用于分离栅结构等其他情况。
本发明的有益效果为：
通过第一层金属在Y方向上与栅电极的多点接触，有效降低了Y方向上栅电极路径过长带来的栅电阻增大问题，当控制栅电极尺寸较小时，接触孔的宽度可以大于栅宽，将孔打在相邻槽控制栅电极的多晶硅连接处，降低了打孔困难问题。同时，相邻的连接控制栅槽与控制栅槽内栅电极的重掺杂多晶硅，于Y方向上的间距可以任意调节，以达到不同的栅电阻需求，大大提高了设计灵活性，由此可利用双层金属，得到低栅电阻的小尺寸控制栅结构的金属氧化物半导体场效应管。
附图说明
图1为传统结构金属布线图。
图2为图1传统结构AA’处剖面图。
图3为本发明一种降低小尺寸控制栅结构栅电阻的金属布线方法示意图。
图4(a)为图3位置AA’处的剖面图。
图4(b)为图3位置BB’处的剖面图。
01为介质层，02为栅电极接触孔，03为控制栅，04为第一层金属，07为源极接触孔，08为第一导电类型重掺杂源区，09为第二层金属。19为连接源区金属层，20为底部电极，22为第一导电类型漂移区，23第二导电类型阱区，24为第二导电类型重掺杂区，29为第一导电类型衬底。
具体实施方式
如图3所示，本实施例提供一种降低小尺寸控制栅结构栅电阻的金属布线方法，在栅结构上每隔一定的间距通过重掺杂多晶硅将相邻两个控制栅槽内的栅电极相连接，在栅连接部位打孔引出金属，为第一层金属；在源区上打孔引出金属，为第二层金属；两层金属之间由介质层隔开，通过第一层金属在Y方向上与栅电极的多点接触，解决Y方向上栅电极路径过长带来的栅电阻增大问题。
第一导电类型衬底29上表面有第一导电类型外延层，第一导电类型外延层中有控制栅槽，控制栅槽中包含控制栅03，相邻控制栅槽内的控制栅03在Y方向上每隔一定距离通过重掺杂多晶硅相连接，在相邻控制栅槽之间，第一导电类型外延层上方有第二导电类型阱区23，在第二导电类型阱区23内有第二导电类型重掺杂区24，在第二导电类型阱区23上方有第一导电类型重掺杂源区08，在相邻控制栅槽内控制栅电极的多晶硅连接处，沿X方向上打孔引出金属，为第一层金属04；在第一导电类型重掺杂源区08、第二导电类型重掺杂区24内打孔引出金属，为第二层金属09，第一层金属04和第二层金属09之间通过介质层01隔开。
所述金属布线方法包括如下步骤：
1)在外延层上形成一系列的槽；
2)在有源区中控制栅槽的上半部分，形成覆盖侧壁的栅介质；随后在有源区中淀积栅电极；
3)刻蚀栅电极；
4)在外延层上表面形成第二导电类型体区，在第二导电类型体区中形成第一导电类型源极；
5)在相邻控制栅槽的控制栅横向重掺杂多晶硅连接处刻蚀栅极接触孔，引出栅电极金属，为第一层金属；
6)在源区与分离栅引出区刻蚀源极接触孔，引出源极金属，为第二层金属。
具体的，第一层金属04与第二层金属09之间由介质层隔开。
具体的，隔开第一层与第二层金属的介质层为低k材料。
具体的，在栅电极接触孔的宽度大于控制栅的尺寸下，栅电极接触孔打在X方向的栅电极连接处上。
具体的，栅电极接触孔的宽度小于控制栅宽度情况下，栅电极接触孔打在Y方向的栅电极上。
具体的，相邻的连接控制栅槽与控制栅槽内栅电极的重掺杂多晶硅在Y方向上的间距任意调节，以达到不同的栅电阻需求。
本发明的原理为：
在栅结构上每隔一定的间距通过重掺杂多晶硅将相邻两个控制栅槽内的栅电极相连接，在栅连接部位打孔引出金属，为第一层金属；在源区上打孔引出金属，为第二层金属；两层金属之间由介质层隔开，通过第一层金属在Y方向上与栅电极的多点接触，解决Y方向上路径过长带来的栅电阻增大问题。当控制栅电极尺寸较小时，接触孔的宽度可以大于栅宽，将孔打在相邻槽控制栅电极的多晶硅连接处，降低了打孔困难问题。同时，相邻的连接槽与槽内栅电极的重掺杂多晶硅，于Y方向上的间距可以任意调节，以达到不同的栅电阻需求，大大提高了设计灵活性，由此可利用多层金属，得到低栅电阻的小尺寸控制栅结构的金属氧化物半导体场效应管。
以上结合附图对本发明的实施例进行了详细阐述，但是本发明并不局限于上述的具体实施方式，上述具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，不脱离本发明宗旨和权利要求所保护范围的情况下还可以做出很多变形，这些均属于本发明的保护。

Claims (7)

1.一种降低小尺寸控制栅结构栅电阻的金属布线方法，其特征在于：在栅结构上每隔一定的间距通过重掺杂多晶硅将相邻两个控制栅槽内的栅电极相连接，在栅连接部位打孔引出金属，为第一层金属；在源区上打孔引出金属，为第二层金属；两层金属之间由介质层隔开，通过第一层金属在Y方向上与栅电极的多点接触，解决Y方向上栅电极路径过长带来的栅电阻增大问题；相邻的连接控制栅槽与控制栅槽内栅电极的重掺杂多晶硅在Y方向上的间距任意调节，以达到不同的栅电阻需求。
2.根据权利要求1所述的降低小尺寸控制栅结构栅电阻的金属布线方法，其特征在于：第一导电类型衬底(29)上表面有第一导电类型外延层，第一导电类型外延层中有控制栅槽，控制栅槽中包含控制栅(03)，相邻控制栅槽内的控制栅(03)在Y方向上每隔一定距离通过重掺杂多晶硅相连接，在相邻控制栅槽之间，第一导电类型外延层上方有第二导电类型阱区(23)，在第二导电类型阱区(23)内有第二导电类型重掺杂区(24)，在第二导电类型阱区(23)上方有第一导电类型重掺杂源区(08)，在相邻控制栅槽内控制栅电极的多晶硅连接处，沿X方向上打孔引出金属，为第一层金属(04)；在第一导电类型重掺杂源区(08)、第二导电类型重掺杂区(24)内打孔引出金属，为第二层金属(09)，第一层金属(04)和第二层金属(09)之间通过介质层(01)隔开。
3.根据权利要求1所述的一种降低小尺寸控制栅结构栅电阻的金属布线方法，其特征在于包括如下步骤：
1)在外延层上形成一系列的槽；
2)在有源区中控制栅槽的上半部分，形成覆盖侧壁的栅介质；随后在有源区中淀积栅电极；
3)刻蚀栅电极；
4)在外延层上表面形成第二导电类型体区，在第二导电类型体区中形成第一导电类型源极；
5)在相邻控制栅槽的控制栅横向重掺杂多晶硅连接处刻蚀栅极接触孔，引出栅电极金属，为第一层金属；
6)在源区与分离栅引出区刻蚀源极接触孔，引出源极金属，为第二层金属。
4.根据权利要求3所述的一种降低小尺寸控制栅结构栅电阻的金属布线方法，其特征在于：第一层金属(04)与第二层金属(09)之间由介质层隔开。
5.根据权利要求4所述的一种降低小尺寸控制栅结构栅电阻的金属布线方法，其特征在于：隔开第一层与第二层金属的介质层为低k材料。
6.根据权利要求1所述的一种降低小尺寸控制栅结构栅电阻的金属布线方法，其特征在于：在栅电极接触孔的宽度大于控制栅的尺寸下，栅电极接触孔打在X方向的栅电极连接处上。
7.根据权利要求1所述的一种降低小尺寸控制栅结构栅电阻的金属布线方法，其特征在于：栅电极接触孔的宽度小于控制栅宽度情况下，栅电极接触孔打在Y方向的栅电极上。
CN202010232572.8A 2020-03-28 2020-03-28 降低小尺寸控制栅结构栅电阻的金属布线方法 Active CN111540727B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010232572.8A CN111540727B (zh) 2020-03-28 2020-03-28 降低小尺寸控制栅结构栅电阻的金属布线方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010232572.8A CN111540727B (zh) 2020-03-28 2020-03-28 降低小尺寸控制栅结构栅电阻的金属布线方法

Publications (2)

Publication Number Publication Date
CN111540727A CN111540727A (zh) 2020-08-14
CN111540727B true CN111540727B (zh) 2023-05-02

Family

ID=71978453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010232572.8A Active CN111540727B (zh) 2020-03-28 2020-03-28 降低小尺寸控制栅结构栅电阻的金属布线方法

Country Status (1)

Country Link
CN (1) CN111540727B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022813A (ja) * 2002-06-17 2004-01-22 Sharp Corp 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985740A (en) * 1989-06-01 1991-01-15 General Electric Company Power field effect devices having low gate sheet resistance and low ohmic contact resistance
US5828102A (en) * 1996-08-27 1998-10-27 National Semiconductor Corporation Multiple finger polysilicon gate structure and method of making
KR100401499B1 (ko) * 2001-04-04 2003-10-17 주식회사 하이닉스반도체 정전기 보호장치가 구비된 반도체 장치 및 그의 제조방법
CN100508143C (zh) * 2007-07-20 2009-07-01 哈尔滨工程大学 一种沟槽栅功率半导体器件制造方法
JP6063280B2 (ja) * 2013-02-05 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置
CN103996622B (zh) * 2013-02-20 2016-09-21 北大方正集团有限公司 一种制作vdmos的方法
JP2019009258A (ja) * 2017-06-23 2019-01-17 株式会社東芝 半導体装置及びその製造方法
CN109888003A (zh) * 2019-03-12 2019-06-14 电子科技大学 一种分离栅增强的功率mos器件

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022813A (ja) * 2002-06-17 2004-01-22 Sharp Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN111540727A (zh) 2020-08-14

Similar Documents

Publication Publication Date Title
CN111403341B (zh) 降低窄控制栅结构栅电阻的金属布线方法
US9041098B2 (en) Semiconductor device
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
CN110649096B (zh) 一种高压n沟道HEMT器件
CN103733344A (zh) 半导体装置
CN110047910A (zh) 一种高耐压能力的异质结半导体器件
WO2021128548A1 (zh) 一种沟槽igbt芯片
CN108400168B (zh) Ldmos器件及其制造方法
CN112382658B (zh) 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法
KR20140112629A (ko) Ldmos 소자와 그 제조 방법
JP2013069852A (ja) 半導体装置
JP7327672B2 (ja) 半導体装置
CN110649097A (zh) 一种高压p沟道HEMT器件
CN106935645B (zh) 具有底部栅极的金氧半场效晶体管功率元件
CN105590958B (zh) 双沟槽高压屏蔽的横向绝缘栅双极器件及其制备方法
CN111540727B (zh) 降低小尺寸控制栅结构栅电阻的金属布线方法
CN110867443B (zh) 半导体功率器件
CN116741828A (zh) 沟渠式栅极晶体管组件
CN103094319A (zh) 双通道高压结型场效应管降低夹断电压的结构及制造方法
CN113097311B (zh) 一种具有栅氧优化结构的功率半导体器件及制造方法
CN111146285B (zh) 半导体功率晶体管及其制造方法
CN114335170A (zh) 半导体功率器件
CN103578997A (zh) 一种ldmos栅极的制作方法及产品
CN203659876U (zh) 超结器件和包括所述超结器件的半导体结构
CN114068526A (zh) 半导体功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant