CN111538195B - 半导体基板及显示装置 - Google Patents

半导体基板及显示装置 Download PDF

Info

Publication number
CN111538195B
CN111538195B CN202010080626.3A CN202010080626A CN111538195B CN 111538195 B CN111538195 B CN 111538195B CN 202010080626 A CN202010080626 A CN 202010080626A CN 111538195 B CN111538195 B CN 111538195B
Authority
CN
China
Prior art keywords
electrode
semiconductor layer
pixel electrode
gate line
source line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010080626.3A
Other languages
English (en)
Other versions
CN111538195A (zh
Inventor
池田匡孝
林宏宜
田中仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019119960A external-priority patent/JP7317593B2/ja
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to CN202311529929.9A priority Critical patent/CN117525163A/zh
Publication of CN111538195A publication Critical patent/CN111538195A/zh
Application granted granted Critical
Publication of CN111538195B publication Critical patent/CN111538195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/16755—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/16757—Microcapsules
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/1676—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/1676—Electrodes
    • G02F1/16766—Electrodes for active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

提供能利用多个电流路进行驱动的半导体基板和显示装置。半导体基板具备第一基材、栅极线(G)、源极线(S)、绝缘膜、第一像素电极(PE1)、以及在源极线(S)与第一像素电极(PE1)之间并联连接的第一晶体管(Tr1)和第二晶体管(Tr2)。第一晶体管(Tr1)的第一半导体层(SC1)和第二晶体管(Tr2)的第二半导体层(SC2)分别具有第一区域(R1)、第二区域(R2)以及沟道区域(RC)。第一半导体层(SC1)和第二半导体层(SC2)与第一表面接触，所述第一表面是上述绝缘膜的源极线(S)侧的面。第一半导体层(SC1)和第二半导体层(SC2)各自的沟道区域(RC)的整体与栅极线(G)重叠。

Description

半导体基板及显示装置
本申请以日本专利申请2019-019792(申请日：2019年2月6日)和日本专利申请2019-119960(申请日：2019年6月27日)为基础，根据所述申请享受优先权。本申请通过参照该申请，从而包含所述申请的全部内容。
技术领域
本发明的实施方式涉及半导体基板及显示装置。
背景技术
作为显示装置，例如已知电泳显示装置。在电泳显示装置中，在开关元件中使用薄膜晶体管。通过增大薄膜晶体管的沟道宽度，从而能够增加流经薄膜晶体管的电流量。
发明内容
本实施方式提供能利用多个电流路进行驱动的半导体基板和显示装置。
一实施方式的半导体基板具备：
第一基材；栅极线，位于所述第一基材的上方；源极线，位于所述第一基材的上方；绝缘膜，位于所述栅极线的上方，并位于所述源极线的下方；第一像素电极，位于所述第一基材、所述栅极线以及所述源极线的上方；以及第一晶体管和第二晶体管，位于所述第一基材的上方，并在所述源极线与所述第一像素电极之间并联地电连接，所述第一晶体管的第一半导体层和所述第二晶体管的第二半导体层分别具有与所述源极线电连接的第一区域、与所述第一像素电极电连接的第二区域、以及所述第一区域与所述第二区域之间的沟道区域，所述第一半导体层和所述第二半导体层与第一表面接触，所述第一表面是所述绝缘膜的所述源极线侧的面，所述第一半导体层和所述第二半导体层各自的所述沟道区域的整体与所述栅极线重叠。
另外，一实施方式的显示装置具备：
半导体基板，其具备：第一基材；栅极线，位于所述第一基材的上方；源极线，位于所述第一基材的上方；绝缘膜，位于所述栅极线的上方，并位于所述源极线的下方；第一像素电极，位于所述第一基材、所述栅极线以及所述源极线的上方；以及第一晶体管和第二晶体管，位于所述第一基材的上方，并在所述源极线与所述第一像素电极之间并联地电连接；对置基板，其具备与所述第一像素电极相对的第二基材、和位于所述第二基材与所述第一像素电极之间并与所述第一像素电极相对的对置电极；以及显示功能层，位于所述第一像素电极与所述对置电极之间，在所述第一像素电极与所述对置电极之间施加的电压施加于所述显示功能层，所述第一晶体管的第一半导体层和所述第二晶体管的第二半导体层分别具有与所述源极线电连接的第一区域、与所述第一像素电极电连接的第二区域、以及所述第一区域与所述第二区域之间的沟道区域，所述第一半导体层和所述第二半导体层与第一表面接触，所述第一表面是所述绝缘膜的所述源极线侧的面，所述第一半导体层和所述第二半导体层各自的所述沟道区域的整体与所述栅极线重叠。
附图说明
图1是示出第一实施方式的显示装置的结构的俯视图。
图2是示出上述显示装置的电路图。
图3是示出图2所示的像素的等效电路图。
图4是示出上述显示装置的显示面板的剖视图。
图5是示出上述显示装置的第一基板的一部分的放大俯视图。
图6是将图5的第一基板的一部分进一步放大并示出的俯视图，是示出栅极线、第一半导体层、第二半导体层、源极线、第一连接电极、第二连接电极以及辅助栅电极的图。
图7是示出沿着图5的线VII-VII观察的上述第一基板的剖视图。
图8是示出沿着图5的线VIII-VIII观察的上述第一基板的剖视图。
图9是用表格示出使图6所示的各个半导体层的沟道宽度和沟道长度变化的情况下的判定结果和W/L的值的图。
图10是示出第二实施方式的显示装置的第一基板的一部分的放大俯视图。
图11是示出沿着图10的线XI-XI观察的上述第一基板的剖视图。
图12是示出第三实施方式的显示装置的第一基板的一部分的放大俯视图。
图13是示出沿着图12的线XIII-XIII观察的上述第一基板的剖视图。
图14是示出沿着图12的线XIV-XIV观察的上述第一基板的剖视图。
图15是示出沿着图12的线XV-XV观察的上述第一基板的剖视图。
图16是示出沿着图12的线XVI-XVI观察的上述第一基板的剖视图。
图17是示出第四实施方式的显示装置的第一基板的一部分的放大俯视图。
图18是示出沿着图17的线XVIII-XVIII观察的上述第一基板的剖视图。
图19是示出第五实施方式的显示装置的第一基板的一部分的放大俯视图。
图20是示出沿着图19的线XX-XX观察的上述第一基板的剖视图。
图21是示出沿着图19的线XXI-XXI观察的上述第一基板的剖视图。
图22是示出第六实施方式的显示装置的第一基板的一部分的放大俯视图。
图23是示出沿着图22的线XXIII-XXIII观察的上述第一基板的剖视图。
图24是示出第七实施方式的显示装置的第一基板的一部分的放大俯视图。
图25是示出第八实施方式的显示装置的第一基板的一部分的放大俯视图。
图26是示出第九实施方式的显示装置的第一基板的一部分的放大俯视图。
图27是示出第十实施方式的显示装置的第一基板的一部分的放大俯视图。
图28是示出第十一实施方式的显示装置的第一基板的一部分的放大俯视图。
图29是示出第十二实施方式的显示装置的第一基板的一部分的放大俯视图。
具体实施方式
以下，参照附图说明本发明的各实施方式。需要说明的是，公开的仅为一例，本领域技术人员能够容易想到的在发明主旨范围内的适当的变更，当然包含在本发明的范围内。另外，为了使说明更清楚，与实际的技术方案相比，有时在附图中对各部的宽度、厚度、形状等进行了示意性表示，但仅为一例，不对本发明的解释进行限定。另外，在本说明书和各图中，对与已出现的图中的前述要素相同的要素标注相同的附图标记，并有时适当省略详细说明。
(第一实施方式)
首先，详细地说明第一实施方式的显示装置DSP。图1是示出第一实施方式的显示装置DSP的结构的俯视图。
如图1所示，在本实施方式中，第一方向X与第二方向Y相互正交。在此所说的方向是图中箭头所指的方向，相对于箭头反转180度的方向设为反方向。需要说明的是，也可以是，第一方向X和第二方向Y以90°以外的角度交叉。第三方向Z与第一方向X和第二方向Y分别正交。第三方向Z相当于显示装置DSP的厚度方向。
显示装置DSP具备有源矩阵型的显示面板PNL、布线基板CB以及IC芯片I1等。显示面板PNL具备第一基板SUB1、和与第一基板SUB1相对配置的第二基板SUB2。在本实施方式中，第一基板SUB1形成为矩形，第二基板SUB2形成为外形比第一基板SUB1小的矩形。
在以下的说明中，将从第一基板SUB1朝向第二基板SUB2的方向设为上方(或者简称为上)，将从第二基板SUB2朝向第一基板SUB1的方向设为下方(或者简称为下)。设为“第一构件的上方的第二构件”和“第一构件的下方的第二构件”的情况下，第二构件可以与第一构件接触，或者也可以位于与第一构件分离的位置。在后者的情况下，可以在第一构件与第二构件之间夹置第三构件。另外，使观察显示装置DSP的观察位置位于表示第三方向Z的箭头的前端侧，从该观察位置朝向以第一方向X和第二方向Y规定的X-Y平面观察称为俯视。
显示面板PNL具备显示图像的显示区域DA、和显示区域DA以外的非显示区域NDA。在本实施方式中，非显示区域NDA形成为边框状。
在此，将非显示区域NDA中的、作为显示区域DA左侧的区域且在第二方向Y上延伸的带状区域设为第一区域A1，将作为显示区域DA右侧的区域且在第二方向Y上延伸的带状区域设为第二区域A2，将作为显示区域DA下侧的区域且在第一方向X上延伸的带状区域设为第三区域A3，将作为显示区域DA上侧的区域且在第一方向X上延伸的带状区域设为第四区域A4。
显示面板PNL具备栅极驱动器GD1、GD2和源极驱动器SD。栅极驱动器GD1、GD2构成为驱动后述的栅极线，栅极驱动器GD1配置于第一区域A1，栅极驱动器GD2配置于第二区域A2。源极驱动器SD构成为驱动后述的源极线，并配置于第三区域A3。上述焊盘(pad)组是外侧引线接合(bonding)的焊盘组，配置于第三区域A3。上述焊盘组包含的焊盘与栅极驱动器GD1、GD2、源极驱动器SD等电连接。
布线基板CB与第一基板SUB1的第三区域A3物理地连接，并与上述焊盘组PG的多个焊盘电连接。IC芯片I1安装于布线基板CB。但是，也可以与本实施方式不同，IC芯片I1安装在第一基板SUB1的第三区域A3中的、不与第二基板SUB2相对的区域。IC芯片I1能够经由布线基板CB等向栅极驱动器GD1、GD2、源极驱动器SD等施加信号。
图2是示出显示装置DSP的电路图。图3是示出图2所示的像素PX的等效电路图。需要说明的是，在图2中未图示全部像素PX和全部布线。
如图2和图3所示，显示面板PNL具备第一基材1、在显示区域DA中呈矩阵状排列在第一基材1的上方的多个像素PX、多条栅极线G、多条源极线S以及多条电容布线CW。
栅极线G与栅极驱动器GD连接，在第一方向X上延伸，并与在第一方向X上排列的多个像素PX电连接。源极线S与源极驱动器SD连接，在第二方向Y上延伸，并与在第二方向Y上排列的多个像素PX电连接。电容布线CW在第一方向X或第二方向Y上延伸。在本实施方式中，电容布线CW在第二方向Y上延伸，并与在第二方向Y上排列的多个像素PX电连接。多条电容布线CW在非显示区域NDA中被捆束，并与IC芯片I1连接。
栅极驱动器GD构成为向栅极线G施加控制信号SG并驱动栅极线G。源极驱动器SD构成为向源极线S施加图像信号(例如影像信号)Vsig并驱动源极线S。IC芯片I1向电容布线CW施加恒压Vpc，电容布线CW固定于恒电位。另外，IC芯片I1向对置电极CE施加公共电压Vcom，对置电极CE固定于恒电位(公共电位)。在本实施方式中，由于对置电极CE在全部像素PX中共用，所以可称为公共电极。在本实施方式中，电容布线CW设定为与对置电极CE相同的电位，但也可以设定为与对置电极CE不同的电位。栅极驱动器GD、源极驱动器SD以及IC芯片I1构成用于驱动多个像素PX的驱动部。
各个像素PX具备第一晶体管Tr1、第二晶体管Tr2、第一电容C1以及第二电容C2。第一晶体管Tr1和第二晶体管Tr2由同一导电型例如P沟道型的薄膜晶体管(TFT)构成。第一晶体管Tr1和第二晶体管Tr2各自的半导体层用氧化物半导体形成。需要说明的是，上述半导体层也可以利用低温多晶硅等多晶硅、非晶硅等氧化物半导体以外的半导体。而且，第一晶体管Tr1和第二晶体管Tr2中的每一个也可以由N沟道型的TFT构成。另外，以后的说明用使用氧化物半导体的晶体管Tr来说明。
第一晶体管Tr1和第二晶体管Tr2分别具有第一端子t1、第二端子t2以及控制端子t3。在本实施方式中，控制端子t3作为栅电极发挥功能，第一端子t1和第二端子t2的一方作为源电极发挥功能，第一端子t1和第二端子t2的另一方作为漏电极发挥功能。第一晶体管Tr1和第二晶体管Tr2在源极线S与像素电极PE之间并联地电连接。
在第一晶体管Tr1和第二晶体管Tr2各自中，第一端子t1与源极线S连接，第二端子t2与像素电极PE连接，控制端子t3与栅极线G连接。由此，第一晶体管Tr1和第二晶体管Tr2各自根据向栅极线G施加的控制信号SG，切换为导通状态或非导通状态。图像信号Vsig经由源极线S和导通状态下的晶体管Tr1、Tr2施加到像素电极PE。
第一电容C1和第二电容C2是电容器。第一电容C1连接于像素电极PE与电容布线CW之间。第二电容C2连接于像素电极PE与对置电极CE之间。
图4是示出显示面板PNL的剖视图。在此，关注一像素PX。
如图4所示，第一基板SUB1具备第一基材1、设置在第一基材1之上的基底层10以及设置在基底层10之上的像素电极PE。第二基板SUB2具备与像素电极PE相对的第二基材2、和位于第二基材2与像素电极PE之间并与像素电极PE相对的对置电极CE。对置电极CE用铟锡氧化物(ITO：Indium Tin Oxide)或铟锌氧化物(IZO：Indium Zinc Oxide)等透明导电材料形成。
在本实施方式中，第一基板SUB1是半导体基板，第二基板SUB2是对置基板。第一基材和第二基材2用树脂、玻璃等绝缘性材料形成。在本实施方式中，第二基材2位于画面侧(观察侧)，并具有光透射性。由于第一基材位于画面的相反侧，所以既可以不透明，也可以透明。
显示面板PNL的显示功能层DL位于像素电极PE与对置电极CE之间。在像素电极PE与对置电极CE之间施加的电压施加于显示功能层DL。在本实施方式中，显示装置DSP是电泳显示装置，显示功能层DL是电泳层。显示功能层DL由在X-Y平面内基本上无间隙地排列的多个微胶囊30形成。
显示面板PNL的粘合层AL位于像素电极PE与显示功能层DL之间。
微胶囊30例如是具有20μm～70μm左右的粒径的球状体。在图示的例子中，在比例关系方面，在一个像素电极PE与对置电极CE之间配置有许多微胶囊30，但在一条边的长度为一百～数百μm左右的矩形或多边形的像素PX中，配置有1个～10个左右的微胶囊30。
微胶囊30具备分散剂31、多个黑色粒子32以及多个白色粒子33。黑色粒子32和白色粒子33有时称为电泳粒子。微胶囊30的外壳部(壁膜)34例如使用丙烯酸树脂等透明树脂形成。分散剂31是使黑色粒子32和白色粒子33在微胶囊30内分散的液体。黑色粒子32例如是由苯胺黑等黑色颜料构成的粒子(高分子或胶体)，例如带正电。白色粒子33例如是由二氧化钛等白色颜料构成的粒子(高分子或胶体)，例如带负电。能够根据需要在这些颜料中添加各种添加剂。另外，例如也可以使用红色、绿色、蓝色、黄色、青色、品红色等颜料代替黑色粒子32和白色粒子33。
在上述结构的显示功能层DL中，在使像素PX黑显示的情况下，像素电极PE被保持在比对置电极CE相对高的电位。即，将对置电极CE的电位设为基准电位时，像素电极PE保持为正极性。由此，带正电的黑色粒子32被拉近到对置电极CE，另一方面，带负电的白色粒子33被拉近到像素电极PE。结果，从对置电极CE侧观察该像素PX时，辨识到黑色。另一方面，在使像素PX白显示的情况下，将对置电极CE的电位设为基准电位时，像素电极PE保持为负极性。由此，带负电的白色粒子33被拉近到对置电极CE侧，另一方面，带正电的黑色粒子32被拉近到像素电极PE。结果，观察该像素PX时，辨识到白色。
需要说明的是，在本实施方式中，像素电极PE与粘合层AL接触。其中，也可以在像素电极PE与粘合层AL之间夹置绝缘性保护层，并用保护层保护像素电极PE。
图5是示出显示装置DSP的第一基板SUB1的一部分的放大俯视图。
如图5所示，栅极线G在第一方向X上延伸。源极线S在第二方向Y上延伸，并与栅极线G交叉。像素电极PE具有相互电连接的第一像素电极PE1和第二像素电极PE2。栅极线G和源极线S与第一像素电极PE1交叉。第二像素电极PE2位于在第二方向Y上与栅极线G隔开间隔的位置。
第一晶体管Tr1的第一半导体层SC1和第二晶体管Tr2的第二半导体层SC2分别具有与源极线S电连接的第一区域R1、与像素电极PE电连接的第二区域R2、以及第一区域R1与第二区域R2之间的沟道区域RC。第一半导体层SC1和第二半导体层SC2各自的沟道区域RC的整体与同一栅极线G重叠。在本实施方式中，第一半导体层SC1的整体和第二半导体层SC2的整体与同一栅极线G重叠。
第一连接电极EL1与栅极线G重叠，位于在第一方向X上与源极线S隔开间隔的位置。
第二连接电极EL2在第二方向Y上延伸。第二连接电极EL2的一端部在与栅极线G重叠的区域中位于源极线S与第一连接电极EL1之间，并与各个半导体层SC的第二区域R2重叠。第二连接电极EL2的另一端部与第二像素电极PE2重叠。
电容电极OE位于与半导体层SC、源极线S、第一连接电极EL1以及第二连接电极EL2隔开间隔的位置，并与第一像素电极PE1和第二像素电极PE2分别重叠。在本实施方式中，电容电极OE的整体在俯视时位于第一像素电极PE1的内侧且位于第二像素电极PE2的内侧。
连接布线NW在第二方向Y上延伸，与栅极线G交叉，且不与源极线S交叉。连接布线NW将夹着栅极线G在第二方向Y上相邻的两个电容电极OE连接。在本实施方式中，在第二方向Y上排列的多条连接布线NW和多个电容电极OE一体地形成，并形成电容布线CW。
辅助栅电极AE与各个半导体层SC和第一连接电极EL1重叠。在俯视时，辅助栅电极AE只要至少与第一半导体层SC1和第二半导体层SC2双方的沟道区域RC的整体重叠即可。在本实施方式中，辅助栅电极AE与第一半导体层SC1的整体和第二半导体层SC2的整体重叠。
第三连接电极EL3位于与辅助栅电极AE隔开间隔的位置，并与第二连接电极EL2和第一像素电极PE1重叠。
栅极线G和第二像素电极PE2用相同材料形成。源极线S、第一连接电极EL1、第二连接电极EL2、电容电极OE以及连接布线NW用相同材料形成。辅助栅电极AE和第三连接电极EL3用相同材料形成。栅极线G、第二像素电极PE2、源极线S、第一连接电极EL1、第二连接电极EL2、电容电极OE、连接布线NW、辅助栅电极AE以及第三连接电极EL3利用Al(铝)、Ti(钛)、Ag(银)、Mo(钼)、W(钨)、Cu(铜)、Cr(铬)等金属材料或将这些金属材料组合而成的合金等形成，既可以是单层构造，也可以是多层构造。
图6是将图5的第一基板SUB1的一部分进一步放大并示出的俯视图，是示出栅极线G、第一半导体层SC1、第二半导体层SC2、源极线S、第一连接电极EL1、第二连接电极EL2以及辅助栅电极AE的图。
如图6所示，第一半导体层SC1和第二半导体层SC2在栅极线G延伸的第一方向X上具有长轴AX1，在第二方向Y上具有短轴AX2。在本实施方式中，第一半导体层SC1和第二半导体层SC2在栅极线G的宽度方向(第二方向Y)上排列。栅极线G的宽度WI大于第一半导体层SC1的短轴AX2的长度与第二半导体层SC2的短轴AX2的长度之和。
作为一例，第一半导体层SC1和第二半导体层SC2各自的短轴AX2(沟道宽度W)为1.5μm，栅极线G的宽度WI为11μm，实质上将栅极线G的宽度WI设定为大于第一半导体层SC1的短轴AX2的长度与第二半导体层SC2的短轴的长度之和的2倍。通过使栅极线G的宽度WI大于第一半导体层SC1的短轴AX2的长度与第二半导体层SC2的短轴AX2的长度之和，从而即使在产生了制造上的位置偏差的情况下，也能够将第一半导体层SC1和第二半导体层SC2的整体收敛于栅极线G的宽度WI。
另外，在图6所示的构造中，第二连接电极EL2具有越过第一半导体层SC1并向第二半导体层SC2的相反侧的第二方向Y延伸的延伸端部EX。例如在由于制造上的位置偏差而第二连接电极EL2的延伸端部EX相对于第一半导体层SC1位于内侧的情况下，可预想无法达到第一晶体管Tr1本来需要的特性、或第一晶体管Tr1与第二晶体管Tr2的特性产生差异。由于第二连接电极EL2的延伸端部EX为越过第一半导体层SC1并延伸的构造，所以能够防止由位置偏移导致的晶体管的特性变化。
第一半导体层SC1和第二半导体层SC2各自的沟道区域RC中的沟道长度和沟道宽度分别设为L和W。在本实施方式中，优选的是W/L≤0.75。需要说明的是，将在后面说明沟道长度(L)与沟道宽度(W)的关系。
接着，说明显示面板PNL的剖面构造。图7是示出沿着图5的线VII-VII观察的第一基板SUB1的剖视图。图8是示出沿着图5的线VIII-VIII观察的第一基板SUB1的剖视图。
如图7所示，在第一基材1之上形成有绝缘层11。在绝缘层11之上形成有栅极线G。在绝缘层11和栅极线G之上形成有绝缘层12。
第一半导体层SC1等半导体层SC设置于绝缘层12之上。绝缘层12具有作为源极线S侧的面的第一表面12s。第一半导体层SC1等半导体层SC与第一表面12s接触。源极线S、第一连接电极EL1、第二连接电极EL2以及连接布线NW设置于形成有半导体层SC的绝缘层12之上。源极线S位于第一半导体层SC1等半导体层SC的第一区域R1之上，与第一区域R1接触，并与第一区域R1电连接。第二连接电极EL2位于第一半导体层SC1等半导体层SC的第二区域R2之上，与第二区域R2接触，并与第二区域R2电连接。第一连接电极EL1与栅极线G电连接。在此，第一连接电极EL1通过形成于绝缘层12的接触孔CH1，与栅极线G接触。
在形成有绝缘层12、半导体层SC、源极线S、第一连接电极EL1、第二连接电极EL2以及连接布线NW的绝缘层12之上形成有绝缘层13。辅助栅电极AE设置于绝缘层13之上，通过形成于绝缘层13的接触孔CH2，与第一连接电极EL1接触。辅助栅电极AE经由第一连接电极EL1与栅极线G电连接。
辅助栅电极AE至少与半导体层SC的沟道区域RC相对。辅助栅电极AE与栅极线G一起夹着第一半导体层SC1、上述第二半导体层SC2。例如，在第一晶体管Tr1中，栅极线G和辅助栅电极AE分别作为栅电极发挥功能。第一晶体管Tr1是双栅极构造的薄膜晶体管。栅极线G的一部分、第一半导体层SC1以及辅助栅电极AE等构成第一晶体管Tr1。需要说明的是，上述第二晶体管Tr2具有与上述第一晶体管Tr1相同的剖面构造。栅极线G、源极线S以及辅助栅电极AE位于第一基材1的上方。第一晶体管Tr1、上述第二晶体管Tr2也位于第一基材1的上方。
在绝缘层13和辅助栅电极AE之上形成有绝缘层14。绝缘层11、绝缘层12以及绝缘层13均相当于利用硅氧化物(SiO)、硅氮化物(SiN)、硅氮氧化物(SiON)等无机绝缘材料形成的无机绝缘层。绝缘层11、绝缘层12以及绝缘层13分别可以是单层构造，也可以是层叠构造。绝缘层14相当于利用丙烯酸树脂等有机绝缘材料形成的有机绝缘层。在第一基材1的上方，从绝缘膜11到绝缘层14构成上述基底层10。
第一像素电极PE1位于第一基材1、栅极线G以及源极线S的上方。在本实施方式中，第一像素电极PE1设置于绝缘层14之上。第一像素电极PE1由光反射层FL与透明导电层TL的层叠体构成。光反射层FL设置于绝缘层14之上。光反射层FL利用Al、Ti、Ag、Mo、W、Cu、Cr等金属材料或将这些金属材料组合而成的合金等形成，可以是单层构造，也可以是多层构造。本实施方式的光反射层FL是光反射导电层。
透明导电层TL设置于绝缘层14和光反射层FL之上，并与光反射层FL接触。在本实施方式中，透明导电层TL的尺寸大于光反射层FL的尺寸，透明导电层TL完全覆盖光反射层FL的上表面和侧面。透明导电层TL在光反射层FL的外侧与绝缘层14接触。但是，关于光反射层FL和透明导电层TL的尺寸，不限定于本实施方式，能够进行各种变形。例如，也可以是，透明导电层TL的尺寸与光反射层FL的尺寸相同，透明导电层TL与光反射层FL完全重叠地形成。在本实施方式中，上述第二电容C2相当于形成于第一像素电极PE1与对置电极CE之间的电容。
如图8所示，第二像素电极PE2位于第一基材1与第一像素电极PE1之间。在本实施方式中，第二像素电极PE2设置于绝缘层11之上，并由绝缘层12覆盖。第二连接电极EL2设置于绝缘层12之上，并由绝缘层13覆盖。第二连接电极EL2通过形成于绝缘层12的接触孔CH3，与第二像素电极PE2接触。
电容电极OE位于第一像素电极PE1与第二像素电极PE2之间。在本实施方式中，电容电极OE设置于绝缘层12之上，并由绝缘层13覆盖。电容电极OE分别与第一像素电极PE1和第二像素电极PE2静电电容耦合。形成于第一像素电极PE1与电容电极OE之间的静电电容、形成于第二像素电极PE2与电容电极OE之间的静电电容之和相当于上述第一电容C1。
第三连接电极EL3设置于绝缘层13之上，并由绝缘层14覆盖。第三连接电极EL3通过形成于绝缘层13的接触孔CH4，与第二连接电极EL2接触。
光反射层FL具有包围接触孔CH5的开口，所述接触孔CH5形成于绝缘层14。透明导电层TL通过光反射层FL的上述开口和接触孔CH5，与第三连接电极EL3接触。根据上述情况，第二像素电极PE2经由第二连接电极EL2和第三连接电极EL3与第一像素电极PE1电连接。
如图5、图7以及图8所示，栅极线G和第二像素电极PE2用相同材料形成，并位于同一层。源极线S、多个电容电极OE、多条连接布线NW、第一连接电极EL1以及第二连接电极EL2用相同材料形成，并位于同一层。辅助栅电极AE和第三连接电极EL3用相同材料形成，并位于同一层。
接着，说明各个半导体层SC的沟道长度(L)与沟道宽度(W)的关系。图9是用表格示出使图6所示的各个半导体层SC的沟道宽度(W)和沟道长度(L)变化的情况下的判定结果和W/L的值的图。需要说明的是，图中，用括号将W/L的值括起来。
如图9所示，在相同条件下对各种晶体管Tr进行判定，结果记载A或B。判定时，例如，使相同电流在各种晶体管Tr中流动来进行判定。晶体管Tr没有破坏且晶体管Tr作为开关发挥功能的情况下，判定为A。另一方面，晶体管Tr破坏，晶体管Tr没有作为开关发挥功能的情况下，判定为B。可预想过大的电流在晶体管Tr中流动，由于发热劣化而晶体管Tr破坏。
例如，上述在先技术文献记载的专利文献3和专利文献4记载了：在电泳装置中，用于使微胶囊内的粒子移动的电压需要30V以上的高电压。在图9所示的条件下，例如使30V以上的高电压的电流在使用氧化物半导体的一个晶体管Tr的栅极和源极中流动来进行评价。
如果W/L的值为0.75以下，则结果全部判定为A。因此，优选将W/L的值设定为0.75以下。
根据按上述方式构成的第一实施方式的显示装置DSP，第一基板SUB1具备第一基材1、栅极线G、源极线S、第一像素电极PE1、以及在源极线S与第一像素电极PE1之间并联连接的第一晶体管Tr1和第二晶体管Tr2。因此，与在源极线S与第一像素电极PE1之间连接一个晶体管的情况相比，能够维持流经一个晶体管Tr的容许电流，并实质上用2倍的电流驱动像素电极PE。
第一晶体管Tr1和第二晶体管Tr2的半导体层SC分别具有第一区域R1、第二区域R2以及沟道区域RC。第一区域R1与源极线S电连接。第二区域R2与第一像素电极PE1电连接。沟道区域RC位于第一区域R1与第二区域R2之间。各个半导体层SC在栅极线G延伸的方向上具有长轴AX1，且整体与栅极线G重叠。因此，例如，为了向栅极线G施加高电压的控制信号SG而需要增大栅极线G的宽度的情况下，能够将各个半导体层SC的整体与栅极线G重叠。
根据上述情况，能够得到能利用多个电流路进行驱动的半导体基板和显示装置。在上述第一实施方式中，能够得到能利用第一半导体层SC1和第二半导体层SC2进行像素电极PE的驱动的第一基板SUB1和显示装置DSP。
(第二实施方式)
接着，说明第二实施方式的显示装置DSP。图10是示出本第二实施方式的显示装置DSP的第一基板SUB1的一部分的放大俯视图。
如图10所示，本第二实施方式的显示装置DSP在电容布线CW在第一方向X上延伸这一点与上述第一实施方式不同。在本实施方式中，在第一方向X上排列的多条连接布线NW和多个电容电极OE电连接并形成电容布线CW。连接布线NW不与栅极线G交叉，与源极线S交叉。
各条连接布线NW由连接电极NW1、连接电极NW2以及交叉电极NW3构成。连接电极NW1与一方的电容电极OE电连接，并位于与源极线S隔开间隔的位置。连接电极NW2与另一方的电容电极OE电连接，位于与源极线S隔开间隔的位置。在本实施方式中，连接电极NW1与一方的电容电极OE一体地形成，连接电极NW2与另一方的电容电极OE一体地形成。
交叉电极NW3与源极线S交叉，并与连接电极NW1和连接电极NW2分别重叠。关于交叉电极NW3的宽度(第二方向Y上的长度)，与源极线S交叉的区域小于与连接电极NW1和连接电极NW2重叠的区域。因此，与在与源极线S交叉的区域中不缩窄交叉电极NW3的宽度的情况下相比，能够降低源极线S的负荷。
图11是示出沿着图10的线XI-XI观察的第一基板SUB1的剖视图。
如图11所示，交叉电极NW3设置于绝缘层11之上。交叉电极NW3和第二像素电极PE2用相同材料形成于同一层。连接电极NW1和连接电极NW2设置于绝缘层12之上。连接电极NW1和连接电极NW2与电容电极OE、源极线S等一起用相同材料形成于同一层。连接电极NW1通过形成于绝缘层12的接触孔CH6，与交叉电极NW3接触。连接电极NW2通过形成于绝缘层12的接触孔CH7，与交叉电极NW3接触。
在按上述方式构成的第二实施方式的显示装置DSP中，也能够得到与上述第一实施方式相同的效果。电容布线CW不与栅极线G交叉。因此，与电容布线CW和栅极线G交叉的情况相比，能够降低栅极线G的负荷。由此，能够进一步提高栅极线G的驱动能力。
(第三实施方式)
接着，说明第三实施方式的显示装置DSP。图12是示出本第三实施方式的显示装置DSP的第一基板SUB1的一部分的放大俯视图。
如图12所示，本第三实施方式的显示装置DSP在源极线S纵向穿过像素PX的中央而延伸这一点、电容布线CW在第一方向X上延伸这一点、第一半导体层SC1和第二半导体层SC2在第一方向X上排列并一体地形成这一点、第二像素电极PE2和电容电极OE中的每一个在第一方向X上被分割这一点与上述第一实施方式不同。例如，连接布线NW与电容电极OE用相同材料形成，并与电容电极OE位于同一层。与第一像素电极PE1重叠的区域分类为在第一方向X上相邻的第一域DOa和第二域DOb。
第二像素电极PE2具有第一区段SEa和第二区段SEb。第一区段SEa位于第一域DOa，位于与栅极线G隔开间隔的位置。第二区段SEb位于第二域DOb，与栅极线G和第一区段SEa中的每一个隔开间隔。
第一半导体层SC1和第二半导体层SC2在第一方向X上排列。第一半导体层SC1的第二区域R2和沟道区域RC位于第一域DOa。第二半导体层SC2的第二区域R2和沟道区域RC位于第二域DOb。第一半导体层SC1的第一区域R1和第二半导体层SC2的第一区域R1一体地形成，并与源极线S重叠。在本实施方式中，一体地形成的第一半导体层SC1和第二半导体层SC2的整体与同一栅极线G重叠。
源极线S与栅极线G交叉，并位于第一域DOa与第二域DOb的边界线BL上。
第一连接电极EL1位于第一域DOa或第二域DOb，与栅极线G重叠，位于在第一方向X上与源极线S隔开间隔的位置。在本实施方式中，第一连接电极EL1位于第二域DOb。
第二连接电极EL2a位于第一域DOa，在第二方向Y上延伸，位于与源极线S隔开间隔的位置。第二连接电极EL2a的一端部在与栅极线G重叠的区域中与第一半导体层SC1的第二区域R2重叠。第二连接电极EL2a的另一端部与第一区段SEa重叠，并与第一区段SEa电连接。
第二连接电极EL2b位于第二域DOb，在第二方向Y上延伸，位于与源极线S隔开间隔的位置。第二连接电极EL2b的一端部在与栅极线G重叠的区域中位于源极线S与第一连接电极EL1之间，并与第二半导体层SC2的第二区域R2重叠。第二连接电极EL2b的另一端部与第二区段SEb重叠，并与第二区段SEb电连接。
电容电极OE具有第一电容电极OEa、第二电容电极OEb以及交叉电极OEc。交叉电极OEc与源极线S交叉，位于与第一区段SEa和第二区段SEb中的每一个隔开间隔的位置。
第一电容电极OEa位于第一域DOa，与第一区段SEa、交叉电极OEc以及第一像素电极PE1中的每一个重叠，与第二连接电极EL2a和源极线S中的每一个隔开间隔。
第二电容电极OEb位于第二域DOb，与第二区段SEb、交叉电极OEc以及第一像素电极PE1中的每一个重叠，与第一连接电极EL1、第二连接电极EL2b以及源极线S中的每一个隔开间隔。
在图12的说明中，以下，将在第一方向X上排列的三个像素PX中的、中央的像素PX的电容电极OE简称为电容电极OE，将左端的像素PX的电容电极OE称为其他电容电极OE，将右端的像素PX的电容电极OE称为第三电容电极OE。其他电容电极OE与电容电极OE的第一电容电极OEa相邻。第三电容电极OE与第二电容电极OEb相邻，且位于与其他电容电极OE一起夹着电容电极OE的位置。
连接布线NWa和其他连接布线NWb分别在第一方向X上延伸，不与栅极线G交叉，且不与源极线S交叉。连接布线NWa将电容电极OE的第一电容电极OEa与其他电容电极OE连接。连接布线NWb将电容电极OE的第二电容电极OEb与第三电容电极OE连接。
在本实施方式中，在第一方向X上排列的多条连接布线NW和多个电容电极OE连接并形成电容布线CW。
辅助栅电极AE与各个半导体层SC和第一连接电极EL1重叠。在俯视时，辅助栅电极AE只要至少与第一半导体层SC1和第二半导体层SC2双方的沟道区域RC的整体重叠即可。在本实施方式中，辅助栅电极AE与第一半导体层SC1的整体和第二半导体层SC2的整体重叠。另外，在本实施方式中，辅助栅电极AE与源极线S交叉。
第三连接电极EL3位于与辅助栅电极AE隔开间隔的位置，并与第二连接电极EL2a、第二连接电极EL2b以及第一像素电极PE1重叠。
在将边界线BL作为对称轴的情况下，第一区段SEa、第二连接电极EL2a以及第一电容电极OEa的组与第二区段SEb、第二连接电极EL2b以及第二电容电极OEb的组大致线对称地配置。
接着，说明显示面板PNL的剖面构造。图13是示出沿着图12的线XIII-XIII观察的第一基板SUB1的剖视图。图14是示出沿着图12的线XIV-XIV观察的第一基板SUB1的剖视图。图15是示出沿着图12的线XV-XV观察的第一基板SUB1的剖视图。
如图13所示，第一半导体层SC1和第二半导体层SC2设置于绝缘层12之上，并一体地形成。源极线S位于第一半导体层SC1和第二半导体层SC2的公共的第一区域R1之上，与第一区域R1接触，并与第一区域R1电连接。第二连接电极EL2a位于第一半导体层SC1的第二区域R2之上，与第二区域R2接触，并与第二区域R2电连接。第二连接电极EL2b位于第二半导体层SC2的第二区域R2之上，与第二区域R2接触，并与第二区域R2电连接。绝缘层13覆盖绝缘层12、源极线S、第一连接电极EL1、第二连接电极EL2a以及第二连接电极EL2b。
如图14所示，第一区段SEa和第二区段SEb设置于绝缘层11之上，并由绝缘层12覆盖。源极线S、第二连接电极EL2a以及第二连接电极EL2b设置于绝缘层12之上，并由绝缘层13覆盖。
在此，如图16所示，第二连接电极EL2a与第一区段SEa相对，经由形成于绝缘层12的接触孔CH3a而与第一区段SEa接触。第二连接电极EL2b与第二区段SEb相对，经由形成于绝缘层12的接触孔CH3b而与第二区段SEb接触。
如图14所示，第三连接电极EL3设置于绝缘层13之上，并由绝缘层14覆盖。第三连接电极EL3通过形成于绝缘层13的接触孔CH4a而与第二连接电极EL2a接触，通过形成于绝缘层13的接触孔CH4b而与第二连接电极EL2b接触。第一像素电极PE1通过接触孔CH5而与第三连接电极EL3接触。根据上述情况，第一区段SEa经由第二连接电极EL2a和第三连接电极EL3，与第一像素电极PE1电连接。第二区段SEb经由第二连接电极EL2b和第三连接电极EL3，与第一像素电极PE1电连接。
如图15所示，第一区段SEa、第二区段SEb以及交叉电极OEc设置于绝缘层11之上，并由绝缘层12覆盖。在绝缘层12之上，除了源极线S之外，还设置有第一电容电极OEa和第二电容电极OEb。第一电容电极OEa与第一区段SEa和交叉电极OEc相对，通过形成于绝缘层12的接触孔CH8，与交叉电极OEc接触。第二电容电极OEb与第二区段SEb和交叉电极OEc相对，通过形成于绝缘层12的接触孔CH9，与交叉电极OEc接触。根据上述情况，交叉电极OEc将第一电容电极OEa和第二电容电极OEb电连接。
源极线S、第一电容电极OEa以及第二电容电极OEb由绝缘层13覆盖。在绝缘层13之上按顺序设置有绝缘层14和第一像素电极PE1。在第一域DOa中，第一电容电极OEa位于第一区段SEa与第一像素电极PE1之间。在第二域DOb中，第二电容电极OEb位于第二区段SEb与第一像素电极PE1之间。
第一电容电极OEa分别与第一区段SEa和第一像素电极PE1静电电容耦合。第二电容电极OEb分别与第二区段SEb和第一像素电极PE1静电电容耦合。形成于第一像素电极PE1与第一电容电极OEa之间的静电电容、形成于第一区段SEa与第一电容电极OEa之间的静电电容、形成于第一像素电极PE1与第二电容电极OEb之间的静电电容、形成于第一区段SEa与第二电容电极OEb之间的静电电容之和相当于上述第一电容C1。
如图12至图16所示，栅极线G、第一区段SEa、第二区段SEb以及交叉电极OEc用相同材料形成，并位于同一层。源极线S、第一电容电极OEa、第二电容电极OEb、连接布线NW、第一连接电极EL1、第二连接电极EL2a以及第二连接电极EL2b用相同材料形成，并位于同一层。辅助栅电极AE和第三连接电极EL3用相同材料形成，并位于同一层。
在按上述方式构成的第三实施方式的显示装置DSP中，也能够得到与上述第二实施方式相同的效果。电容电极OE分割为第一电容电极OEa和第二电容电极OEb，第二像素电极PE2分割为第一区段SEa和第二区段SEb。由于与上述第二实施方式相比，能够减小构成第一电容C1的各个电容的电极的面积，所以能够不易产生伴随着ESD(electro-staticdischarge，静电放电)的电容破坏。
(第四实施方式)
接着，说明第四实施方式的显示装置DSP。图17是示出本第四实施方式的显示装置DSP的第一基板SUB1的一部分的放大俯视图。
如图17所示，连接布线NW的结构与上述第一实施方式不同。在本实施方式中，各条连接布线NW由连接电极NW5、连接电极NW6以及交叉电极NW7构成。连接电极NW5与一方的电容电极OE电连接，位于与栅极线G隔开间隔的位置。连接电极NW6与另一方的电容电极OE电连接，位于与栅极线G隔开间隔的位置。在本实施方式中，连接电极NW5与一方的电容电极OE一体地形成，连接电极NW6与另一方的电容电极OE一体地形成。交叉电极NW7与栅极线G交叉，并与连接电极NW5和连接电极NW6分别重叠。
图18是示出沿着图17的线XVIII-XVIII观察的第一基板SUB1的剖视图。
如图18所示，交叉电极NW7位于与栅极线G和源极线S中的每一个所处的层不同的层。交叉电极NW7设置于绝缘层13之上。交叉电极NW7与辅助栅电极AE和第三连接电极EL3用相同材料形成于同一层。连接电极NW5和连接电极NW6设置于绝缘层12之上。连接电极NW5和连接电极NW6与电容电极OE、源极线S等一起用相同材料形成于同一层。交叉电极NW7一方面通过形成于绝缘层13的接触孔CH10与连接电极NW5接触，另一方面通过形成于绝缘层13的接触孔CH11与连接电极NW6接触。
交叉电极NW7设置于绝缘层13之上而不是绝缘层12之上。与将交叉电极NW7设置于绝缘层12之上的情况相比，能够降低栅极线G的负荷。
在按上述方式构成的第四实施方式的显示装置DSP中，也能够得到与上述第一实施方式相同的效果。在第一基板SUB1的制造工序中，形成电容电极OE、连接电极NW5以及连接电极NW6后，到形成交叉电极NW7为止的期间中，在第二方向Y上排列的多个电容电极OE相互电位上绝缘。由于能够在不将沿第二方向Y排列的多个电容电极OE电连接的状态下形成交叉电极NW7，并完成电容布线CW，所以能够不易产生伴随着ESD的电容破坏。
(第五实施方式)
接着，说明第五实施方式的显示装置DSP。图19是示出本第五实施方式的显示装置DSP的第一基板SUB1的一部分的放大俯视图。
如图19所示，本第五实施方式的显示装置DSP在具备交叉电极OEd来代替交叉电极OEc这一点和连接布线NW的结构与上述第三实施方式不同。
电容电极OE具有第一电容电极OEa、第二电容电极OEb以及交叉电极OEd。交叉电极OEd与源极线S交叉，位于与第一区段SEa和第二区段SEb中的每一个隔开间隔的位置。交叉电极OEd与第一电容电极OEa和第二电容电极OEb分别重叠。
在图19的说明中，以下，将在第一方向X上排列的三个像素PX中的、中央的像素PX的电容电极OE简称为电容电极OE，将左端的像素PX的电容电极OE称为其他电容电极OE，将右端的像素PX的电容电极OE称为第三电容电极OE。其他电容电极OE与电容电极OE的第一电容电极OEa相邻。第三电容电极OE与电容电极OE的第二电容电极OEb相邻，位于与其他电容电极OE一起夹着电容电极OE的位置。
连接布线NWa和其他连接布线NWb分别在第一方向X上延伸，不与栅极线G交叉，且不与源极线S交叉。连接布线NWa将电容电极OE的第一电容电极OEa与其他电容电极OE连接。连接布线NWb将电容电极OE的第二电容电极OEb与第三电容电极OE连接。连接布线NWa与第一电容电极OEa和其他电容电极OE的第二电容电极OEb分别重叠。连接布线NWb与第二电容电极OEb和第三电容电极OE的第一电容电极OEa分别重叠。
在本实施方式中，在第一方向X上排列的多条连接布线NW和多个电容电极OE连接而形成电容布线CW。
图20示出是沿着图19的线XX-XX观察的、第一基板SUB1的剖视图。
如图20所示，交叉电极OEd设置于绝缘层13之上，并由绝缘层14覆盖。交叉电极OEd一方面通过形成于绝缘层13的接触孔CH8与第一电容电极OEa接触，另一方面通过形成于绝缘层13的接触孔CH9与第二电容电极OEb接触。根据上述情况，交叉电极OEc将第一电容电极OEa和第二电容电极OEb电连接。
图21是示出沿着图19的线XXI-XXI观察的第一基板SUB1的剖视图。如图21所示，连接布线NWa(NW)设置于绝缘层13之上，并由绝缘层14覆盖。连接布线NWa一方面通过形成于绝缘层13的接触孔CH6与电容电极OE的第一电容电极OEa接触，另一方面通过形成于绝缘层13的接触孔CH7与其他电容电极OE的第二电容电极OEb接触。根据上述情况，连接布线NWa将第一电容电极OEa和第二电容电极OEb电连接。
根据上述情况，交叉电极OEd和连接布线NW位于与栅极线G和源极线S中的每一个所处的层不同的层。交叉电极OEd和连接布线NW与辅助栅电极AE和第三连接电极EL3用相同材料形成于同一层。
在本实施方式中，在第一方向X上排列的多条连接布线NW、多个第一电容电极OEa、多个第二电容电极OEb以及多个交叉电极OEd连接并形成电容布线CW。
在按上述方式构成的第五实施方式的显示装置DSP中，也能够得到与上述第三实施方式相同的效果。在第一基板SUB1的制造工序中，形成第一电容电极OEa和第二电容电极OEb后，到形成交叉电极OEd和连接布线NW为止的期间中，在第一方向X上排列的多个第一电容电极OEa和多个第二电容电极OEb相互电位上绝缘。由于能够在不将沿第一方向X排列的多个第一电容电极OEa和多个第二电容电极OEb电连接的状态下形成交叉电极OEd和连接布线NW，并完成电容布线CW，所以能够不易产生伴随着ESD的电容破坏。
(第六实施方式)
接着，说明第六实施方式的显示装置DSP。图22是示出本第六实施方式的显示装置DSP的第一基板SUB1的一部分的放大俯视图。
如图22所示，本第六实施方式的显示装置DSP的连接布线NW的结构与上述第五实施方式不同。
各条连接布线NW由连接电极NW1、连接电极NW2以及交叉电极NW3构成。连接电极NW1在第一方向X上延伸，与电容电极OE的第一电容电极OEa电连接，跨过第一区段SEa的端缘而延伸。连接电极NW2在第一方向X上延伸，与另一方的电容电极OE的第二电容电极OEb电连接，跨过第二区段SEb的端缘而延伸。连接电极NW1和连接电极NW2分别具有不与第二像素电极PE2重叠的部分，位于相互隔开间隔的位置。在本实施方式中，连接电极NW1与电容电极OE的第一电容电极OEa一体地形成，连接电极NW2与另一方的电容电极OE的第二电容电极OEb一体地形成。
交叉电极NW3位于与第二像素电极PE2隔开间隔的位置，并与连接电极NW1和连接电极NW2分别重叠。在本实施方式中，在第一方向X上排列的多条连接布线NW和多个电容电极OE连接而形成电容布线CW。
图23是示出沿着图22的线XXIII-XXIII观察的第一基板SUB1的剖视图。
如图23所示，交叉电极NW3设置于绝缘层11之上。交叉电极NW3与第一区段SEa、第二区段SEb以及栅极线G等用相同材料形成于同一层。
连接电极NW1和连接电极NW2设置于绝缘层12之上。连接电极NW1和连接电极NW2与电容电极OE、源极线S等一起用相同材料形成于同一层。连接电极NW1通过形成于绝缘层12的接触孔CH6，与交叉电极NW3接触。连接电极NW2通过形成于绝缘层12的接触孔CH7，与交叉电极NW3接触。
在按上述方式构成的第六实施方式的显示装置DSP中，也能够得到与上述第五实施方式相同的效果。
(第七实施方式)
接着，说明第七实施方式的显示装置DSP。图24是示出本第七实施方式的显示装置DSP的第一基板SUB1的一部分的放大俯视图。
如图24所示，本第七实施方式的显示装置DSP在具备交叉电极OEd来代替交叉电极OEc这一点与上述第三实施方式不同。
电容电极OE具有第一电容电极OEa、第二电容电极OEb以及交叉电极OEd。交叉电极OEd与源极线S交叉，位于与第一区段SEa和第二区段SEb中的每一个隔开间隔的位置。交叉电极OEd与第一电容电极OEa和第二电容电极OEb分别重叠。电容电极OE的结构与上述第五实施方式的电容电极OE的结构(图20)相同。例如，交叉电极OEd设置于绝缘层13之上，并由绝缘层14覆盖。交叉电极OEd与辅助栅电极AE和第三连接电极EL3用相同材料形成于同一层。
在按上述方式构成的第七实施方式的显示装置DSP中，也能够得到与上述第五实施方式相同的效果。
(第八实施方式)
接着，说明第八实施方式的显示装置DSP。图25是示出本第八实施方式的显示装置DSP的第一基板SUB1的一部分的放大俯视图。
如图25所示，本第八实施方式的显示装置DSP的连接布线NW的结构与上述第三实施方式不同。
在图25的说明中，将中央的像素PX的电容电极OE称为电容电极OE，将左端的像素PX的电容电极OE称为其他电容电极OE，将右端的像素PX的电容电极OE称为第三电容电极OE。其他电容电极OE与电容电极OE的第一电容电极OEa相邻。第三电容电极OE与电容电极OE的第二电容电极OEb相邻，位于与其他电容电极OE一起夹着电容电极OE的位置。
连接布线NWa和其他连接布线NWb分别在第一方向X上延伸，不与栅极线G交叉，且不与源极线S交叉。连接布线NWa将电容电极OE的第一电容电极OEa与其他电容电极OE连接。连接布线NWb将电容电极OE的第二电容电极OEb与第三电容电极OE连接。连接布线NWa与第一电容电极OEa和其他电容电极OE的第二电容电极OEb分别重叠。连接布线NWb与第二电容电极OEb和第三电容电极OE的第一电容电极OEa分别重叠。
在本实施方式中，在第一方向X上排列的多条连接布线NW和多个电容电极OE连接并形成电容布线CW。连接布线NW的结构、连接布线NW与电容电极OE的连接关系与上述第五实施方式(图21)相同。例如，连接布线NW设置于绝缘层13之上，并由绝缘层14覆盖。连接布线NW与辅助栅电极AE和第三连接电极EL3用相同材料形成于同一层。
在按上述方式构成的第八实施方式的显示装置DSP中，也能够得到与上述第五实施方式相同的效果。
(第九实施方式)
接着，说明第九实施方式的显示装置DSP。图26是示出本第九实施方式的显示装置DSP的第一基板SUB1的一部分的放大俯视图。
如图26所示，本第九实施方式的显示装置DSP的连接布线NW的结构与上述第三实施方式不同。
各条连接布线NW由连接电极NW1、连接电极NW2以及交叉电极NW3构成。连接电极NW1在第一方向X上延伸，与电容电极OE的第一电容电极OEa电连接，跨过第一区段SEa的端缘而延伸。连接电极NW2在第一方向X上延伸，与另一方的电容电极OE的第二电容电极OEb电连接，跨过第二区段SEb的端缘而延伸。连接电极NW1和连接电极NW2分别具有不与第二像素电极PE2重叠的部分，位置相互隔开间隔的位置。在本实施方式中，连接电极NW1与电容电极OE的第一电容电极OEa一体地形成，连接电极NW2与另一方的电容电极OE的第二电容电极OEb一体地形成。
交叉电极NW3位于与第二像素电极PE2隔开间隔的位置，并与连接电极NW1和连接电极NW2分别重叠。在本实施方式中，在第一方向X上排列的多条连接布线NW和多个电容电极OE连接并形成电容布线CW。连接布线NW的结构与上述第六实施方式(图23)相同。例如，连接布线NW设置于绝缘层11之上，与第一区段SEa、第二区段SEb以及栅极线G等用相同材料形成于同一层。
在按上述方式构成的第九实施方式的显示装置DSP中，也能够得到与上述第五实施方式相同的效果。
(第十实施方式)
接着，说明第十实施方式的显示装置DSP。图27是示出本第十实施方式的显示装置DSP的第一基板SUB1的一部分的放大俯视图。本第十实施方式的显示装置DSP大致与上述第四实施方式的显示装置DSP同样地构成(图17)。以下，说明与上述第四实施方式的显示装置DSP的结构不同的点。
如图27所示，在本第十实施方式的显示装置DSP中，在源极线S与像素电极PE之间，并联连接有三个晶体管Tr。
像素PX还具备第三晶体管Tr3。第一半导体层SC1、第二半导体层SC2以及第三晶体管Tr3的第三半导体层SC3在第一方向X上延伸，并在第二方向Y上隔开间隔地排列。第一半导体层SC1、第二半导体层SC2以及第三半导体层SC3各自的沟道区域RC的整体与同一栅极线G重叠。在本第十实施方式中，第一半导体层SC1的整体、第二半导体层SC2的整体以及第三半导体层SC3的整体与同一栅极线G重叠。
由于使三个半导体层SC与同一栅极线G重叠，所以栅极线G部分地形成为宽幅。换句话说，栅极线G具有部分地在第二方向Y上突出并与第二半导体层SC2和第三半导体层SC3相对的突出部PR。需要说明的是，突出部PR位于与第二像素电极PE2隔开间隔的位置。
在俯视时，辅助栅电极AE只要至少与第一半导体层SC1、第二半导体层SC2以及第三半导体层SC3各自的沟道区域RC的整体重叠即可。在本第十实施方式中，辅助栅电极AE与第一半导体层SC1的整体、第二半导体层SC2的整体以及第三半导体层SC3的整体重叠。
伴随着上述第三半导体层SC3的追加等，第二像素电极PE2的形状、第二连接电极EL2的形状以及第三连接电极EL3的位置等被适当调整。
在按上述方式构成的第十实施方式的显示装置DSP中，也能够得到与上述第四实施方式相同的效果。需要说明的是，与在源极线S与第一像素电极PE1之间连接一个晶体管的情况相比，能够维持流经一个晶体管Tr的容许电流，并实质上用3倍的电流驱动像素电极PE。
(第十一实施方式)
接着，说明第十一实施方式的显示装置DSP。图28是示出本第十一实施方式的显示装置DSP的第一基板SUB1的一部分的放大俯视图。本第十一实施方式的显示装置DSP大致与上述第一实施方式的显示装置DSP同样地构成(图5)。以下，说明与上述第一实施方式的显示装置DSP的结构不同的点。
如图28所示，在本第十一实施方式的显示装置DSP中，在源极线S与像素电极PE之间，并联连接有4个晶体管Tr。
像素PX还具备第三晶体管Tr3和第四晶体管Tr4。第一半导体层SC1、第二半导体层SC2、第三晶体管Tr3的第三半导体层SC3以及第四晶体管Tr4的第四半导体层SC4在第一方向X上延伸，并在第二方向Y上隔开间隔地排列。第一半导体层SC1、第二半导体层SC2、第三半导体层SC3以及第四半导体层SC4各自的沟道区域RC的整体与同一栅极线G重叠。在本第十一实施方式中，第一半导体层SC1的整体、第二半导体层SC2的整体、第三半导体层SC3的整体以及第四半导体层SC4的整体与同一栅极线G重叠。
由于使四个半导体层SC与同一栅极线G重叠，所以栅极线G部分地形成为宽幅。换句话说，栅极线G具有部分地在第二方向Y上突出并与第二半导体层SC2、第三半导体层SC3以及第四半导体层SC4相对的突出部PR。需要说明的是，突出部PR位于与第二像素电极PE2隔开间隔的位置。
在俯视时，辅助栅电极AE只要至少与第一半导体层SC1、第二半导体层SC2、第三半导体层SC3以及第四半导体层SC4各自的沟道区域RC的整体重叠即可。在本第十一实施方式中，辅助栅电极AE与第一半导体层SC1的整体、第二半导体层SC2的整体、第三半导体层SC3的整体以及第四半导体层SC4的整体重叠。
伴随着上述第三半导体层SC3和上述第四半导体层SC4的追加等，第二像素电极PE2的形状、第二连接电极EL2的形状以及第三连接电极EL3的位置等被适当调整。
在按上述方式构成的第十一实施方式的显示装置DSP中，也能够得到与上述第一实施方式相同的效果。需要说明的是，与在源极线S与第一像素电极PE1之间连接一个晶体管的情况下相比，能够维持流经一个晶体管Tr的容许电流，并实质上用4倍的电流驱动像素电极PE。
(第十二实施方式)
接着，说明第十二实施方式的显示装置DSP。图29是示出本第十二实施方式的显示装置DSP的第一基板SUB1的一部分的放大俯视图。本第十二实施方式的显示装置DSP大致与上述第十一实施方式的显示装置DSP同样地构成(图28)。以下，说明与上述第十一实施方式的显示装置DSP的结构不同的点。
如图29所示，在本第十二实施方式的显示装置DSP中，在源极线S与像素电极PE之间，并联连接有五个晶体管Tr。
像素PX还具备第五晶体管Tr5。第一半导体层SC1、第二半导体层SC2、第三半导体层SC3、第四半导体层SC4以及第五晶体管Tr5的第五半导体层SC5在第一方向X上延伸，并在第二方向Y上隔开间隔地排列。第五半导体层SC5的沟道区域RC的整体等各个半导体层SC的沟道区域RC的整体与同一栅极线G重叠。在本第十二实施方式中，第一半导体层SC1的整体、第二半导体层SC2的整体、第三半导体层SC3的整体、第四半导体层SC4的整体以及第五半导体层SC5的整体与同一栅极线G重叠。
突出部PR还与第五半导体层SC5相对。
在俯视时，辅助栅电极AE至少还与第五半导体层SC5的沟道区域RC的整体重叠。在本第十二实施方式中，辅助栅电极AE与第一半导体层SC1的整体、第二半导体层SC2的整体、第三半导体层SC3的整体、第四半导体层SC4的整体以及第五半导体层SC5的整体重叠。
伴随着上述第五半导体层SC5的追加等，适当调整突出部PR的形状等。
在按上述方式构成的第十二实施方式的显示装置DSP中，也能够得到与上述第十一实施方式相同的效果。需要说明的是，与在源极线S与第一像素电极PE1之间连接一个晶体管的情况下相比，能够维持流经一个晶体管Tr的容许电流，并实质上用5倍的电流驱动像素电极PE。
以上说明了本发明的几个实施方式，但是这些实施方式作为例子而出示，并不旨在限定发明的范围。这些新的实施方式能以其他各种方式来实施，在不偏离发明的要旨的范围内，能够进行各种省略、置换以及变更。这些实施方式或其变形被包含在发明的范围或要旨内，并被包含在权利要求书所记载的发明及与之等同的范围内。也能够根据需要组合多个实施方式。
例如，在上述实施方式中，示出了在源极线S与像素电极PE之间并联连接有两个、三个、四个或五个晶体管Tr的例子。然而，只要在源极线S与像素电极PE之间并联连接有两个以上晶体管Tr即可。因此，可以在源极线S与像素电极PE之间并联连接有六个以上晶体管Tr。
晶体管Tr可以形成为无辅助栅电极AE。
半导体层SC可以位于第一基材1与栅极线G之间。在第一基材1与半导体层SC之间存在导电性的遮光层的情况下，可以将上述遮光层与栅极线G电连接并使之作为辅助栅电极发挥功能。
上述实施方式的半导体基板能够应用于各种半导体基板，而不限于上述第一基板SUB1。
另外，上述实施方式的显示装置DSP能够应用于各种显示装置，而不限于上述电泳显示装置。例如，显示装置DSP可以是液晶显示装置。在该情况下，显示功能层DL是液晶层。液晶层例如可以利用高分子分散液晶(PDLC：polymer dispersed liquid crystal)。

Claims (13)

1.半导体基板，具备：
第一基材；
栅极线，其位于所述第一基材的上方；
源极线，其位于所述第一基材的上方；
绝缘膜，其位于所述栅极线的上方，并位于所述源极线的下方；
第一像素电极，其位于所述第一基材、所述栅极线以及所述源极线的上方；以及
第一晶体管和第二晶体管，位于所述第一基材的上方，并在所述源极线与所述第一像素电极之间并联地电连接，
所述第一晶体管的第一半导体层和所述第二晶体管的第二半导体层分别具有与所述源极线电连接的第一区域、与所述第一像素电极电连接的第二区域、以及所述第一区域与所述第二区域之间的沟道区域，
所述第一半导体层和所述第二半导体层与第一表面接触，所述第一表面是所述绝缘膜的所述源极线侧的面，
所述第一半导体层和所述第二半导体层各自的所述沟道区域的整体与所述栅极线重叠，
所述第一半导体层和所述第二半导体层在所述栅极线的宽度方向上排列，所述栅极线的宽度大于所述第一半导体层的短轴的长度与所述第二半导体层的短轴的长度之和。
2.根据权利要求1所述的半导体基板，其中，
所述第一半导体层和所述第二半导体层分别在所述栅极线延伸的方向上具有长轴，
所述第一半导体层和所述第二半导体层的整体与所述栅极线重叠。
3.根据权利要求1所述的半导体基板，其还具备：
第二像素电极，其位于所述第一基材与所述第一像素电极之间，并与所述第一像素电极电连接；和
电容电极，其位于所述第一像素电极与所述第二像素电极之间，并分别与所述第一像素电极和所述第二像素电极静电电容耦合，
其中，在俯视时，所述电容电极的整体位于所述第一像素电极的内侧且位于所述第二像素电极的内侧。
4.根据权利要求3所述的半导体基板，其还具备：
其他电容电极，位于与所述电容电极一起夹着所述栅极线的位置；和
连接布线，其将所述电容电极与所述其他电容电极连接，
其中，所述源极线与所述栅极线交叉，
所述连接布线与所述栅极线交叉，不与所述源极线交叉。
5.根据权利要求4所述的半导体基板，其中，
所述栅极线和所述第二像素电极用相同材料形成，并位于同一层，
所述源极线、所述电容电极、所述其他电容电极以及所述连接布线用相同材料形成，并位于同一层，
所述电容电极、所述其他电容电极以及所述连接布线一体地形成。
6.根据权利要求3所述的半导体基板，其还具备：
其他电容电极，位于与所述电容电极一起夹着所述源极线的位置；和
连接布线，其将所述电容电极与所述其他电容电极连接，
其中，所述源极线与所述栅极线交叉，
所述连接布线与所述源极线交叉，不与所述栅极线交叉。
7.根据权利要求1所述的半导体基板，其还具备第二像素电极和电容电极，所述第二像素电极位于所述第一基材与所述第一像素电极之间，
其中，所述源极线与所述栅极线交叉，并位于第一域与第二域的边界线上，
所述第一半导体层的所述第二区域和所述沟道区域位于所述第一域，
所述第二半导体层的所述第二区域和所述沟道区域位于所述第二域，
所述第二像素电极具有：
第一区段，位于所述第一域并与所述第一像素电极电连接；和
第二区段，位于所述第二域并与所述第一像素电极电连接，
所述电容电极具有：
第一电容电极，在所述第一域中位于所述第一像素电极与所述第一区段之间，并分别与所述第一像素电极和所述第一区段静电电容耦合；
第二电容电极，在所述第二域中位于所述第一像素电极与所述第二区段之间，并分别与所述第一像素电极和所述第二区段静电电容耦合；以及
交叉电极，与所述源极线交叉，并将所述第一电容电极与所述第二电容电极电连接。
8.根据权利要求7所述的半导体基板，其还具备：
其他电容电极，与所述第一电容电极相邻；
第三电容电极，位于与所述第二电容电极相邻、并与所述其他电容电极一起夹着所述电容电极的位置；
连接布线，将所述第一电容电极与所述其他电容电极连接；以及
其他连接布线，将所述第二电容电极与所述第三电容电极连接，
其中，所述连接布线和所述其他连接布线分别不与所述栅极线交叉，且不与所述源极线交叉。
9.根据权利要求1所述的半导体基板，其中，
将所述第一半导体层和所述第二半导体层各自的所述沟道区域中的沟道长度和沟道宽度分别设为L和W时，
W/L≤0.75。
10.根据权利要求9所述的半导体基板，其中，
所述第一半导体层和所述第二半导体层分别用氧化物半导体形成。
11.根据权利要求1所述的半导体基板，其还具备辅助栅电极，所述辅助栅电极与所述栅极线电连接并与所述栅极线一起夹着所述第一半导体层和所述第二半导体层，
其中，在俯视时，所述辅助栅电极至少与所述第一半导体层和所述第二半导体层双方的所述沟道区域的整体重叠。
12.显示装置，其具备：
半导体基板，其具备：第一基材；栅极线，其位于所述第一基材的上方；源极线，其位于所述第一基材的上方；绝缘膜，其位于所述栅极线的上方，并位于所述源极线的下方；第一像素电极，其位于所述第一基材、所述栅极线以及所述源极线的上方；以及第一晶体管和第二晶体管，位于所述第一基材的上方，并在所述源极线与所述第一像素电极之间并联地电连接；
对置基板，其具备与所述第一像素电极相对的第二基材、和位于所述第二基材与所述第一像素电极之间并与所述第一像素电极相对的对置电极；以及
显示功能层，其位于所述第一像素电极与所述对置电极之间，在所述第一像素电极与所述对置电极之间施加的电压施加于所述显示功能层，
所述第一晶体管的第一半导体层和所述第二晶体管的第二半导体层分别具有与所述源极线电连接的第一区域、与所述第一像素电极电连接的第二区域、以及所述第一区域与所述第二区域之间的沟道区域，
所述第一半导体层和所述第二半导体层与第一表面接触，所述第一表面是所述绝缘膜的所述源极线侧的面，
所述第一半导体层和所述第二半导体层各自的所述沟道区域的整体与所述栅极线重叠，
所述第一半导体层和所述第二半导体层在所述栅极线的宽度方向上排列，所述栅极线的宽度大于所述第一半导体层的短轴的长度与所述第二半导体层的短轴的长度之和。
13.根据权利要求12所述的显示装置，其中，
所述显示功能层是电泳层。
CN202010080626.3A 2019-02-06 2020-02-05 半导体基板及显示装置 Active CN111538195B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311529929.9A CN117525163A (zh) 2019-02-06 2020-02-05 薄膜晶体管

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019-019792 2019-02-06
JP2019019792 2019-02-06
JP2019119960A JP7317593B2 (ja) 2019-02-06 2019-06-27 半導体基板及び表示装置
JP2019-119960 2019-06-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311529929.9A Division CN117525163A (zh) 2019-02-06 2020-02-05 薄膜晶体管

Publications (2)

Publication Number Publication Date
CN111538195A CN111538195A (zh) 2020-08-14
CN111538195B true CN111538195B (zh) 2023-12-05

Family

ID=71836702

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311529929.9A Pending CN117525163A (zh) 2019-02-06 2020-02-05 薄膜晶体管
CN202010080626.3A Active CN111538195B (zh) 2019-02-06 2020-02-05 半导体基板及显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311529929.9A Pending CN117525163A (zh) 2019-02-06 2020-02-05 薄膜晶体管

Country Status (3)

Country Link
US (2) US11626520B2 (zh)
JP (1) JP7459355B2 (zh)
CN (2) CN117525163A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022070073A (ja) 2020-10-26 2022-05-12 株式会社ジャパンディスプレイ 半導体基板及び表示装置
CN113376912B (zh) * 2021-08-12 2021-12-17 惠科股份有限公司 阵列基板及显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01274117A (ja) * 1988-04-27 1989-11-01 Sony Corp 表示装置
JPH0667199A (ja) * 1992-06-23 1994-03-11 Matsushita Electric Ind Co Ltd 液晶表示パネル
JP2007266252A (ja) * 2006-03-28 2007-10-11 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
CN101354513A (zh) * 2007-07-26 2009-01-28 爱普生映像元器件有限公司 液晶显示装置及其制造方法
CN102511082A (zh) * 2009-09-16 2012-06-20 株式会社半导体能源研究所 半导体器件及其制造方法
CN103137616A (zh) * 2011-11-25 2013-06-05 上海天马微电子有限公司 Tft阵列基板及其形成方法、显示面板
JP2015227981A (ja) * 2014-06-02 2015-12-17 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE552530T1 (de) 1998-07-08 2012-04-15 E Ink Corp Verfahren zur erzielung von verbesserten farben in mikroverkapselten elektrophoretischen vorrichtungen
JP4765425B2 (ja) 2005-06-15 2011-09-07 富士ゼロックス株式会社 表示素子、表示方法、及び表示装置
TW200941107A (en) * 2008-03-28 2009-10-01 Aussmak Optoelectronic Corp E-paper apparatus and driving substrate thereof
JP5710918B2 (ja) 2010-09-13 2015-04-30 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
CN103186001B (zh) 2013-03-27 2015-12-02 北京京东方光电科技有限公司 一种阵列基板及其制造方法、显示装置
KR20160066580A (ko) * 2014-12-02 2016-06-13 삼성디스플레이 주식회사 표시 장치
JP6725335B2 (ja) 2016-06-20 2020-07-15 株式会社ジャパンディスプレイ 半導体装置
CN106409845B (zh) 2016-12-01 2023-10-20 合肥京东方光电科技有限公司 开关元件及其制备方法、阵列基板以及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01274117A (ja) * 1988-04-27 1989-11-01 Sony Corp 表示装置
JPH0667199A (ja) * 1992-06-23 1994-03-11 Matsushita Electric Ind Co Ltd 液晶表示パネル
JP2007266252A (ja) * 2006-03-28 2007-10-11 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
CN101354513A (zh) * 2007-07-26 2009-01-28 爱普生映像元器件有限公司 液晶显示装置及其制造方法
CN102511082A (zh) * 2009-09-16 2012-06-20 株式会社半导体能源研究所 半导体器件及其制造方法
CN103137616A (zh) * 2011-11-25 2013-06-05 上海天马微电子有限公司 Tft阵列基板及其形成方法、显示面板
JP2015227981A (ja) * 2014-06-02 2015-12-17 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
CN117525163A (zh) 2024-02-06
US11626520B2 (en) 2023-04-11
US20200251597A1 (en) 2020-08-06
JP7459355B2 (ja) 2024-04-01
CN111538195A (zh) 2020-08-14
JP2023153134A (ja) 2023-10-17
US20230215957A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
JP7459355B2 (ja) 薄膜トランジスタ
TWI437335B (zh) 顯示裝置
US11670203B2 (en) Display device having pixels including pixel TFTs provided in a display area and switching TFTs located outside of the display area
US10866474B2 (en) Display device
JP7317593B2 (ja) 半導体基板及び表示装置
US20220260881A1 (en) Semiconductor substrate and display device
US11187958B2 (en) Display device and array substrate
US10871698B2 (en) Display device
US10747067B2 (en) Display device
US11635663B2 (en) Display device and transistor
US20190129270A1 (en) Display device
US11927869B2 (en) Semiconductor substrate and a display device incorporating the semiconductor substrate
CN113495387B (zh) 半导体基板及显示装置
US11682732B2 (en) Semiconductor substrate and display device
US11150524B2 (en) Display device
US20230251545A1 (en) Display device
US20220342271A1 (en) Array substrate and display device
JP7091122B2 (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant