CN111527590B - 通过使用可分离结构来转移层的方法 - Google Patents
通过使用可分离结构来转移层的方法 Download PDFInfo
- Publication number
- CN111527590B CN111527590B CN201880084209.7A CN201880084209A CN111527590B CN 111527590 B CN111527590 B CN 111527590B CN 201880084209 A CN201880084209 A CN 201880084209A CN 111527590 B CN111527590 B CN 111527590B
- Authority
- CN
- China
- Prior art keywords
- wall
- layer
- transfer method
- separable
- skin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 239000010410 layer Substances 0.000 claims description 126
- 239000002344 surface layer Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 16
- 238000004377 microelectronic Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000003825 pressing Methods 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000005452 bending Methods 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000000926 separation method Methods 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 238000011282 treatment Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241001397703 Thecanthes Species 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
- H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Micromachines (AREA)
- Thin Film Transistor (AREA)
- Decoration By Transfer Pictures (AREA)
Abstract
本发明涉及一种用于从可分离结构(100)转移表层的方法，该方法包括以下步骤：a)供应可分离结构(100)，该可分离结构(100)包括：·支撑基底(10)；·可分离层(20)，该可分离层(20)沿着主平面(x，y)布置在支撑基底(10)上并且包括彼此分开的多个壁(21)，各个壁(21)具有垂直于主平面(x，y)的至少一个侧面；·表层(30)，该表层(30)沿着主平面(x，y)布置在可分离层(20)上；b)施加机械力，该机械力被配置成致使所述壁(21)沿着所述侧面的割线方向弯曲，直到致使壁(21)机械断裂为止，以便使表层(30)从支撑基底(10)分离。
Description
技术领域
本发明涉及用于应用在微电子、光学、微系统等中的转移薄层的领域。尤其是，本发明涉及可以用于转移或处理薄层的可分离(detachable)结构。
背景技术
许多应用(尤其是在微电子、光学或微系统领域中)需要布置在特定的基底(薄的、柔性的、金属的、绝缘体等)上的薄层(潜在集成部件)。这些特定的基底并不总是与用于制造薄层的方法和/或用于在所述层上集成部件的方法兼容。
因此，能够将薄层(具有或没有集成部件)从与上述方法兼容的原始基底转移到具有预期应用所需的特性的特定目标基底上是有价值的。
存在用于将在原始基底上形成的薄层转移到目标基底上的几种方法。
一些转移方法包括将(布置在原始基底上的)薄层和目标基底组装起来，并且然后机械地和/或化学地去除原始基底，从而将薄层转移到目标基底上。该方法的主要缺点是与原始基底的损失相关联的成本以及在转移期间可能降低薄层质量的限制性机械和化学处理。
其它方法基于分离，通过向薄层与原始基底之间存在于原始基底中的弱化层或界面施加机械应力或化学处理；当发生分离时，先前组装在目标基底上的薄层被转移到目标基底上。特别是在文献FR2748851、FR2823599或FR2823596中描述的方法就是这种情况。
这些方法的缺点大致是由于以下事实：通过将刀片插入已组装的原始基底与目标基底之间、通过施加高拉应力和/或通过浸入化学溶液中进行分离的步骤能够降低薄层的质量。此外，分离有时可能发生在除弱化层或界面之外的界面或层处，因为难以在弱化层或界面处精确地定位机械应力和/或化学侵蚀。
基于界面处的激光分开(“激光剥离”)的其它处理还要求使用透明基底(用于最终基底或用于原始支撑基底)，这限制了应用的范围。
发明目的
本发明涉及旨在解决现有技术的所有或部分缺点的另选解决方案。本发明的一个目的是在可分离层处的可分离结构，该结构可以用于转移或处理层。
发明内容
本发明涉及一种用于从可分离结构转移表层的方法，该方法包括以下步骤：
a)供应可分离结构，该可分离结构包括：
·支撑基底；
·可分离层，该可分离层沿着主平面布置在支撑基底上并且包括彼此分开的
多个壁，各个壁具有垂直于主平面的至少一个侧面；
·表层，该表层沿着主平面布置在可分离层上；
b)施加机械力，该机械力被配置成致使所述壁沿着所述侧面的割线方向弯曲，直到致使壁机械断裂为止，以便使表层从支撑基底分离。
根据本发明的有利特征，单独或以任何可行的组合进行：
·将壁根据预限定的网格分布在主平面中；
·壁的预限定的网格使得主平面中存在与各个壁的一个侧面形成非零角度的至少一个横向方向；
·各个壁包括由壁的长度和高度限定的两个纵向侧面以及由壁的宽度和高度限定的两个横向侧面，纵向侧面和横向侧面垂直于主平面；
·各个壁的长度大于各个壁的宽度，并且其中，横向方向与各个壁的纵向侧面形成非零角度；
·步骤b)的机械力是沿着横向方向施加到可分离层的剪切力；
·剪切力借助于辊施加，该辊以特定的挤压力在主平面中沿着横向方向在可分离结构上逐渐前进；
·步骤b)的机械力是沿着横向方向施加到可分离结构的冲击；
·步骤b)的机械力是沿着横向方向施加到可分离结构并且能够使壁振荡的振动波；
·各个壁具有在主平面上的在0.1微米至10微米之间的宽度；
·各个壁的在支撑基底附近的下部处的宽度小于各个壁的在表层附近的上部处的宽度；
·该壁具有垂直于主平面的在0.5微米至5微米之间的高度；
·各个壁具有在主平面中的宽度和垂直于主平面的高度，并且高度与宽度之比大于1，优选地大于5；
·通过局部蚀刻布置在支撑基底上的氧化硅层来形成在步骤a)中提供的可分离结构的可分离层；
·通过局部蚀刻支撑基底来形成在步骤a)中供应的可分离结构的可分离层；
·支撑基底由硅制成；
·步骤a)包括通过在可分离层上组装供体基底并且通过减薄所述供体基底以便形成表层来将表层转移到可分离层上。
·步骤a)包括在表层上生产微电子部件；
·该转移方法包括在步骤b)之前切割表层的步骤，以便界定要转移的多个局部表层；
·该转移方法可选地包括在步骤b)之前的步骤a')，该步骤a')包括将表层组装在目标基底上；
·该转移方法包括在步骤b)中分离表层之后的步骤c)，该步骤c)包括去除可分离层剩余物，以便暴露表层的分离面。
·步骤c)包括在表层的分离面上执行微电子步骤。
附图说明
根据参照附图进行的详细描述，本发明的进一步的特征和优点将变得清楚，其中：
-图1示出了根据本发明的可分离结构的剖面图；
-图2a至图2f示出了根据本发明的可分离结构的可分离层的多个示例的平面图(沿着图1中示意性示出的XY平面)；
-图3(a、b、c)、图4(a、b、c)和图5(a、b、c)示出了形成根据本发明的可分离结构的可分离层的步骤；
-图6(a、b、c、d)示出了制造根据本发明的可分离结构的步骤；
-图7(a、b、c)、图8(a、b、c)和图9(a、b、c)示出了根据本发明的转移方法的步骤。
具体实施方式
在说明书中，附图中的相同附图标记可以用于相同类型的元件。
这些附图是示意图，出于可读性起见，它们不是按比例绘制的。尤其是，层沿着z轴的厚度相对于沿着x轴和y轴的横向尺寸不成比例。
本发明涉及一种用于从可分离结构100转移表层30的方法。
根据本发明的转移方法首先包括供应可分离结构100的步骤a)。
可分离结构100包括支撑基底10。支撑基底10可以从与微电子制造处理兼容的材料选择(例如，硅、二氧化硅、玻璃等)。有利地，其由硅形成，硅是半导体工业中常规使用的材料。例如，支撑基底10可以是具有100mm至450mm的直径以及250微米至850微米之间的厚度的晶片的形式。
可分离结构100同样包括可分离层20，该可分离层20沿着平行于图1所示平面(x，y)的主平面布置在支撑基底10上；为了简化，该主平面在下文中将被称为主平面(x，y)。
根据本发明的可分离层20包括分布在主平面(x，y)中的多个壁21，各个壁21具有垂直于所述主平面的至少一个侧面。
各个壁21同样具有直接或经由中间层与表层30接触的“上”表面以及直接或经由中间层与支撑基底10接触的“下”表面。这些平行于主平面(x，y)的下表面和上表面可以具有不同的形状：例如，正方形(图2d)、矩形(图2a、图2b、图2c)、任何类型的多边形(图2f)、圆形(图2e)、椭圆形(图2e)，弯曲形状(图2e)等。图2a至2f中所示的壁21的示例是沿图1中所示的剖面XY的俯视图。
取决于其下表面和上表面的形状，各个壁21具有一个侧面或几个侧面。在具有圆形的下表面和上表面的壁21的特定情况下，所述壁21形成圆柱体，因此壁的唯一侧面是垂直于主平面(x，y)的圆柱表面。具有椭圆形下表面和上表面的壁21包括沿着椭圆的最大尺寸的两个侧面，这些侧面被称为纵向的。最后，大多数其它壁21包括四个侧面：由壁的长度L和高度h限定的两个纵向侧面；以及由壁21的宽度l和高度h限定的两个横向侧面。各个壁21的长度L和宽度l平行于主平面(x，y)，高度h沿着z轴延伸，垂直于主平面(x，y)。
注意的是，如图2a至图2f所示，所有壁21的纵向侧面不必是共面的。
举例来说，壁21的长度可以在从几十微米至几厘米的范围中，宽度可以在从0.1微米至10微米(甚至几十微米)的范围中，并且高度将在大约0.5微米至5微米(甚至大于5微米)之间。有利地，各个壁21的高度与宽度之比大于或等于1，或者甚至大于5。
壁21彼此间隔开，其端部彼此分开间隔2(图2a至2f)。
有利地，将壁21根据预限定的网格分布在主平面(x，y)中。对于“预限定”，应当理解的是，壁21的分布(即，它们的形状、它们相对于彼此的布置以及它们之间的间隔)不是完全随机的。壁21的网格因此具有一定的有序性质。
根据第一选择，通过局部蚀刻布置在支撑基底10上的层25来形成可分离结构100的可分离层20(图3)。所述层25有利地由氧化硅组成。通过在硅支撑基底10的情况下的热生长或通过化学沉积(PECVD、LPCVD等)将层25沉积在支撑基底10上(图3a)。布置在氧化硅层25的表面上的掩膜40使得可以掩盖壁21将位于的区域(图3b)。通过干法蚀刻(例如，通过等离子体或反应性离子蚀刻(RIE))或湿法蚀刻(例如，通过基于氢氟酸的化学蚀刻)来蚀刻未掩蔽区域。在蚀刻之后，去除掩模40并且形成可分离层20(图3c)，其中，这些壁21间隔开(在壁的端部之间存在间隔2)并且通过空区域22彼此分开。
根据第二选择，通过局部蚀刻支撑基底10来形成在步骤a)中供应的可分离结构100的可分离层20(图4)。布置在支撑基底10的表面上的掩膜40使得可以掩盖壁21将位于的区域(图4b)。通过干法蚀刻或湿法蚀刻来蚀刻未掩蔽区域。在蚀刻之后，去除掩模40并且在支撑基底10的上部中形成可分离层20(图3c)，其中，这些壁21间隔开(在壁的端部之间存在间隔2)并且通过空区域22彼此分开。
根据第三选择，在步骤a)中供应的可分离层20根据其高度具有不对称的形状：有利地，壁21在下部212处的宽度小于在上部211处的宽度。
可以通过局部蚀刻布置在支撑基底10上的层25(如图5所示)或支撑基底10(未示出)来形成可分离层20。布置在层25的表面上的掩膜40使得可以掩盖壁21将位于的区域(图5a)。通过各向异性蚀刻(例如，通过RIE)在层25的厚度的第一部分上蚀刻未掩蔽区域，以便生成壁21的在上部211处的直的侧面(图5b)。然后，各向同性地蚀刻未掩蔽区域(例如，通过干法各向同性蚀刻或湿法HF蚀刻)，以在各个壁21的下部212处形成变窄部。有利地，由于使用“聚合”RIE方法(该“聚合”RIE方法使蚀刻的侧面钝化并因此至少部分地保护上部211免受各向同性HF蚀刻)的各向异性蚀刻，可以在不侵蚀上部211的情况下，蚀刻该壁21的下部212。在这些蚀刻步骤之后，去除掩模40并且形成可分离层20(图5c)，其中，这些不对称壁21间隔开(在壁的端部之间存在间隔2)并且通过空区域22彼此分开。
壁21的这种不对称形状的优点在于，由于其较宽的上部211，所以其提供了较大的组装表面，并且因此为布置在可分离层20上的表层30(如下所述)提供了更有利的机械支撑。壁21的不对称形状同样有利的是，其由于变窄部而促进了下部212处的分离；分离步骤将在下面描述。
可分离结构100还包括沿着主平面(x，y)布置在可分离层20(图1)上的表层30。
旨在从可分离结构100上分离下来的表层30可以具有在几百纳米至几百微米之间的厚度，这取决于应用领域。其可以由包含一种材料或材料堆叠的空白层和/或可选地包括组件的结构化层组成。构成表层30的材料可以选自半导体材料(例如，硅、锗、SiGe、SiC等)、压电材料(例如，石英、LiTaO3、LiNbO3、AlN等)、绝缘材料、导电材料等。
根据用于制造表层30的一个选择，步骤a)包括将所述表层30转移到可分离层20上(图6)。可以通过将布置在支撑基底10上的可分离层(图6a)与供体基底3(图6b)组装在一起并且通过减薄所述供体基底3以便形成表面层30(图6c)来进行该转移。
可以通过与表层30的精加工(finishing)所考虑的热处理和化学处理兼容的任何结合技术来进行组装。尤其是，可以通过分子粘附的直接结合来进行组装，这是现有技术中众所周知的技术。可选地，供体基底3可以包括旨在与可分离层20直接组装的附加层35(图6b)。附加层35可以例如由氧化硅形成。在结合之前，要组装的表面可以经历干法处理(例如，等离子体活化)和/或湿法处理(化学清洁)，以便提高界面的质量和阻力。后者有利地通过施加热处理而得到巩固。
然后，供体基底3经历减薄步骤，在该步骤结束时将形成表层30(图6c)。可以使用在现有技术中已知的各种技术来执行该减薄步骤，特别是：
·智能剥离方法，该方法尤其适合于形成非常薄的层(通常具有小于或等于1微米的厚度)：该方法是基于在组装步骤之前在供体基底3的要组装的面处，将气态物质注入供体基底3中，以便形成弱化的嵌入平面；在组装之后，在断裂步骤期间，将供体基底3沿着弱化平面分开，以便仅留下附接到支撑基底10的薄层30。
·机械化学减薄处理，其包括机械研磨、化学机械抛光和化学蚀刻，这些处理特别适合形成厚度在几微米至几十微米甚至数百微米之间的层。
当然，上面提到的技术不是穷举的，并且可以使用其它已知的技术来减薄供体基底3并对表层30进行精加工。
应注意的是，壁21在可分离层20的主平面(x，y)中的分布可以适于转移的表层30的厚度和刚度。对于薄的表层，将采取措施减小壁21之间的区域22和其端部之间的间隔2的尺寸。
壁21的密度被选择成使得可分离层20确保在将要施加到表层30以便制造表层30的各种处理(热、机械或化学处理)期间表层30的良好的机械阻力。尤其是，在主平面(x，y)中，壁21覆盖支撑基底10的整个表面的2％至40％。
此外，由于可分离层20包括间隔开的壁21，所以分开壁21的空区域22彼此连通并且与结构100外的大气连通。基于在可分离结构100的整个范围上形成可分离层20的假设，在表层30的任一侧上均不施加压力差，这在制造表层30期间提高了表层30的机械阻力。
根据另一制造选择，步骤a)还包括在表层30上生产微电子部件50(图6d)。微电子部件50可以是通过半导体工业中的常规制造技术制造的无源或有源部件。
其次，根据本发明的转移方法包括向可分离结构100施加机械力的步骤b)。所述机械力(由图7b中的箭头表示)被配置成致使可分离层20(图7b)的壁21弯曲，直到致使其机械破裂(图7c)为止：壁21的这种破裂导致支撑基底10的表层30分离。
使壁21弯曲应被理解成是壁21的侧面或多个侧面(沿着高度竖直延伸)的至少一部分的变形。因此，壁21的弯曲可以对应于通过使壁21沿着其高度h屈曲(简单的凹、凸或复杂的S形曲线)而产生的变形，或者对应于通过使壁21的至少一部分从壁21的原始位置倾斜出而引起的变形。
各个壁21的弯曲是沿着所述壁21的(至少一个)侧面的割线(secant)方向进行的。在图7所示的示例中，通过使壁21屈曲而产生的变形沿着y轴发生，壁21的一个侧面在原始位置中平行于平面(x，z)。
根据本发明的转移方法可选地在步骤b)之前包括步骤a')，该步骤a')包括将表层30组装在目标基底60上(图8a)。
该目标基底60可以从预期应用领域中可用的与在表层30上的组装兼容的所有基底中选择。目标基底60的特定特征(物理、热、电等)被选择成改进已经在表层30上制造或要在表层30上制造的部件50的性能。在转移方法的步骤b)(图8b)结束时，表层30将与可分离结构100的支撑基底10分离，并转移到目标基底60上(图8c)。
例如，在射频部件领域，将设置有RF部件50的表层30转移到由高度绝缘材料(诸如，玻璃)形成的目标基底60上可能很有价值。
在根据本发明的转移方法的上下文中，形成用于表层30的机械支撑的目标基底60的存在可以促进将机械力施加到可分离结构100上。
根据转移方法的步骤b)的第一实施方式，壁21的有序网格使得主平面(x，y)中存在与各个壁21的一个侧面形成非零角度的至少一个横向方向DT。如图2a至图2f所示，对于壁21的各个预限定的网格，在主平面(x，y)中存在至少一个横向方向DT，该横向方向DT与各个壁21的(至少一个)侧面形成非零角度。即使仅示意性地示出了一个横向DT，但是显然在附图中还存在其它横向方向DT。
有利地，在壁21的长度大于壁的宽度并且包括纵向侧面的情况下，(至少一个)横向方向DT被选择成使得其与各个壁21的纵向侧面形成非零角度。特别是，横向方向DT与纵向平面PL、PLa、PLb、PLC形成非零角度，其中，各个壁21、21a、21b、21c的纵向侧面(图2a、图2b、图2c、图2d、图2f)延伸或具有穿过各个壁21d的端部的纵向平面PLd(图2e)。
在这种情况下，步骤b)的机械力有利地是沿着横向方向DT(或沿着横向方向DT中的一个横向方向DT)施加到可分离层20上的剪切力。
实际上，各个横向方向DT对应于壁21的剪切弱化方向：施加到可分离层20的机械剪切力将容易地致使各个壁21弯曲。如前所述，所述弯曲可以通过使壁21的(优选纵向的)侧面屈曲或通过使壁21倾斜出其原始位置而产生变形。
相反，沿着纵向方向的机械剪切力(即，包含在纵向平面PL中或与纵向平面PL共面的机械剪切力)在致使壁21弯曲时将具有非常差的效果：与横向方向DT不同，这样的纵向方向是可分离层20具有更大的剪切阻力的方向。
可以通过向可分离结构100施加总静态力(图7a和图8a中示意性示出的力)来使可分离层20受到剪切力。
举例来说，当存在目标基底60时用于夹持表层20或目标基底60的工具以及用于夹持支撑基底10的工具可以各自沿着选定的横向方向DT在相反方向上施加力，从而在可分离层20处生成剪切应力。该剪切应力致使壁21弯曲直到其机械破裂为止。
根据一个变型例，可以通过向可分离结构100施加逐渐的静态力来使可分离层20受到剪切力。
尤其是，这种逐渐的静态力可以借助于辊5传递，该辊5以特定的挤压力在主平面(x，y)中并且沿着横向方向DT在可分离结构100上逐渐前进。
在图9所示的示例中，辊5被抵靠目标基底60的背面按压，并且由于其旋转而在所述背面上逐渐前进(图9a)。可分离结构100的支撑基底10的背面被保持在固定支撑件上。随着辊5前进，辊5的挤压力致使壁21倾斜或下垂。挤压力被确定成使得致使壁发生破裂。如图9b和图9c示意性示出的，壁21的破裂在可分离层20的与辊5大致成直线的区域中逐渐发生，直到完全分离为止，此时壁21已经在可分离层20的整个范围上倒塌。
根据另一变型例，步骤b)的机械力是沿着横向方向DT施加到可分离结构100的冲击。
举例来说，这种冲击可以施加到可分离结构100的一个边缘上，并且可以包括在特定点处且以时间限制的方式施加的力(机械冲击)。由于施加冲击力的短暂性质(大约一毫秒)，所以被称为冲击波的压缩波在可分离结构100的范围中传播，从而致使可分离层20的壁21在压缩波行进时弯曲。因此，壁21的机械破裂将在冲击波的传播期间逐渐发生。
在转移方法的步骤b)的第一实施方式中，根据前述变型例中的任一个，我们将以在具有100cm2的总表面积的可分离结构100中形成的可分离层20为例。壁21具有5微米的高度、0.5微米的宽度、10cm的长度，并且彼此间隔开20微米。因此，可分离层20由大约五千个平行六面体壁21组成。壁21由硅制成。
通过在100cm2上的15kN至25kN的总力(即，施加到各个壁21的在大约3N至5N之间的力)，实现了硅壁21的大于其对机械破裂的理论抵抗力的弯曲变形。在实践中，由于壁21的制造期间引入的初期破裂和/或由于使用在其下部212具有变窄部的不对称壁21，所以显著较低的总力可以通过弯曲而导致壁21发生机械破裂。
根据转移方法的步骤b)的第二实施方式，施加到可分离层20的机械力是振荡的结果，该振荡的运动主要位于主平面(x，y)中。振动波能够使壁21振荡。
举例来说，可以使用附接有支撑基底10的振动板。该板的振荡运动优选地沿着可分离层20的弱化的横向方向DT实现。
振荡将致使各个壁21反复弯曲：由于表层20的质量以及潜在地布置在可分离层20上方的目标基底60的质量，各个壁21因而受到相当大的惯性力。
在第二实施方式的上下文中，我们将回到先前引用的可分离层20的示例：具有100cm2的总表面积的可分离结构100；具有5微米的高度、0.5微米的宽度、10cm的长度并且彼此间隔开20微米的硅壁21。我们将考虑厚度从0.1微米变化到100微米的硅表层30。
施加大约1微米的壁振荡幅度的振动波(并且其频率被选择在共振频率周围，介于大约19MHz(对于0.1微米的表层)至大约420kHz(对于100微米的表层)之间)将能够生成施加到各个壁21的大约3N的惯性力。如前所述，利用这样的力，实现了硅壁21的变形，该变形大于硅壁21对机械断裂的理论抵抗力。
因此，在转移方法的步骤b)的第一实施方式或第二实施方式中，由于可分离层20的特定特性，被配置成致使壁21弯曲的机械力具有合理的幅度。这有利于在转移处理期间并且尤其是在从支撑基底10分离表层30期间维持表层30的完整性。此外，由于施加到可分离结构100的机械力没有(或几乎没有)牵引分量(沿着图中的z轴)，所以在转移期间损坏表层30的风险较小。此外，分离表层30所需的机械力的总力(主要是剪切力)远小于为了分开表层30而需要施加的通过牵引而剥离的力。
有利地，根据本发明的转移方法在步骤b)中分离表层30之后包括步骤c)，该步骤c包括去除可分离层20的剩余物21'(图7c、图8c、图9c)。去除可分离层的剩余物21'尤其可以包括蚀刻所述剩余物21'，然后进行清洁，以便暴露出表层30的分离面。该分离面直接是所述层30的表面或者当将表层30转移到可分离层20上以便形成可分离结构100时引入的附加层35的表面。
有利地，步骤c)还包括去除可分离层20的保留在支撑基底10上的剩余物。支撑基底10因此可以被重新使用以形成新的可分离结构100。
步骤c)可选地包括在表层30的分离面上执行微电子步骤。
这些步骤可以包括：
·在表层30的分离面上(或直接在表面层30的自由表面上或在附加层35的自由表面上)生产全部部件或部分部件；
·或者在表层30的分离面上生产全部部件或部分部件，面对已经存在于表层30的相对面上的部件50，以便生产例如双栅CMOS晶体管；
·或者甚至恢复表层30的分离面上的电触点，该电触点连接到表层30的另一表面上已经存在的部件50。
一般而言，本转移方法可以覆盖需要转移或处理表层30的大量应用。
可以以较大的层的形式(即，以晶片的尺寸，例如，具有100mm至450mm的直径的圆形)来转移或处理表面层30。
被包括在整个表层中的局部表层30同样可以以芯片(chip)的形式单独地转移或处理；芯片具有例如从几百微米至几毫米的侧面尺寸。
在这种情况下，供应包括整个表层(以及潜在的部件50)的可分离结构100的步骤a)包括切割步骤，该切割步骤用于界定要转移的各个局部表层30。切割路径在表层的整个厚度上延伸，并有利地切入或完全穿过可分离层20。切割路径可以可选地同样切割到支撑基底10中。
在步骤b)期间，将机械力施加到至少一个局部表层30。因此，可以从可分离结构100局部地分离单独的芯片(整个表层的局部区域)。
例如，在呈振动波形式的机械力的情况下，可以对要分离的局部表层(芯片)施加负载；可以通过添加限定的质量、通过沉积特定的层或通过在特定点处的机械按压来进行负载的局部施加。频率与在局部表层下方的壁21的共振频率(所述共振频率取决于壁21上方的层的质量)相对应的振动将使得在所述局部表层下方的壁21可以振荡直到它们破裂为止。因此，可以从可分离结构100单独地分离芯片。
当然，本发明不限于所描述的实施方式，并且可以在不脱离权利要求所限定的本发明的范围的情况下给所描述的实施方式提供变型实施方式。
Claims (18)
1.一种用于从可分离结构（100）转移表层（30）的转移方法，所述转移方法包括以下步骤：
a）供应所述可分离结构（100），所述可分离结构（100）包括：
支撑基底（10）；
可分离层（20），所述可分离层（20）沿着主平面（x，y）布置在所述支撑基底（10）上并且包括彼此分开的多个壁（21），各个壁（21）具有垂直于所述主平面（x，y）的至少一个侧面；
表层（30），所述表层（30）沿着所述主平面（x，y）布置在所述可分离层（20）上，
b）施加机械力，所述机械力被配置成致使所述壁（21）沿着所述侧面的割线方向弯曲，直到致使所述壁（21）机械断裂为止，以便使所述表层（30）从所述支撑基底（10）分离，
其中，步骤a）包括通过在所述可分离层（20）上组装供体基底（3）并且通过减薄所述供体基底（3）以便形成所述表层（30）来将所述表层（30）转移到所述可分离层（20）上。
2.根据权利要求1所述的转移方法，其中，将所述壁（21）根据预限定的网格分布在所述主平面（x，y）中。
3.根据权利要求2所述的转移方法，其中，壁（21）的所述预限定的网格使得所述主平面（x，y）中存在与各个壁（21）的一个侧面形成非零角度的至少一个横向方向（DT）。
4.根据权利要求3所述的转移方法，其中，各个壁（21）包括由所述壁的长度（L）和高度（h）限定的两个纵向侧面以及由所述壁（21）的宽度（l）和所述高度（h）限定的两个横向侧面，所述纵向侧面和所述横向侧面垂直于所述主平面（x，y）。
5.根据权利要求4所述的转移方法，其中，各个壁（21）的所述长度（L）大于各个壁（21）的所述宽度（l），并且其中，所述横向方向（DT）与各个壁（21）的纵向侧面形成非零角度。
6.根据权利要求3至5中的任一项所述的转移方法，其中，步骤b）的所述机械力是沿着所述横向方向（DT）施加到所述可分离层（20）的剪切力。
7.根据权利要求6所述的转移方法，其中，所述剪切力借助于辊（5）施加，所述辊（5）以特定的挤压力在所述主平面（x，y）中沿着所述横向方向（DT）在所述可分离结构（100）上逐渐前进。
8.根据权利要求3至5中的任一项所述的转移方法，其中，步骤b）的所述机械力是沿着所述横向方向（DT）施加到所述可分离结构（100）的冲击。
9.根据权利要求3至5中的任一项所述的转移方法，其中，步骤b）的所述机械力是沿着所述横向方向（DT）施加到所述可分离结构（100）并且能够使所述壁（21）振荡的振动波。
10.根据权利要求1至5中的任一项所述的转移方法，其中，各个壁（21）具有在所述主平面（x，y）中的在0.1微米至10微米之间的宽度（l）。
11.根据权利要求1至5中的任一项所述的转移方法，其中，各个壁（21）的在所述支撑基底（10）附近的下部（212）处的宽度小于各个壁（21）的在所述表层（30）附近的上部（211）处的宽度。
12.根据权利要求1至5中的任一项所述的转移方法，其中，所述壁（21）具有垂直于所述主平面（x，y）的在0.5微米至5微米之间的高度（h）。
13.根据权利要求1至5中的任一项所述的转移方法，其中，各个壁（21）具有在所述主平面（x，y）中的宽度（l）和垂直于所述主平面（x，y）的高度（h），并且其中，高度与宽度之比大于1。
14.根据权利要求1至5中的任一项所述的转移方法，其中，通过局部蚀刻布置在所述支撑基底（10）上的氧化硅层（25）来形成在步骤a）中供应的所述可分离结构（100）的所述可分离层（20）。
15.根据权利要求1至5中的任一项所述的转移方法，其中，通过局部蚀刻所述支撑基底（10）来形成在步骤a）中供应的所述可分离结构（100）的所述可分离层（20）。
16.根据权利要求13所述的转移方法，其中，所述高度与宽度之比大于5。
17.根据权利要求1至5中的任一项所述的转移方法，其中，步骤a）包括在所述表层（30）上生产微电子部件（50）。
18.根据权利要求1至5中的任一项所述的转移方法，所述方法包括在步骤b）之前切割所述表层（30）的步骤，以便界定要转移的多个局部表层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1761759 | 2017-12-07 | ||
| FR1761759A FR3074960B1 (fr) | 2017-12-07 | 2017-12-07 | Procede de transfert d'une couche utilisant une structure demontable |
| PCT/FR2018/052939 WO2019110886A1 (fr) | 2017-12-07 | 2018-11-21 | Procédé de transfert d'une couche utilisant une structure démontable |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111527590A CN111527590A (zh) | 2020-08-11 |
| CN111527590B true CN111527590B (zh) | 2023-09-29 |
Family
ID=61802076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880084209.7A Active CN111527590B (zh) | 2017-12-07 | 2018-11-21 | 通过使用可分离结构来转移层的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US11222824B2 (zh) |
| EP (1) | EP3721470B1 (zh) |
| CN (1) | CN111527590B (zh) |
| FR (1) | FR3074960B1 (zh) |
| SG (1) | SG11202005329XA (zh) |
| TW (1) | TWI766128B (zh) |
| WO (1) | WO2019110886A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3108439B1 (fr) | 2020-03-23 | 2022-02-11 | Soitec Silicon On Insulator | Procede de fabrication d’une structure empilee |
| FR3109016B1 (fr) * | 2020-04-01 | 2023-12-01 | Soitec Silicon On Insulator | Structure demontable et procede de transfert d’une couche mettant en œuvre ladite structure demontable |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1586004A (zh) * | 2001-10-11 | 2005-02-23 | 原子能委员会 | 用于制造含微型元件的薄层的方法 |
| WO2011131847A1 (fr) * | 2010-04-21 | 2011-10-27 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de transfert d'au moins une couche micro-technologique |
| WO2016071086A1 (de) * | 2014-11-07 | 2016-05-12 | Osram Opto Semiconductors Gmbh | Epitaxie-wafer, bauelement und verfahren zur herstellung eines epitaxie-wafers und eines bauelements |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2748851B1 (fr) | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
| FR2823599B1 (fr) | 2001-04-13 | 2004-12-17 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
| FR2823596B1 (fr) | 2001-04-13 | 2004-08-20 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
| EP1638141B1 (en) * | 2004-09-16 | 2007-11-14 | STMicroelectronics S.r.l. | Process for manufacturing composite wafers of semiconductor material by layer transfer |
| KR101116993B1 (ko) * | 2006-03-14 | 2012-03-15 | 인스티투트 퓌어 미크로엘렉트로닉 슈투트가르트 | 집적 회로의 제조 방법 |
| KR101596698B1 (ko) * | 2008-04-25 | 2016-02-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치 제조 방법 |
| DE102008056175A1 (de) * | 2008-11-06 | 2010-05-12 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Strahlung emittierenden Dünnschichtbauelements und Strahlung emittierendes Dünnschichtbauelement |
| US8859399B2 (en) * | 2008-11-19 | 2014-10-14 | Agency For Science, Technology And Research | Method of at least partially releasing an epitaxial layer |
| TWI415222B (zh) * | 2009-04-06 | 2013-11-11 | Canon Kk | 半導體裝置及其製造方法 |
| US20110131847A1 (en) * | 2009-12-08 | 2011-06-09 | Brian Acworth | Art display system and method |
| KR101819197B1 (ko) * | 2010-02-05 | 2018-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 반도체 장치의 제조 방법 |
| WO2013141561A1 (ko) * | 2012-03-19 | 2013-09-26 | 서울옵토디바이스주식회사 | 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자 |
| US9406551B2 (en) * | 2012-09-27 | 2016-08-02 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor substrate, and method for manufacturing semiconductor devices integrated in a semiconductor substrate |
| FR2999801B1 (fr) * | 2012-12-14 | 2014-12-26 | Soitec Silicon On Insulator | Procede de fabrication d'une structure |
| WO2015087192A1 (en) * | 2013-12-12 | 2015-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and peeling apparatus |
| US10050172B2 (en) * | 2015-07-01 | 2018-08-14 | Sensor Electronic Technology, Inc. | Substrate structure removal |
-
2017
- 2017-12-07 FR FR1761759A patent/FR3074960B1/fr active Active
-
2018
- 2018-11-21 US US16/769,976 patent/US11222824B2/en active Active
- 2018-11-21 CN CN201880084209.7A patent/CN111527590B/zh active Active
- 2018-11-21 WO PCT/FR2018/052939 patent/WO2019110886A1/fr unknown
- 2018-11-21 EP EP18819196.9A patent/EP3721470B1/fr active Active
- 2018-11-21 SG SG11202005329XA patent/SG11202005329XA/en unknown
- 2018-11-22 TW TW107141709A patent/TWI766128B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1586004A (zh) * | 2001-10-11 | 2005-02-23 | 原子能委员会 | 用于制造含微型元件的薄层的方法 |
| WO2011131847A1 (fr) * | 2010-04-21 | 2011-10-27 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de transfert d'au moins une couche micro-technologique |
| WO2016071086A1 (de) * | 2014-11-07 | 2016-05-12 | Osram Opto Semiconductors Gmbh | Epitaxie-wafer, bauelement und verfahren zur herstellung eines epitaxie-wafers und eines bauelements |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3074960A1 (fr) | 2019-06-14 |
| TW201926515A (zh) | 2019-07-01 |
| EP3721470B1 (fr) | 2024-08-14 |
| TWI766128B (zh) | 2022-06-01 |
| CN111527590A (zh) | 2020-08-11 |
| FR3074960B1 (fr) | 2019-12-06 |
| WO2019110886A1 (fr) | 2019-06-13 |
| US20200388539A1 (en) | 2020-12-10 |
| SG11202005329XA (en) | 2020-07-29 |
| US11222824B2 (en) | 2022-01-11 |
| EP3721470A1 (fr) | 2020-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200331750A1 (en) | Methods of fabricating semiconductor structures including cavities filled with a sacrificial material | |
| JP4480728B2 (ja) | Ｍｅｍｓマイクの製造方法 | |
| US8629739B2 (en) | Out-of plane MEMS resonator with static out-of-plane deflection | |
| CN111527590B (zh) | 通过使用可分离结构来转移层的方法 | |
| US20050124135A1 (en) | Methods of forming oxide masks with submicron openings and microstructures formed thereby | |
| US20120018855A1 (en) | Method of producing a heterostructure with local adaptation of the thermal expansion coefficient | |
| US20230154755A1 (en) | Removable structure used for the transfer or manipulation of layers, and method for transfer of a layer using said removable structure | |
| JP2009226582A (ja) | 半導体装置の製造方法 | |
| KR100917941B1 (ko) | 임시 지지부가 분리되는 기판의 제조 공정 및 관련 기판 | |
| US7264996B2 (en) | Method for separating wafers bonded together to form a stacked structure | |
| JP2022043057A (ja) | ハイブリッド構造 | |
| CN113228319A (zh) | 将表面层转移到腔的方法 | |
| US20070001267A1 (en) | Methods of forming oxide masks with submicron openings and microstructures formed thereby | |
| TW202029289A (zh) | 一種用於製作包含上覆薄膜之凹穴之元件之方法 | |
| JP5588409B2 (ja) | 半導体装置およびその製造方法 | |
| US6821342B2 (en) | Method for forming suspended microstructures | |
| TWI857218B (zh) | 用於製作堆疊結構之方法 | |
| US8524572B2 (en) | Methods of processing units comprising crystalline materials, and methods of forming semiconductor-on-insulator constructions | |
| US20100327993A1 (en) | Micro mechanical resonator | |
| TW202205522A (zh) | 用於製作堆疊結構之方法 | |
| CN112959526A (zh) | 一种复合薄膜切割方法、复合薄膜及电子元器件 | |
| US20100032085A1 (en) | Method for producing self-supporting membranes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |