CN111524978A - 薄膜晶体管 - Google Patents
薄膜晶体管 Download PDFInfo
- Publication number
- CN111524978A CN111524978A CN202010342315.XA CN202010342315A CN111524978A CN 111524978 A CN111524978 A CN 111524978A CN 202010342315 A CN202010342315 A CN 202010342315A CN 111524978 A CN111524978 A CN 111524978A
- Authority
- CN
- China
- Prior art keywords
- layer
- drain
- source
- electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 94
- 230000004888 barrier function Effects 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 178
- 239000000758 substrate Substances 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 28
- 238000002161 passivation Methods 0.000 claims description 19
- 238000009413 insulation Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 8
- 238000002360 preparation method Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 239000011701 zinc Substances 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims 3
- 230000000903 blocking effect Effects 0.000 abstract description 2
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000001788 irregular Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000002346 layers by function Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 239000010405 anode material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 230000002209 hydrophobic effect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供的薄膜晶体管包括层叠设置的有源层、刻蚀阻挡层、源极和漏极，有源层包括沟道区和接触区，沟道区包括第一半导体区、第二半导体区，源极覆盖第一半导体区，漏极覆盖第二半导体区；通过源极和漏极的阻挡，保证了薄膜晶体管的开关作用。
Description
技术领域
本发明涉及OLED显示技术领域，尤其涉及一种薄膜晶体管。
背景技术
现有薄膜晶体管，使用氢注入强的工艺形成氮化硅材料的钝化保护层时，所述氢会通过钝化层和刻蚀阻挡层到达下方有源层，沟道区的有源层变成导体区，薄膜晶体管失去开关的功能，因此，现有薄膜晶体管存在薄膜晶体管失去开关功效的技术问题。
发明内容
本发明实施例提供一种薄膜晶体管，可缓解现有薄膜晶体管存在薄膜晶体管失去开关功效的技术问题技术问题。
本发明实施例提供一种薄膜晶体管，包括：
衬底，以及位于所述衬底上的栅极、位于所述栅极上的栅绝缘层、位于所述栅绝缘层上的有源层、位于所述有源层上的刻蚀阻挡层、以及位于所述刻蚀阻挡层上的源极和漏极；
所述有源层两端形成有源极接触区和漏极接触区，所述源极通过第一通孔连接所述源极接触区，所述漏极通过第二通孔连接所述漏极接触区；
其中，在薄膜晶体管的厚度方向上，所述源极能够覆盖所述源极接触区、以及连接所述源极接触区的第一半导体区，所述漏极能够覆盖所述漏极接触区、以及连接所述漏极接触区的第二半导体区。
在本发明实施例提供的薄膜晶体管中，所述有源层还包括导体区，所述导体区设置在所述第一半导体区和所述第二半导体区之间，且所述导体区分别与所述第一半导体区和所述第二半导体区触接。
在本发明实施例提供的薄膜晶体管中，第一半导体区和所述第二半导体区设置在所述源极接触区和所述漏极接触区之间。
在本发明实施例提供的薄膜晶体管中，所述源极通过所述第一通孔与所述有源层的源极接触区触接，所述漏极通过所述第二通孔与所述有源层的漏极接触区触接，其中，所述源极包括设置在所述刻蚀阻挡层上方的源极第一部分以及设置在第一通孔内的源极第二部分，所述漏极包括设置在所述刻蚀阻挡层上方的漏极第一部分以及设置在第二通孔内的漏极第二部分。
在本发明实施例提供的薄膜晶体管中，所述薄膜晶体管还包括钝化保护层，所述钝化保护层设置在所述源极、所述漏极上以及所述刻蚀阻挡层上，所述钝化保护层的制备材料为氮化硅。
在本发明实施例提供的薄膜晶体管中，所述有源层的制备材料包括铟。
在本发明实施例提供的薄膜晶体管中，所述有源层的制备材料还包括锌。
在本发明实施例提供的薄膜晶体管中，该氧化物半导体区材料载流子浓度高于10-19立方厘米。
在本发明实施例提供的薄膜晶体管中，该氧化物半导体区材料载流子浓度高于10-20立方厘米。
在本发明实施例提供的薄膜晶体管中，所述源极和所述漏极的纵截面形状包括梯形。
有益效果：本发明实施例提供的薄膜晶体管包括衬底，以及位于所述衬底上的栅极、位于所述栅极上的栅绝缘层、位于所述栅绝缘层上的有源层、位于所述有源层上的刻蚀阻挡层、以及位于所述刻蚀阻挡层上的源极和漏极，所述有源层两端形成有源极接触区和漏极接触区，所述源极通过第一通孔连接所述源极接触区，所述漏极通过第二通孔连接所述漏极接触区，其中，在薄膜晶体管的厚度方向上，所述源极能够覆盖所述源极接触区、以及连接所述源极接触区的第一半导体区，所述漏极能够覆盖所述漏极接触区、以及连接所述漏极接触区的第二半导体区；通过所述源极和所述漏极的阻挡，形成了所述第一半导体区以及所述第二半导体区，所述第一半导体区和所述第二半导体区保证了薄膜晶体管的开关作用。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为本发明实施例提供的OLED显示面板的第一种截面示意图；
图2为本发明实施例提供的薄膜晶体管的第一种截面示意图；
图3为本发明实施例提供的薄膜晶体管的第二种截面示意图；
图4为本发明实施例提供的薄膜晶体管的第三种截面示意图；
图5为本发明实施例提供的薄膜晶体管的第四种截面示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
如图1、图2所示，本发明实施例提供的薄膜晶体管包括衬底10，以及位于所述衬底上的栅极、位于所述栅极上的栅绝缘层、位于所述栅绝缘层上的有源层203、位于所述有源层上的刻蚀阻挡层202、以及位于所述刻蚀阻挡层202上的源极204和漏极205，所述有源层203两端形成有源极接触区M2和漏极接触区M3，所述源极204通过第一通孔连接所述源极接触区M2，所述漏极205通过第二通孔连接所述漏极接触区M3，其中，在薄膜晶体管2的厚度方向上，所述源极204能够覆盖所述源极接触区M2、以及连接所述源极接触区M2的第一半导体区2001，所述漏极205能够覆盖所述漏极接触区M3、以及连接所述漏极接触区M3的第二半导体区2003。
在本实施例中，所述薄膜晶体管包括衬底10，以及位于所述衬底上的栅极、位于所述栅极上的栅绝缘层、位于所述栅绝缘层上的有源层203、位于所述有源层上的刻蚀阻挡层202、以及位于所述刻蚀阻挡层202上的源极204和漏极205，所述有源层203两端形成有源极接触区M2和漏极接触区M3，所述源极204通过第一通孔连接所述源极接触区M2，所述漏极205通过第二通孔连接所述漏极接触区M3，其中，在薄膜晶体管2的厚度方向上，所述源极204能够覆盖所述源极接触区M2、以及连接所述源极接触区M2的第一半导体区2001，所述漏极205能够覆盖所述漏极接触区M3、以及连接所述漏极接触区M3的第二半导体区2003；通过所述源极204和所述漏极205的阻挡，形成所述第一半导体区2001以及所述第二半导体区2003，所述第一半导体区2001和所述第二半导体区2003保证了薄膜晶体管的开关作用。
其中，图1为OLED显示面板的截面示意图，图2、3、4、5为本发明提供的薄膜晶体管2的截面示意图。
其中，在本实施例中，所述源漏极层设置在所述刻蚀阻挡层202上，在避免所述源极204和所述漏极205与和有源层203接触形成接触区，又能使源极204和漏极205遮挡形成钝化保护层201时的氢注入强工艺，使沟道区的两端部分有源层203不被导体化，保持薄膜晶体管开关的作用。
其中，所述有源层203包括沟道区M1、源极接触区M2以及漏极接触区M3。
其中，源漏极层包括源极204和漏极205。
其中，钝化保护层201设置在所述源漏极层上。
其中，还包括设置在所述钝化保护层201上的色阻层和平坦层206。
其中，所述发光功能层40设置在所述平坦层206上，所述发光功能层40从下到上依次包括第一电极层401、发光层402以及第二电极层403。
其中，所述像素定义层30设置在所述第一电极层401上
其中，所述封装层50设置在所述第二电极层403上。
其中，在对所述钝化保护层201使用氢注入强工艺时，未被源极204、漏极205遮挡的沟道区的有源层203被导体化，形成所述导体区2002，被源极204、漏极205遮挡的沟道区的有源层203未被导体化，形成所述第一半导体区2001和所述第二半导体区2003，所述第一半导体区2001和所述第二半导体区2003可以保证薄膜晶体管的开关作用。
其中，未被所述源极204和所述漏极205遮挡的沟道区的有源层203，形成所述导体区，减小了沟道区电阻，进一步增加了开态电流。
在一种实施例中，如图3所示，所述有源层203还包括导体区2002，所述导体区2002设置在所述第一半导体区2001和所述第二半导体区2003之间，且所述导体区2002分别与所述第一半导体区2001和所述第二半导体区2003触接。
其中，所述源极204在所述衬底10上的正投影还覆盖对应所述接触区在所述衬底10上的正投影，所述漏极205在所述衬底10上的正投影覆盖对应所述接触区在所述衬底10上的正投影。
在一种实施例中，所述源极204和所述漏极205的纵截面形状相同。
在一种实施例中，所述第一半导体区2001纵截面的宽度等于所述第二半导体区2003纵截面的宽度。
在一种实施例中，所述薄膜晶体管2还包括钝化保护层201，所述钝化保护层201设置在所述源极204、所述漏极205上以及所述刻蚀阻挡层202上，所述钝化保护层201的制备材料为氮化硅。
在一种实施例中，所述第一半导体区2001和所述第二半导体区2003设置在所述源极接触区和所述漏极接触区之间。
在一种实施例中，所述源极204通过所述第一通孔与所述有源层203的源极接触区M2触接，所述漏极205通过所述第二通孔与所述有源层203的漏极接触区M3触接，其中，所述源极204包括设置在所述刻蚀阻挡层202上方的源极第一部分以及设置在第一通孔内的源极第二部分，所述漏极205包括设置在所述刻蚀阻挡层202上方的漏极第一部分以及设置在第二通孔内的漏极第二部分。
其中，在厚度方向上，所述源极第二部分在基板上的正投影覆盖所述第一半导体区在基板上的正投影，所述漏极第二部分在基板上的正投影覆盖所述第二半导体区在基板上的正投影。
其中，所述源极第一部分与所述有源层的源极接触区触接，所述漏极第一部分与所述有源层的漏极接触区触接。
在一种实施例中，如图3所示，所述第一半导体区2001纵截面的宽度等于所述第二半导体区2003纵截面的宽度。
其中，所述源极204和所述漏极205的形状可能相同。
其中，所述源极204和所述漏极205的形状均为梯形。
其中，所述源极204和所述漏极205的形状均为不规则几何图形，所述源极204在沟道区的正投影的宽度和所述漏极205在沟道区的正投影的宽度相等。
其中，所述源极204和所述漏极205的形状也可能不同。
其中，所述第一半导体区2001在衬底10上的正投影的宽度等于所述第二半导体区2003在衬底10上的正投影的宽度。
其中，所述源极204在沟道区的正投影的宽度等于所述漏极205在沟道区的正投影的宽度。
在一种实施例中，如图4所示，所述第一半导体区2001纵截面的宽度大于所述第二半导体区2003纵截面的宽度。
其中，所述源极204和所述漏极205的形状可能相同。
其中，所述源极204和所述漏极205的形状均为梯形。
其中，所述源极204和所述漏极205的形状也可能不同，所述源极204为梯形，所述漏极205为不规则几何图形。
其中，所述源极204在沟道区的正投影的宽度大于所述漏极205在沟道区的正投影的宽度。
其中，所述第一半导体区2001对应的所述源极204在衬底10上的正投影宽度大于所述所述第二半导体区2003对应的所述漏极205在衬底10上的正投影宽度。
在一种实施例中，如图5所示，所述第一半导体区2001纵截面的宽度小于所述第二半导体区2003纵截面的宽度。
其中，所述源极204和所述漏极205的形状可能相同。
其中，所述源极204和所述漏极205的形状均为梯形。
其中，所述源极204和所述漏极205的形状也可能不同，所述源极204为梯形，所述漏极205为不规则几何图形。
其中，所述源极204在沟道区的正投影的宽度小于所述漏极205在沟道区的正投影的宽度。
其中，所述第一半导体区2001对应的所述源极204在衬底10上的正投影宽度小于所述所述第二半导体区2003对应的所述漏极205在衬底10上的正投影宽度。
在一种实施例中，还包括设置在平坦层206上的色阻层，所述色阻层的材料为色阻有机材料。
在一种实施例中，所述平坦层206为有机材料，所述平坦层206覆盖设置在所述色阻层上。
在一种实施例中，所述第一电极层401可以为阳极，所述第一电极层401的材料为是氧化铟锡、银或者氧化铟锡材料或者其他阳极材料；
在一种实施例中，所述像素电极层的材料为疏水性材料。
在一种实施例中，所述发光层402还包含电子注入层、电子传输层、空穴注入层和空穴传输层。
在一种实施例中，所述封装层50包括第一无机层、第一有机层和第二无机层。
其中，所述第一无机层设置在所述第二电极层403上方。
在一种实施例中，所述源极204的纵截面形状为三角形，矩形或圆弧形中的任一种。
在一种实施例中，所述漏极205的纵截面形状为三角形，矩形或圆弧形中的任一种。
在一种实施例中，所述有源层203的制备材料包括铟。
在一种实施例中，所述有源层203的制备材料还包括锌。
在一种实施例中，该氧化物半导体区材料载流子浓度高于10-19立方厘米。
在一种实施例中，该氧化物半导体区材料载流子浓度高于10-20立方厘米。
在一种实施例中，所述源极204和所述漏极205的纵截面形状包括梯形。
本发明实施例还提供一种的OLED显示装置，所述OLED显示装置包括一种薄膜晶体管，如图1、图3所示，所述薄膜晶体管包括衬底10，以及位于所述衬底上的栅极、位于所述栅极上的栅绝缘层、位于所述栅绝缘层上的有源层203、位于所述有源层上的刻蚀阻挡层202、以及位于所述刻蚀阻挡层202上的源极204和漏极205，所述有源层203两端形成有源极接触区M2和漏极接触区M3，所述源极204通过第一通孔连接所述源极接触区M2，所述漏极205通过第二通孔连接所述漏极接触区M3，其中，在薄膜晶体管2的厚度方向上，所述源极204能够覆盖所述源极接触区M2、以及连接所述源极接触区M2的第一半导体区2001，所述漏极205能够覆盖所述漏极接触区M3、以及连接所述漏极接触区M3的第二半导体区2003。
在本实施例中，通过所述源极204和所述漏极205的阻挡，形成所述第一半导体区2001以及所述第二半导体区2003，所述第一半导体区2001和所述第二半导体区2003保证了薄膜晶体管的开关作用。
其中，还包括设置在所述钝化保护层201上的平坦层206。
其中，所述发光功能层40设置在所述平坦层206上，所述发光功能层40从下到上依次包括第一电极层401、发光层402以及第二电极层403。
其中，所述封装层50设置在所述第二电极层403上。
其中，在对所述钝化保护层201使用氢注入强工艺时，未被源极204、漏极205遮挡的沟道区的有源层203被导体化，形成所述导体区，被源极204、漏极205遮挡的沟道区的有源层203未被导体化，形成所述第一半导体区2001和所述第二半导体区2003，所述第一半导体区2001和所述第二半导体区2003可以保证薄膜晶体管的开关作用。
其中，未被所述源极204和所述漏极205遮挡的沟道区的有源层203，形成所述导体区，减小了沟道区电阻，进一步增加了开态电流。
在一种实施例中，在OLED显示装置中，所述源极204在所述衬底10上的正投影覆盖所述第一半导体区2001在所述衬底10上的正投影，所述漏极205在所述衬底10上的正投影覆盖所述第二半导体区2003在所述衬底10上的正投影。
其中，所述源极204在所述衬底10上的正投影还覆盖对应所述接触区在所述衬底10上的正投影，所述漏极205在所述衬底10上的正投影覆盖对应所述接触区在所述衬底10上的正投影。
在一种实施例中，在OLED显示装置中，所述源极204和所述漏极205的纵截面形状相同。
在一种实施例中，在OLED显示装置中，所述第一半导体区2001纵截面的宽度等于所述第二半导体区2003纵截面的宽度。
在一种实施例中，在OLED显示装置中，所述薄膜晶体管还包括钝化保护层，所述钝化保护层设置在所述源极204、所述漏极205上以及所述刻蚀阻挡层202上，所述钝化保护层201的制备材料为氮化硅。
在一种实施例中，在OLED显示装置中，如图3所示，所述第一半导体区2001纵截面的宽度等于所述第二半导体区2003纵截面的宽度。
其中，所述源极204和所述漏极205的形状可能相同。
其中，所述源极204和所述漏极205的形状均为梯形。
其中，所述源极204和所述漏极205的形状均为不规则几何图形，所述源极204在沟道区的正投影的宽度和所述漏极205在沟道区的正投影的宽度相等。
其中，所述源极204和所述漏极205的形状也可能不同。
其中，所述第一半导体区2001在衬底10上的正投影的宽度等于所述第二半导体区2003在衬底10上的正投影的宽度。
其中，所述源极204在沟道区的正投影的宽度等于所述漏极205在沟道区的正投影的宽度。
在一种实施例中，在OLED显示装置中，如图4所示，所述第一半导体区2001纵截面的宽度大于所述第二半导体区2003纵截面的宽度。
其中，所述源极204和所述漏极205的形状可能相同。
其中，所述源极204和所述漏极205的形状均为梯形。
其中，所述源极204和所述漏极205的形状也可能不同，所述源极204为梯形，所述漏极205为不规则几何图形。
其中，所述源极204在沟道区的正投影的宽度大于所述漏极205在沟道区的正投影的宽度。
其中，所述第一半导体区2001对应的所述源极204在衬底10上的正投影宽度大于所述所述第二半导体区2003对应的所述漏极205在衬底10上的正投影宽度。
在一种实施例中，在OLED显示装置中，如图5所示，所述第一半导体区2001纵截面的宽度小于所述第二半导体区2003纵截面的宽度。
其中，所述源极204和所述漏极205的形状可能相同。
其中，所述源极204和所述漏极205的形状均为梯形。
其中，所述源极204和所述漏极205的形状也可能不同，所述源极204为梯形，所述漏极205为不规则几何图形。
其中，所述源极204在沟道区的正投影的宽度小于所述漏极205在沟道区的正投影的宽度。
其中，所述第一半导体区2001对应的所述源极204在衬底10上的正投影宽度小于所述所述第二半导体区2003对应的所述漏极205在衬底10上的正投影宽度。
在一种实施例中，在OLED显示装置中，还包括设置在平坦层206上的色阻层，所述色阻层的材料为色阻有机材料。
在一种实施例中，在OLED显示装置中，所述平坦层206为有机材料，所述平坦层206覆盖设置在所述色阻层上。
在一种实施例中，在OLED显示装置中，所述第一电极层401可以为阳极，所述第一电极层401的材料为是氧化铟锡、银或者氧化铟锡材料或者其他阳极材料。
在一种实施例中，在OLED显示装置中，所述像素电极层的材料为疏水性材料。
在一种实施例中，在OLED显示装置中，如图1所示，所述发光层402还包含电子注入层、电子传输层、空穴注入层和空穴传输层。
在一种实施例中，在OLED显示装置中，如图1所示，所述封装层50包括第一无机层、第一有机层和第二无机层。
其中，所述第一无机层设置在所述第二电极层403上方。
在一种实施例中，在OLED显示装置中，所述源极204的纵截面形状为三角形，矩形或圆弧形中的任一种。
在一种实施例中，在OLED显示装置中，所述漏极205的纵截面形状为三角形，矩形或圆弧形中的任一种。
在一种实施例中，在OLED显示装置中，所述有源层203的制备材料包括铟。
在一种实施例中，在OLED显示装置中，所述有源层203的制备材料还包括锌。
在一种实施例中，在OLED显示装置中，该氧化物半导体区材料载流子浓度高于10-19立方厘米。
在一种实施例中，在OLED显示装置中，该氧化物半导体区材料载流子浓度高于10-20立方厘米。
在一种实施例中，在OLED显示装置中，所述源极204和所述漏极205的纵截面形状包括梯形。
本发明实施例提供的薄膜晶体管包括衬底，以及位于所述衬底上的栅极、位于所述栅极上的栅绝缘层、位于所述栅绝缘层上的有源层、位于所述有源层上的刻蚀阻挡层、以及位于所述刻蚀阻挡层上的源极和漏极，所述有源层两端形成有源极接触区和漏极接触区，所述源极通过第一通孔连接所述源极接触区，所述漏极通过第二通孔连接所述漏极接触区，其中，在薄膜晶体管的厚度方向上，所述源极能够覆盖所述源极接触区、以及连接所述源极接触区的第一半导体区，所述漏极能够覆盖所述漏极接触区、以及连接所述漏极接触区的第二半导体区；通过所述源极和所述漏极的阻挡，形成所述第一半导体区以及所述第二半导体区，所述第一半导体区和所述第二半导体区保证了薄膜晶体管的开关作用。
以上对本发明实施例所提供的一种进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (10)
1.一种薄膜晶体管，其特征在于，包括：
衬底，以及位于所述衬底上的栅极、位于所述栅极上的栅绝缘层、位于所述栅绝缘层上的有源层、位于所述有源层上的刻蚀阻挡层、以及位于所述刻蚀阻挡层上的源极和漏极；
所述有源层两端形成有源极接触区和漏极接触区，所述源极通过第一通孔连接所述源极接触区，所述漏极通过第二通孔连接所述漏极接触区；
其中，在薄膜晶体管的厚度方向上，所述源极能够覆盖所述源极接触区、以及连接所述源极接触区的第一半导体区，所述漏极能够覆盖所述漏极接触区、以及连接所述漏极接触区的第二半导体区。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述有源层还包括导体区，所述导体区设置在所述第一半导体区和所述第二半导体区之间，且所述导体区分别与所述第一半导体区和所述第二半导体区触接。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述第一半导体区和所述第二半导体区设置在所述源极接触区和所述漏极接触区之间。
4.如权利要求3所述的薄膜晶体管，其特征在于，所述源极通过所述第一通孔与所述有源层的源极接触区触接，所述漏极通过所述第二通孔与所述有源层的漏极接触区触接，其中，所述源极包括设置在所述刻蚀阻挡层上方的源极第一部分以及设置在第一通孔内的源极第二部分，所述漏极包括设置在所述刻蚀阻挡层上方的漏极第一部分以及设置在第二通孔内的漏极第二部分。
5.如权利要求4所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括钝化保护层，所述钝化保护层设置在所述源极、所述漏极上以及所述刻蚀阻挡层上，所述钝化保护层的制备材料为氮化硅。
6.如权利要求4所述的薄膜晶体管，其特征在于，所述有源层的制备材料包括铟。
7.如权利要求6所述的薄膜晶体管，其特征在于，所述有源层的制备材料还包括锌。
8.如权利要求4所述的薄膜晶体管，其特征在于，该氧化物半导体区材料载流子浓度高于10-19立方厘米。
9.如权利要求4所述的薄膜晶体管，其特征在于，该氧化物半导体区材料载流子浓度高于10-20立方厘米。
10.如权利要求4所述的薄膜晶体管，其特征在于，所述源极和所述漏极的纵截面形状包括梯形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010342315.XA CN111524978A (zh) | 2020-04-27 | 2020-04-27 | 薄膜晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010342315.XA CN111524978A (zh) | 2020-04-27 | 2020-04-27 | 薄膜晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111524978A true CN111524978A (zh) | 2020-08-11 |
Family
ID=71904312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010342315.XA Pending CN111524978A (zh) | 2020-04-27 | 2020-04-27 | 薄膜晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111524978A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11103070A (ja) * | 1997-08-01 | 1999-04-13 | Sony Corp | 薄膜トランジスタ |
| CN103165471A (zh) * | 2013-02-19 | 2013-06-19 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法和显示装置 |
| US20170062622A1 (en) * | 2015-09-02 | 2017-03-02 | Samsung Display Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| CN107464820A (zh) * | 2017-09-28 | 2017-12-12 | 深圳市华星光电半导体显示技术有限公司 | Esl型tft基板及其制作方法 |
| JP2018137424A (ja) * | 2017-02-21 | 2018-08-30 | 日本放送協会 | 薄膜トランジスタ、薄膜デバイスおよび薄膜トランジスタの製造方法 |
| CN109390412A (zh) * | 2018-10-24 | 2019-02-26 | 合肥鑫晟光电科技有限公司 | 晶体管及其制造方法、显示基板、显示装置 |
-
2020
- 2020-04-27 CN CN202010342315.XA patent/CN111524978A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11103070A (ja) * | 1997-08-01 | 1999-04-13 | Sony Corp | 薄膜トランジスタ |
| CN103165471A (zh) * | 2013-02-19 | 2013-06-19 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法和显示装置 |
| US20170062622A1 (en) * | 2015-09-02 | 2017-03-02 | Samsung Display Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| JP2018137424A (ja) * | 2017-02-21 | 2018-08-30 | 日本放送協会 | 薄膜トランジスタ、薄膜デバイスおよび薄膜トランジスタの製造方法 |
| CN107464820A (zh) * | 2017-09-28 | 2017-12-12 | 深圳市华星光电半导体显示技术有限公司 | Esl型tft基板及其制作方法 |
| CN109390412A (zh) * | 2018-10-24 | 2019-02-26 | 合肥鑫晟光电科技有限公司 | 晶体管及其制造方法、显示基板、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109300917B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN107579003B (zh) | 薄膜晶体管及制作方法、显示基板及制作方法、显示装置 | |
| CN111584516B (zh) | 阵列基板及其制备方法、显示面板 | |
| CN111180466A (zh) | 阵列基板及其制备方法、显示面板 | |
| WO2017071661A1 (zh) | 一种薄膜晶体管及制造方法和显示器面板 | |
| CN113327936B (zh) | 阵列基板及其制备方法 | |
| CN112599605B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN108538921B (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
| CN113270422B (zh) | 一种显示基板及其制备方法、显示面板 | |
| CN113178492A (zh) | 显示面板及显示装置 | |
| US20240063230A1 (en) | Display panel and electronic terminal | |
| CN111524978A (zh) | 薄膜晶体管 | |
| KR102436715B1 (ko) | 수소 차단용 도핑부를 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 | |
| CN112289813B (zh) | 阵列基板、显示面板及显示装置 | |
| US11296163B2 (en) | OLED display panel and OLED display device | |
| CN112310327A (zh) | 显示面板和显示装置 | |
| CN207517701U (zh) | 一种薄膜晶体管及显示器面板 | |
| CN111524938A (zh) | Oled显示面板 | |
| CN111599868B (zh) | 薄膜晶体管制备方法以及薄膜晶体管 | |
| CN113745343B (zh) | 阵列基板及其制备方法 | |
| US11081586B2 (en) | Thin film transistor and method for manufacturing the same | |
| WO2022176386A1 (ja) | 半導体装置および半導体装置の作製方法 | |
| CN214226915U (zh) | 一种薄膜晶体管结构及显示装置 | |
| KR102668105B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US11075354B2 (en) | Display panel and method for manufacturing thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200811 |
|
| WD01 | Invention patent application deemed withdrawn after publication |