CN214226915U - 一种薄膜晶体管结构及显示装置 - Google Patents

Abstract

本实用新型公布一种薄膜晶体管结构及显示装置，其中薄膜晶体管结构包括驱动薄膜晶体管，驱动薄膜晶体管包括第一栅极、漏极、第一源极、栅极绝缘层、第一有源层、蚀刻阻挡层、第一搭接层、遮光层、平坦层和像素电极；第一栅极、漏极和第一源极均设置在基板上；栅极绝缘层设置在第一栅极、漏极和第一源极上；第一有源层和第一搭接层均设置在栅极绝缘层上；蚀刻阻挡层设置在第一有源层和第一搭接层上；遮光层设置在蚀刻阻挡层上；平坦层设置在蚀刻阻挡层上；像素电极设置在平坦层上。上述技术方案减少了光罩的数量，简化了制程的工艺，并且提高驱动薄膜晶体管的信号响应速度，提高薄膜晶体管的性能。

Description

一种薄膜晶体管结构及显示装置

技术领域

本实用新型涉及晶体管技术领域，尤其涉及一种薄膜晶体管结构及显示装置。

背景技术

目前随着显示技术的发展，OLED(Organic Light-Emitting Diode)显示装置具备自发光特性，低功耗，宽视角，响应速度快，超轻期薄，抗震性好，被业界公认为是最有发展潜力的显示装置。薄膜晶体管(thin film transistor,缩写TFT)作为OLED显示装置中的主要开关元件，薄膜晶体管的性能好坏直接关系到OLED显示装置的发展。

薄膜晶体管结构具有多种不同结构，其中基于的刻蚀阻挡型金属氧化物TFT有刻蚀阻挡层(ESL)的保护，因而呈现出较好的稳定性。虽然刻蚀阻挡型的薄膜晶体管可以避免了源/漏极的背沟道刻蚀对有源层的损伤，但是依然具有如下问题：

第一，有源层对光线很敏感，薄膜晶体管的阈值电压Vth会发生偏移，进而影响到薄膜晶体管的电子迁移率。第二，由于栅极与源极、漏极之间的重叠面积大，容易产生较大的寄生电容，具有较高的信号延迟率。第三，使用的光罩(Mask)较多，使得工艺步骤复杂。

实用新型内容

为此，需要提供一种薄膜晶体管结构及显示装置，解决源极、漏极和栅极之间的重叠面积大，导致薄膜晶体管不稳定的问题。

为实现上述目的，本实施例提供了一种薄膜晶体管结构，包括驱动薄膜晶体管，所述驱动薄膜晶体管包括第一栅极、漏极、第一源极、栅极绝缘层、第一有源层、蚀刻阻挡层、第一搭接层、遮光层、平坦层和像素电极；

所述第一栅极、所述漏极和所述第一源极均设置在基板上，所述第一栅极、所述漏极和所述第一源极为同层设置，所述漏极设置在所述第一栅极的一侧，所述漏极设置在所述第一栅极的另一侧；

所述栅极绝缘层设置在所述第一栅极、所述漏极和所述第一源极上，栅极绝缘层上设置第一孔，第一孔的底部为漏极和第一源极；

所述第一有源层和所述第一搭接层均设置在所述栅极绝缘层上，所述第一有源层位于第一栅极的上方，所述第一有源层连接所述第一搭接层，所述第一搭接层通过所述第一孔连接漏极和第一源极；

所述蚀刻阻挡层设置在所述第一有源层和所述第一搭接层上；

所述遮光层设置在所述蚀刻阻挡层上，所述第一有源层的投影位于所述遮光层的投影内，所述投影的方向垂直于基板；

所述平坦层设置在所述蚀刻阻挡层上，所述平坦层覆盖遮光层、蚀刻阻挡层和第一搭接层；

所述像素电极设置在所述平坦层上，所述平坦层上设置第二孔，第二孔的孔底为第一搭接层，所述像素电极通过第二孔连接第一搭接层。

进一步地，还包括开关薄膜晶体管；

所述开关薄膜晶体管设置在基板上，所述开关薄膜晶体管位于驱动薄膜晶体管的一侧。

进一步地，所述开关薄膜晶体管包括第二栅极、第二源极、第二有源层、第二搭接层和第二搭接层；

所述第二栅极、所述第二源极和所述第一栅极为同层设置，所述第二栅极位于所述第二源极的一侧；

所述栅极绝缘层设置在所述第二栅极和所述第二源极上；

所述第二有源层设置在所述栅极绝缘层上，所述第二有源层位于第二栅极的上方；

所述蚀刻阻挡层设置在第二有源层上，所述蚀刻阻挡层上设置第三孔，第三孔的底部为所述第二源极；

所述第二搭接层设置在蚀刻阻挡层上，所述第二搭接层通过第三孔连接所述第二源极。

进一步地，所述平坦层覆盖第二搭接层。

进一步地，所述第一有源层包括导体化结构，所述第一搭接层连接所述导体化结构。

进一步地，所述第一搭接层的上表面低于蚀刻阻挡层的上表面。

本实施例还提供一种显示装置，包括上述任意一项实施例所述的一种薄膜晶体管结构。

区别于现有技术，上述技术方案采用同一金属膜层来同时制作第一栅极、第一源极和漏极，可以减少了薄膜叠层的厚度，减少了光罩的数量，简化了制程的工艺，并且减少第一栅极、第一源极和漏极之间重叠的面积，进一步减小了寄生电容，降低该寄生电容对第一有源层中载流子的运动的影响，并提高驱动薄膜晶体管的信号响应速度。上述技术方案还利用遮光层阻挡光线照射第一有源层，这保证薄膜晶体管的稳定性，提高薄膜晶体管的性能。

附图说明

图1为本实施例所述薄膜晶体管结构的剖面结构示意图；

图2为本实施例在基板上制作第一栅极、第一源极、漏极、第二源极和第二栅极的剖面结构示意图；

图3为本实施例在基板上制作栅极绝缘层的剖面结构示意图；

图4为本实施例在基板上制作第一有源层和第二有源层的剖面结构示意图；

图5为本实施例在基板上制作蚀刻阻挡层的剖面结构示意图；

图6为本实施例在基板上制作遮光层、第一搭接层和第二搭接层的剖面结构示意图。

附图标记说明：

1、基板；

2、驱动薄膜晶体管；

21、第一栅极；22、第一源极；23、漏极；24、第一有源层；25、第一搭接层；26、遮光层；

3、开关薄膜晶体管；

31、第二栅极；32、第二源极；33、第二有源层；34、第二搭接层；

4、栅极绝缘层；

41、第一孔；42、第四孔；

5、蚀刻阻挡层；

51、第三孔；52、第五孔；

6、平坦层；

7、像素电极。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

请参阅图1，本实施例提供一种薄膜晶体管结构，包括驱动薄膜晶体管2。所述驱动薄膜晶体管2包括第一栅极21、漏极23、第一源极22、栅极绝缘层4、第一有源层24、蚀刻阻挡层5、第一搭接层25、遮光层26、平坦层6和像素电极7。所述第一栅极21、所述漏极23和所述第一源极22均设置在基板1上，所述第一栅极21、所述漏极23和所述第一源极22为同层设置。所述第一栅极21、所述漏极23和所述第一源极22可以同时制作，以节省光罩的数量和工艺步骤。所述漏极23设置在所述第一栅极21的一侧，所述漏极23设置在所述第一栅极21的另一侧，所述漏极23和所述第一源极22围绕着第一栅极21。所述栅极绝缘层4设置在所述第一栅极21、所述漏极23和所述第一源极22上，所述栅极绝缘层4起到绝缘的作用，避免第一栅极21、漏极23、第一源极22和其他无关金属的电连接。栅极绝缘层4上设置第一孔，第一孔的底部为漏极23和第一源极22，第一孔用于作为第一源极22和第一搭接层25的连接点，第一孔还用于作为漏极23和第一搭接层25的连接点。所述第一有源层24和所述第一搭接层25均设置在所述栅极绝缘层4上。所述第一有源层24位于第一栅极21的上方。所述第一有源层24连接所述第一搭接层25，所述第一搭接层25通过所述第一孔连接漏极23和第一源极22。所述蚀刻阻挡层5设置在所述第一有源层24和所述第一搭接层25上，所述蚀刻阻挡层5也起绝缘的作用。所述遮光层26设置在所述蚀刻阻挡层5上，因为第一有源层24对于光线较于敏感，遮光层26用于阻挡光线照射到第一有源层24上。所述第一有源层24的投影位于所述遮光层26的投影内，所述投影的方向垂直于基板1，第一有源层24位于遮光层26的阴影下。所述平坦层6设置在所述蚀刻阻挡层5上，所述平坦层6覆盖遮光层26、蚀刻阻挡层5和第一搭接层25。所述像素电极7设置在所述平坦层6上，像素电极7用于作为外部电路和驱动薄膜晶体管2的连接点。所述平坦层6上设置第二孔，第二孔的孔底为第一搭接层25。所述像素电极7通过第二孔连接第一搭接层25。

上述技术方案采用同一金属膜层来同时制作第一栅极、第一源极和漏极，可以减少了薄膜叠层的厚度，减少了光罩的数量，简化了制程的工艺，并且减少第一栅极、第一源极和漏极之间重叠的面积，进一步减小了寄生电容，降低该寄生电容对第一有源层中载流子的运动的影响，并提高驱动薄膜晶体管的信号响应速度。上述技术方案还利用遮光层阻挡光线照射第一有源层，这保证薄膜晶体管的稳定性，提高薄膜晶体管的性能。

需要说明的是，第一搭接层25和遮光层26可以是同时制作的，此时蚀刻阻挡层5露出第一搭接层25的上表面，即所述第一搭接层25的上表面低于蚀刻阻挡层5的上表面。位于蚀刻阻挡层5上方的平坦层6覆盖第一搭接层25的上表面，以起到对第一搭接层25的保护作用。

在本实施例中，还包括开关薄膜晶体管3。所述开关薄膜晶体管3设置在基板1上，所述开关薄膜晶体管3位于驱动薄膜晶体管2的一侧。开关薄膜晶体管3配合驱动薄膜晶体管2、存储电容等，可以形成显示装置的驱动电路。

在本实施例中，所述开关薄膜晶体管3包括第二栅极31、第二源极32、第二有源层33和第二搭接层34。所述第二栅极31、所述第二源极32和所述第一栅极21为同层设置，所述第二栅极31和所述第二源极32也设置在所述基板1上，所述第二栅极31位于所述第二源极32的一侧。所述栅极绝缘层4设置在所述第二栅极31和所述第二源极32上，栅极绝缘层4是开关薄膜晶体管3和驱动薄膜晶体管2之间共用的膜层，栅极绝缘层4同样对第二栅极31和第二源极32起到绝缘的作用。所述第二有源层33设置在所述栅极绝缘层4上，所述第二有源层33位于第二栅极31的上方。所述蚀刻阻挡层5设置在第二有源层33上，蚀刻阻挡层5是开关薄膜晶体管3和驱动薄膜晶体管2之间共用的膜层。所述蚀刻阻挡层5上设置第三孔，第三孔的底部为所述第二源极32，第三孔用于作为第二搭接层34和第二源极32之间的连接点。所述第二搭接层34设置在蚀刻阻挡层5上，所述第二搭接层34通过第三孔连接所述第二源极32。

在进一步的实施例中，所述平坦层是开关薄膜晶体管和驱动薄膜晶体管之间共用的膜层，所述平坦层覆盖第二搭接层34，以对第二搭接层进行保护，防止第二搭接层和外部结构进行电连接。

在本实施例中，所述第一有源层24包括导体化结构，所述第一搭接层25连接所述导体化结构。导体化结构位于第一有源层24的侧边，所述第一搭接层25通过导体化结构和第一有源层24连接。一般的，只要对第一有源层24的外围区域(非中心区域)进行导体化处理，使得第一有源层24的外围区域形成导体化结构。

本实施例还提供一种显示装置，包括上述任意一项实施例所述的一种薄膜晶体管结构。显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、或导航仪等任何具有显示功能的产品或部件。显示装置可以为OLED显示屏，OLED是Organic Light-EmittingDiode的简称，中文为有机电激光显示或者有机发光半导体。OLED显示屏具有轻薄、亮度高、功耗低、响应快、清晰度高、柔性好、发光效率高等特点，能满足消费者对显示技术的新需求。

请参阅图1至图6，本实施例还提供一种薄膜晶体管制作方法，该制作方法可以在基板1上制作，所述基板1可以是玻璃基板、塑料基板等。该制作方法包括如下步骤：制作第一栅极21、漏极23、第一源极22、第二栅极31和第二源极32，结构如图2所示。具体的，在基板1上通过物理气相沉积(Physical Vapor Deposition，缩写PVD)沉积一层金属层，该金属层经过曝光、显影、蚀刻、脱膜后形成第一栅极21、漏极23、第一源极22、第二栅极31和第二源极32。在驱动薄膜晶体管中，可以减少了薄膜叠层的厚度，减少了光罩的数量，简化了制程的工艺，并且减少第一栅极、第一源极和漏极之间重叠的面积，进一步减小了寄生电容，降低该寄生电容对第一有源层中载流子的运动的影响，并提高驱动薄膜晶体管的信号响应速度。

其中，第一栅极、漏极、第一源极、第二栅极和第二源极所采用的金属层的材料为Al/Mo的组合、Cu/MoTi的组合等。Al/Mo结构中Al(铝)的膜层厚度为0.3um(微米)～0.4um(微米)。优选的，Al/Mo结构中Al(铝)的膜层厚度为0.33um。Al/Mo结构中Mo(钼)的膜层厚度为0.02(微米)～0.08(微米)。优选的，Al/Mo结构中Mo(钼)的膜层厚度为0.06um。如果该金属层薄膜的材料是Cu/MoTi的组合，Cu/MoTi结构中Cu(铜)的膜层厚度为0.4um(微米)～0.6um(微米)。优选的，Cu/MoTi结构中Cu(铜)的膜层厚度为0.42um。Cu/MoTi结构中MoTi的膜层厚度为0.2um(微米)～0.4um(微米)。优选的，Cu/MoTi结构中MoTi的膜层厚度为0.3um。

第一栅极、漏极、第一源极、第二栅极和第二源极制作完毕后，为了实现对第一栅极、漏极、第一源极、第二栅极和第二源极的保护，通过等离子体增强化学的气相沉积法(Plasma Enhanced Chemical Vapor Deposition，缩写PECVD)沉积一层栅极绝缘层4。栅极绝缘层4覆盖第一栅极、漏极、第一源极、第二栅极和第二源极，其他的膜层只会接触到栅极绝缘层4，并不会触及到第一栅极、漏极、第一源极、第二栅极和第二源极。需要说明的是，栅极绝缘层4可以为氮化物(氮化硅等)、氧化物(氧化硅等)等绝缘性的材料。栅极绝缘层4的厚度为0.2um(微米)～0.4um(微米)。优选的，栅极绝缘层4的厚度为0.3um。

栅极绝缘层制作完毕后，为了实现第一源极、漏极和第一搭接层之间的连接，在栅极绝缘层上制作第一孔41，结构如图3所示。具体的，在栅极绝缘层上涂布光阻，图形化光阻，使得栅极绝缘层上要制作第一孔41的部位开口。而后以光阻为掩膜蚀刻栅极绝缘层，形成第一孔41。第一孔41的孔底为第一源极和漏极的上表面，这样第一搭接层25可以通过第一孔41连接第一源极和漏极。同理，在制作第一孔41的时候，也一并蚀刻位于第二源极上的栅极绝缘层，形成第四孔42，第四孔42的孔底为第二源极。第三孔51连通下方的第四孔42，而后第二搭接层通过第三孔51和第四孔42来连接所述第二源极。

栅极绝缘层和孔制作完毕后，通过物理气相沉积(Physical Vapor Deposition，缩写PVD)沉积金属氧化物作为第一有源层24和第二有源层33，结构如图4所示。该金属氧化物可以为铟镓锌氧化物(IGZO)、铟镓锌钛氧化物(IGZTO)、氧化铟锌(IZO)等高迁移率材料。所述第一有源层24位于第一栅极的上方，所述第一有源层24的厚度为0.03um(微米)～0.06um(微米)。优选的，所述第一有源层24的厚度为0.04um(微米)。所述第二有源层33位于第二栅极的上方，所述第二有源层33的厚度为0.03um(微米)～0.06um(微米)。优选的，所述第二有源层33的厚度为0.04um(微米)。

为了让第一有源层形成导体化结构，在第一有源层制作好后，对第一有源层进行导体化处理。导体化处理可以采用离子注入的方式，例如注入Al、In、Ga等离子到氧化物半导体中，提升多数载流子迁移率，从而降低电阻率实现导体化(或者称作导电化)，以增强第一有源层的导电特性。

第一有源层和第二有源层制作完毕后，为了保护第一有源层沟道刻蚀时不损坏，通过等离子体增强化学的气相沉积法(Plasma Enhanced Chemical Vapor Deposition，缩写PECVD)沉积一层蚀刻阻挡层5，结构如图5所示。蚀刻阻挡层5覆盖栅极绝缘层，以实现对下方膜层的保护。蚀刻阻挡层5可以为氮化物(氮化硅等)、氧化物(氧化硅等)等绝缘性的材料。蚀刻阻挡层5的厚度范围为0.15um(微米)～0.3um(微米)。优选的，蚀刻阻挡层5的厚度为0.2um(微米)。

蚀刻阻挡层5同时也覆盖了已经制作好的第一孔41和第四孔42，所以这时候在蚀刻阻挡层5上继续蚀刻，形成第三孔51和第五孔52。第三孔51连通下方的第四孔42，第三孔51的孔底为第二源极。第五孔52连通下方的第一孔41，第五孔52的孔底为第一源极和漏极。

蚀刻阻挡层和孔制作完毕后，在蚀刻阻挡层上面通过物理气相沉积(PhysicalVapor Deposition，缩写PVD)沉积一层金属层，该金属层经过曝光和蚀刻后形成遮光层26、第一搭接层25和第二搭接层34，结构如图6所示。所述遮光层26和所述第一搭接层25位于驱动薄膜晶体管处，所述第二搭接层34位于开关薄膜晶体管处。所述遮光层26设置在所述蚀刻阻挡层上，所述第一有源层24的投影位于所述遮光层26的投影内，所述投影的方向垂直于基板1。所述第一有源层连接所述第一搭接层25，所述第一搭接层25通过所述第一孔41连接漏极和第一源极。所述第二搭接层34通过第三孔51连接所述第二源极。

其中，该金属层薄膜的材料可以是Al/Mo的组合、Cu/MoTi的组合，但不局限于此。如果该金属层薄膜的材料是Al/Mo的组合，Al/Mo结构中Al(铝)的膜层厚度为0.3um(微米)～0.4um(微米)。优选的，Al/Mo结构中Al(铝)的膜层厚度为0.25um。Al/Mo结构中Mo(钼)的膜层厚度为0.02(微米)～0.08(微米)。优选的，Al/Mo结构中Mo(钼)的膜层厚度为0.03um。如果该金属层薄膜的材料是Cu/MoTi的组合，Cu/MoTi结构中Cu(铜)的膜层厚度为0.4um(微米)～0.6um(微米)。优选的，Cu/MoTi结构中Cu(铜)的膜层厚度为0.42um。Cu/MoTi结构中MoTi的膜层厚度为0.2um(微米)～0.4um(微米)。优选的，Cu/MoTi结构中MoTi的膜层厚度为0.3um。

对于开关薄膜晶体管来说，第二搭接层通过下层的开孔自对准与底层的第二源极形成搭接，使第二搭接层与底层的第二栅极形成电容开关。对于驱动薄膜晶体管来说，边缘导体化的第一有源层和第一源极、漏极形成肖特基接触。

遮光层、第一搭接层和第二搭接层这三个膜层同时制作，减少了光罩的数量，简化了制程的工艺，降低了生产的成本。当然，第一搭接层可以在制作蚀刻阻挡层之前进行制作。

在优选的实施例中，所述第一搭接层的上表面低于蚀刻阻挡层的上表面。

遮光层、第一搭接层和第二搭接层制作完毕后，为了实现对遮光层、第一搭接层和第二搭接层的保护，通过等离子体增强化学的气相沉积法(Plasma Enhanced ChemicalVapor Deposition，缩写PECVD)沉积平坦层6，结构如图1所示。平坦层6覆盖遮光层、第一搭接层、第二搭接层和蚀刻阻挡层，平坦层6的材料为氮化物(氮化硅等)、氧化物(氧化硅等)等绝缘性的材料，还可以为不同的绝缘材料之间的叠层。其中，平坦层6的厚度在0.2um(微米)～0.4um(微米)。优选的，平坦层6的厚度在0.3um(微米)。

平坦层制作完毕后，为了实现第一搭接层和像素电极的连接，在平坦层上制作第二孔，第二孔的孔底为第一搭接层即可。最后在平坦层上通过物理气相沉积(PhysicalVapor Deposition，缩写PVD)镀上像素电极7，所述像素电极7通过第二孔连接第一搭接层，结构如图1所示。其中，像素电极7的材料不限于氧化铟锡(ITO)，氧化铟锌(IZO)等金属氧化物。像素电极7的厚度为0.06um(微米)～0.08um微米)。优选的，像素电极7的厚度为0.075um(微米)。

需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本实用新型的专利保护范围。因此，基于本实用新型的创新理念，对本文所述实施例进行的变更和修改，或利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本实用新型专利的保护范围之内。

Claims (7)

1.一种薄膜晶体管结构，其特征在于，包括驱动薄膜晶体管，所述驱动薄膜晶体管包括第一栅极、漏极、第一源极、栅极绝缘层、第一有源层、蚀刻阻挡层、第一搭接层、遮光层、平坦层和像素电极；

所述第一栅极、所述漏极和所述第一源极均设置在基板上，所述第一栅极、所述漏极和所述第一源极为同层设置，所述漏极设置在所述第一栅极的一侧，所述漏极设置在所述第一栅极的另一侧；

所述栅极绝缘层设置在所述第一栅极、所述漏极和所述第一源极上，栅极绝缘层上设置第一孔，第一孔的底部为漏极和第一源极；

所述第一有源层和所述第一搭接层均设置在所述栅极绝缘层上，所述第一有源层位于第一栅极的上方，所述第一有源层连接所述第一搭接层，所述第一搭接层通过所述第一孔连接漏极和第一源极；

所述蚀刻阻挡层设置在所述第一有源层和所述第一搭接层上；

所述遮光层设置在所述蚀刻阻挡层上，所述第一有源层的投影位于所述遮光层的投影内，所述投影的方向垂直于基板；

所述平坦层设置在所述蚀刻阻挡层上，所述平坦层覆盖遮光层、蚀刻阻挡层和第一搭接层；

所述像素电极设置在所述平坦层上，所述平坦层上设置第二孔，第二孔的孔底为第一搭接层，所述像素电极通过第二孔连接第一搭接层。

2.根据权利要求1所述的一种薄膜晶体管结构，其特征在于，还包括开关薄膜晶体管；

所述开关薄膜晶体管设置在基板上，所述开关薄膜晶体管位于驱动薄膜晶体管的一侧。

3.根据权利要求2所述的一种薄膜晶体管结构，其特征在于，所述开关薄膜晶体管包括第二栅极、第二源极、第二有源层、第二搭接层和第二搭接层；

所述第二栅极、所述第二源极和所述第一栅极为同层设置，所述第二栅极位于所述第二源极的一侧；

所述栅极绝缘层设置在所述第二栅极和所述第二源极上；

所述第二有源层设置在所述栅极绝缘层上，所述第二有源层位于第二栅极的上方；

所述蚀刻阻挡层设置在第二有源层上，所述蚀刻阻挡层上设置第三孔，第三孔的底部为所述第二源极；

所述第二搭接层设置在蚀刻阻挡层上，所述第二搭接层通过第三孔连接所述第二源极。

4.根据权利要求3所述的一种薄膜晶体管结构，其特征在于，所述平坦层覆盖第二搭接层。

5.根据权利要求1所述的一种薄膜晶体管结构，其特征在于，所述第一有源层包括导体化结构，所述第一搭接层连接所述导体化结构。

6.根据权利要求1所述的一种薄膜晶体管结构，其特征在于，所述第一搭接层的上表面低于蚀刻阻挡层的上表面。

7.一种显示装置，其特征在于，包括权利要求1至6任意一项所述的一种薄膜晶体管结构。

Images