CN111480201B - 忆容器、忆容器的编程方法和容变式存储器 - Google Patents

忆容器、忆容器的编程方法和容变式存储器 Download PDF

Info

Publication number
CN111480201B
CN111480201B CN201880002043.XA CN201880002043A CN111480201B CN 111480201 B CN111480201 B CN 111480201B CN 201880002043 A CN201880002043 A CN 201880002043A CN 111480201 B CN111480201 B CN 111480201B
Authority
CN
China
Prior art keywords
source electrode
electrode
voltage
dielectric layer
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880002043.XA
Other languages
English (en)
Other versions
CN111480201A (zh
Inventor
姚国峰
沈健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Publication of CN111480201A publication Critical patent/CN111480201A/zh
Application granted granted Critical
Publication of CN111480201B publication Critical patent/CN111480201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请实施例提供了一种忆容器、忆容器的编程方法和容变式存储器，该忆容器包括：源电极，为金属材料；第一绝缘介质层，沿水平方向设置在所述源电极的外侧；编程电极，沿水平方向设置在所述第一绝缘介质层的外侧；第二绝缘介质层，设置在所述源电极和所述第一绝缘介质层的上表面；读取电极，设置在所述第二绝缘介质层的上表面，所述读取电极、所述第二绝缘介质层和所述源电极之间形成电容器。

Description

忆容器、忆容器的编程方法和容变式存储器
技术领域
本申请实施例涉及半导体制造技术领域，并且更具体地，涉及一种忆容器、忆容器的编程方法和容变式存储器。
背景技术
非易失性存储器(Non-volatile Memory，NVM)主要包括两类：容变式存储器(Capacitive Random Access Memory，CRAM)和阻变式存储器(Resistive Random AccessMemory，RRAM)，CRAM相对于RRAM具有功耗低的优点，受到越来越多的关注。
CRAM的基本存储单元为忆容器(Memcapacitor)，其工作原理是通过外部电场调控忆容器的有效介质层厚度，从而改变忆容器的电容值，实现CRAM的不同存储状态的切换，例如，“0”和“1”。但是，采用这种方式，对介质层材料的要求较高，因此，制备工艺相对比较复杂。
发明内容
本申请实施例提供了一种忆容器、忆容器的编程方法和容变式存储器，通过金属阳离子的迁移改变电容器的有效电极面积，从而实现忆容器的不同存储状态的切换。
第一方面，提供了一种忆容器，包括：源电极，为金属材料；
第一绝缘介质层，沿水平方向设置在所述源电极的外侧；编程电极，沿水平方向设置在所述第一绝缘介质层的外侧；
第二绝缘介质层，设置在所述源电极和所述第一绝缘介质层的上表面；
读取电极，设置在所述第二绝缘介质层的上表面，所述读取电极、所述第二绝缘介质层和所述源电极之间形成电容器。
在一些可能的实现方式中，所述忆容器还包括：
第三绝缘介质层，设置在所述源电极和所述第一绝缘介质层的下表面；
导电通孔，设置在所述第三绝缘介质层中，且位于所述源电极的下方，用于将所述源电极连接至外部电压。
在一些可能的实现方式中，所述第三绝缘介质层至少覆盖所述源电极和所述第一绝缘介质层的下表面。
在一些可能的实现方式中，所述源电极中的金属阳离子在所述第一绝缘介质层中的迁移率大于所述金属阳离子在所述第二绝缘介质层中的迁移率，且所述金属阳离子在所述第一绝缘介质层中的迁移率大于所述金属阳离子在所述第三绝缘介质层中的迁移率。
在一些可能的实现方式中，所述金属阳离子在所述第一绝缘介质层中的迁移率与所述金属阳离子在所述第二绝缘介质层中的迁移率的比值大于或等于10，且所述金属阳离子在所述第一绝缘介质层中的迁移率与所述金属阳离子在所述第三绝缘介质层中的迁移率的比值大于或等于10。
在一些可能的实现方式中，所述第二绝缘介质层至少覆盖所述源电极和所述第一绝缘介质层的上表面。
可选地，在所述源电极和所述编程电极之间没有电压差的情况下，所述读取电极的下表面面积大于所述源电极的上表面面积的2倍。
在一些可能的实现方式中，所述第一绝缘介质层的厚度范围为所述源电极中的金属阳离子的半径的10倍至100倍。
在一些可能的实现方式中，所述忆容器还包括：
驱动模块，用于通过向所述编程电极施加电压信号，控制所述源电极中的金属阳离子沿水平方向迁移，从而改变所述电容器的有效电极面积，其中，所述电容器为不同的电容值对应所述忆容器的不同的存储状态。
在一些可能的实现方式中，所述驱动模块具体用于：
通过控制施加到所述编程电极的电压信号的电压参数，控制所述金属阳离子沿水平方向的迁移距离，从而控制所述电容器的有效电极面积。
在一些可能的实现方式中，所述电压参数包括电压类型和/或对应的控制参数，所述电压类型为直流电压或脉冲电压，所述直流电压的控制参数包括电压幅度、加压时间和加压方式中的至少一种，所述脉冲电压的控制参数包括脉冲电压的数量、幅度和宽度中的至少一种。
在一些可能的实现方式中，所述驱动模块具体用于：
在第一时间段，向所述编程电极输入第一电压信号，所述第一电压信号的电压值小于零，所述源电极接地，所述源电极中的金属阳离子沿水平方向向外迁移，所述源电极沿水平方向的尺寸由第一尺寸增大为第二尺寸；
在第二时间段，断开所述第一电压信号，所述源电极中的金属阳离子停止迁移，所述源电极沿水平方向的尺寸由所述第二尺寸减小为第二有效尺寸，其中，所述源电极沿水平方向的尺寸为所述第二有效尺寸时，所述电容器的电容值对应所述忆容器的至少两种存储状态中的第一存储状态；或者
在第三时间段，向所述编程电极输入第二电压信号，所述第二电压信号的电压值大于零，所述源电极接地，所述源电极中的金属阳离子沿水平方向向内迁移，所述源电极沿水平方向的尺寸由第三尺寸减小为第四尺寸；
在第四时间段，断开所述第二电压信号，所述源电极中的金属阳离子停止迁移，所述源电极沿水平方向的尺寸由第四尺寸增大为第四有效尺寸，其中，所述源电极沿水平方向的尺寸为所述第四有效尺寸时，所述电容器的电容值对应所述忆容器的至少两种存储状态中的第二存储状态。
在一些可能的实现方式中，所述至少两种存储状态包括存储状态0和存储状态1，所述第一存储状态为存储状态1，所述第二存储状态为存储状态0。
在一些可能的实现方式中，所述读取电极和所述编程电极连接。
在一些可能的实现方式中，在编程电压和读取电压的比值大于或等于10的情况下，所述读取电极和所述编程电极连接为一个电极。
在一些可能的实现方式中，所述第一绝缘介质层环绕所述源电极，所述编程电极环绕所述第一绝缘介质层。
在一些可能的实现方式中，所述第一绝缘介质层和所述源电极的厚度相同，且所述编程电极和所述源电极的厚度也相同。
第二方面，提供了一种忆容器的编程方法，所述忆容器包括：源电极，为金属材料；第一绝缘介质层，沿水平方向设置在所述源电极的外侧；编程电极，沿水平方向设置在所述第一绝缘介质层的外侧；第二绝缘介质层，设置在所述源电极和所述第一绝缘介质层的上表面；读取电极，设置在所述第二绝缘介质层的上表面，其中，所述读取电极、所述第二绝缘介质层和所述源电极之间形成电容器；所述方法包括：在所述源电极和所述编程电极之间施加电压差，以改变所述电容器的有效电极面积。
在一些可能的实现方式中，所述在所述源电极和所述编程电极之间施加电压差，以改变所述电容器的有效电极面积，包括：
通过控制施加到所述编程电极的电压信号的电压参数，控制所述源电极中的金属阳离子沿水平方向的迁移距离，从而控制所述电容器的有效电极面积，其中，电容器为不同的电容值对应所述忆容器的不同的存储状态。
在一些可能的实现方式中，所述电压参数包括电压类型和/或对应的控制参数，所述电压类型为直流电压或脉冲电压，所述直流电压的控制参数包括电压幅度、加压时间和加压方式中的至少一种，所述脉冲电压的控制参数包括脉冲电压的数量、幅度和宽度中的至少一种。
可选地，所述通过控制施加到所述编程电极的电压信号的电压参数，控制所述源电极中的金属阳离子沿水平方向的迁移距离，包括：
在第一时间段，向所述编程电极输入第一电压信号，所述第一电压信号的电压值小于零，所述源电极接地，所述源电极中的金属阳离子沿水平方向向外迁移，所述源电极沿水平方向的尺寸由第一尺寸增大为第二尺寸；
在第二时间段，断开所述第一电压信号，所述源电极中的金属阳离子停止迁移，所述源电极沿水平方向的尺寸由所述第二尺寸减小为第二有效尺寸，其中，所述源电极沿水平方向的尺寸为所述第二有效尺寸时，所述电容器的电容值对应所述忆容器的至少两种存储状态中的第一存储状态；或者
在第三时间段，向所述编程电极输入第二电压信号，所述第二电压信号的电压值大于零，所述源电极接地，所述源电极中的金属阳离子沿水平方向向内迁移，所述源电极沿水平方向的尺寸由第三尺寸减小为第四尺寸；
在第四时间段，断开所述第二电压信号，所述源电极中的金属阳离子停止迁移，所述源电极沿水平方向的尺寸由第四尺寸增大为第四有效尺寸，其中，所述源电极沿水平方向的尺寸为所述第四有效尺寸时，所述电容器的电容值对应所述忆容器的至少两种存储状态中的第二存储状态。在一些可能的实现方式中，所述至少两种存储状态包括存储状态0和存储状态1，所述第一存储状态为存储状态1，所述第二存储状态为存储状态0。
可选地，所述通过控制施加到所述编程电极的电压信号的电压参数，控制所述源电极中的金属阳离子沿水平方向的迁移距离，包括：
通过控制输入至所述编程电极的电压信号的电压参数，控制所述金属阳离子在所述第一绝缘介质层中的最大迁移距离不超过所述第一绝缘介质层沿水平方向的尺寸的70％。
在一些可能的实现方式中，所述忆容器还包括：
第三绝缘介质层，设置在所述源电极和所述第一绝缘介质层的下表面；
导电通孔，设置在所述第三绝缘介质层中，且位于所述源电极的下方，用于将所述源电极连接至外部电压。
在一些可能的实现方式中，所述源电极中的金属阳离子在所述第一绝缘介质层中的迁移率大于所述金属阳离子在所述第二绝缘介质层中的迁移率，且所述金属阳离子在所述第一绝缘介质层中的迁移率大于所述金属阳离子在所述第三绝缘介质层中的迁移率。
在一些可能的实现方式中，所述金属阳离子在所述第一绝缘介质层中的迁移率与所述金属阳离子在所述第二绝缘介质层中的迁移率的比值大于或等于10，且所述金属阳离子在所述第一绝缘介质层中的迁移率与所述金属阳离子在所述第三绝缘介质层中的迁移率的比值大于或等于10。
在一些可能的实现方式中，所述读取电极和所述编程电极连接。
在一些可能的实现方式中，在编程电压和读取电压的比值大于或等于10的情况下，所述读取电极和所述编程电极连接为一个电极。
在一些可能的实现方式中，所述第一绝缘介质层环绕所述源电极，所述编程电极环绕所述第一绝缘介质层。
在一些可能的实现方式中，所述第一绝缘介质层和所述源电极的厚度相同，且所述编程电极和所述源电极的厚度也相同。
第三方面，提供了一种容变式存储器，包括忆容器阵列，所述忆容器阵列为多个如第一方面或第一方面的任一可能的实现方式中所述的忆容器构成的阵列。
附图说明
图1是根据本申请一实施例的忆容器的结构示意图。
图2是图1所述的忆容器的工作原理图。
图3是图1所述的忆容器的工作原理图。
图4是图1所述的忆容器的工作原理图。
图5是图1所述的忆容器的工作原理图。
图6是忆容器的一种二阶存储的工作时序图。
图7是忆容器的一种多阶存储的工作原理图。
图8是图1所述的忆容器的一种具体结构的示意图。
图9是图1所述的忆容器的另一种具体结构的示意图。
图10是根据本申请另一实施例的忆容器的结构示意图。
图11是根据本申请实施例的忆容器的编程方法的示意性流程图。
图12是根据本申请实施例的容变式存储器的示意性结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述。
以下，结合图1至图10，说明根据本申请实施例的忆容器的结构及其工作原理，应理解，本申请实施例所示出的忆容器结构仅是示例，本申请实施例的忆容器还可以为其他变形结构，本申请实施例对此不作特别限定。
需要说明的是，为便于理解，在以下示出的实施例中，对于不同实施例中示出的结构中，相同的结构采用相同的附图标记，并且为了简洁，省略对相同结构的详细说明。
应理解，以下示出的本申请实施例的忆容器结构中的各种结构件的高度或厚度，以及忆容器结构的整体厚度等仅为示例性说明，而不应对本申请构成任何限定。
图1是根据本申请一实施例的忆容器的结构示意图，如图1所示，该忆容器20包括：
源电极201，为金属材料；
第一绝缘介质层202，沿水平方向设置在所述源电极201的外侧；
编程电极203，沿水平方向设置在所述第一绝缘介质层202的外侧；
第二绝缘介质层204，设置在所述源电极201和所述第一绝缘介质层202的上表面；
读取电极207，设置在所述第二绝缘介质层204的上表面，所述读取电极207、所述第二绝缘介质层204和所述源电极201之间形成电容器200。
应理解，在所述源电极201和所述编程电极203之间具有电压差时，所述源电极201中的金属被氧化，生成的金属阳离子210沿水平方向迁移，在迁移过程中逐渐被从所述编程电极203漂移过来的电子还原并回到金属状态，成为所述源电极201在所述第一绝缘介质层202中的延伸部分，从而改变所述电容器200的有效电极面积，即改变所述电容器200的电容值的大小。
可选地，在本申请实施例中，该忆容器20还可以包括第三绝缘介质层205和导电通孔209，其中，该导电通孔209设置在该第三绝缘介质层205中，且位于该源电极201的下方，用于实现该源电极201与外部电压的连接，例如，将源电极201接地。
具体而言，该源电极201为金属材料，在该源电极201和该编程电极203之间存在电压差时，该源电极201中的金属被氧化，生成的金属阳离子210可以沿水平方向在第一绝缘介质层202中定向迁移，在迁移过程中逐渐被从该编程电极203漂移过来的电子还原到金属状态，成为该源电极201在该第一绝缘介质层202中的延伸部分，从而能够改变该源电极201沿水平方向的有效面积。
在本申请实施例中，该源电极201、第二绝缘介质层204和读取电极207形成电容器200，该读取电极207和该源电极201可以认为是该电容器200的上下极板，则该源电极201和读取电极的207的有效面积可以决定该电容器200的有效电极面积，即决定该电容器200的电容值的大小。
应理解，电容器的有效电极面积通常由上下极板的有效面积中的较小者决定，在本申请实施例中，可以设置在源电极201中的金属阳离子210未发生迁移时，该读取电极的207的有效面积大于该源电极201的有效面积，此情况下，该电容器200的有效电极面积由该源电极201的有效面积决定。因此，通过改变该源电极201沿水平方向的有效面积可以改变该电容器200的有效电极面积，从而能够改变该电容器200的电容值的大小。
可选地，在一具体的实施例中，在该编程电极207和该源电极201之间不存在电压差(或者说，在源电极201中的金属阳离子210未发生迁移)时，该读取电极207的有效面积大于该源电极201的有效面积的K倍，可选地，该K可以为2或3等。
通过设置在该编程电极207和该源电极201之间不存在电压差时，该读取电极207的有效面积大于该源电极201的有效面积的K倍，能够使得在该源电极201的有效面积增大时，不至于大于该读取电极207的面积，导致该电容器的有效电极面积受限于该读取电极207的有效面积。
可以理解，该读取电极的有效面积为该读取电极与该第二绝缘介质层接触的下表面面积，该源电极的有效面积为该源电极与该第二绝缘介质层接触的上表面面积。
在本申请实施例中，可以设置该电容器200为不同电容值时对应忆容器的不同的存储状态，假设电容器200具有高容值和低容值两种状态，可以设置其分别对应存储状态“1”和“0”。例如，可以设置该电容器200的电容值为第一值(对应高容值)时，对应存储状态“1”，该电容器200的电容值为第二值(对应低容值)时，对应存储状态“0”，从而，通过控制源电极201和编程电极203之间的电压差，使得该电容器的电容值为该第一值或该第二值，从而能够实现在忆容器中写“0”或写“1”。
在一具体实现中，可以控制该编程电极203和源电极201之间的电压差为负值，例如，将源电极201接地，在编程电极203施加小于零的电压信号，此时，该源电极201中的金属阳离子210在该第一绝缘介质层202中向外迁移，即向该编程电极203的方向迁移，该源电极的有效尺寸增大，或者说，该源电极的有效面积增大，即该电容器的有效电极面积增大，则电容器的电容值增大，可以设置此时该电容器的电容值为高容值(或称高容态)，对应存储状态“1”。
对应地，可以控制该编程电极203和该源电极201之间的电压差为正值，例如，将源电极201接地，在编程电极203施加大于零的电压信号，此时，该源电极201中的金属阳离子210向内迁移，即向远离该编程电极203的方向迁移，该源电极的有效尺寸减小，或者说，该源电极的有效面积减小，即该电容器的有效电极面积减小，则电容器的电容值减小，可以设置此时该电容器的电容值为低容值(或称低容态)，对应存储状态“0”。
需要说明的是，在本申请实施例中，该电容器200还可以具有更多种容值状态，对应忆容器的更多种存储状态，从而通过控制该电容器200为该更多种容值状态，从而能够实现该忆容器的更多种存储状态。例如，该电容器200可以具有四种容值状态，对应忆容器的四种存储状态：“00”、“01”、“10”和“11”，通过控制该控制源电极201和编程电极203之间的电压差，使得该电容器为上述四种容值状态，从而能够实现忆容器的上述四种存储状态。
应理解，在本申请实施例中，电容器200的每种容值状态例如可以为一个特定电容值，或者也可以是一个特定的电容值范围，那么，可以设置在该电容器200的电容值为该特定电容值时，对应某个特定的存储状态，或者该电容器的电容值落入特定电容值范围时，对应某个特定的存储状态，本申请实施例对此不作限定。
以下，结合图2至图6，说明该忆容器的二阶存储(即存储状态“0”和“1”)的工作原理。
在图2中，将源电极201接地，向编程电极203上施加电压信号V1，且V1＜0，此时，源电极201内部的金属阳离子210沿水平方向向外迁移，源电极201的有效尺寸由d0增大为d1，其中，d0为金属阳离子210未发生迁移时，该源电极201的有效尺寸。
在图3中，断开编程电极203上的电压信号V1，金属阳离子210停止迁移，但是由于弛豫过程，部分金属阳离子210会向内收缩，此时，源电极的有效尺寸由d1减小为d1eff。
在断开V1的同时，测量该源电极201的有效尺寸为d1eff时，该电容器200的电容值，具体地，在读取电极207上施加一个交流电压信号V3，例如，频率为1kHz，读取电压为0.03V，用于读取电容器200的电容值，记为第一电容值。在完成电容值的读取后，断开在读取电极207上施加的交流电压信号V3。
在图4中，在编程电极203上施加电压信号V2，且V2＞0，此时，源电极201内部的金属阳离子210沿水平方向向内迁移，源电极的有效尺寸由d1eff减小为d2。
在图5中，断开编程电极203上的电压信号V2，金属阳离子210停止迁移，同样由于弛豫过程，部分金属阳离子210会向外扩张，此时，源电极的尺寸由d2增大为d2eff。
在断开V2的同时，测量该源电极的有效尺寸为d1eff时，该电容器200的电容值，具体地，在读取电极207上施加一个交流电压信号V3，例如，频率为1kHz，读取电压为0.03V，用于读取电容200的电容值，记为第二电容值。在完成电容值的读取后，断开在读取电极207上施加的交流电压信号V3。
在该实施例中，由于d2eff＜d1eff，可以确定该第一电容值大于该第二电容值，可以设置该第一电容值为高容值，该第二电容值为低容值，分别对应存储状态“1”和“0”。因此，通过控制编程电极203上所施加的电压信号可以实现电容器的高容态或低容态的反复切换，从而实现忆容器中的数据“0”和“1”的非易失性存储。
图6为二阶存储场景下忆容器的一种工作时序图，具体地，该图6为电容器的电容值、施加到编程电极的电压信号(即编程电压)和时钟信号的关系图，其中，横坐标为时间，左侧的纵坐标为编程电压，对应的曲线位于图6中的下方位置，右侧的纵坐标为电容器的电容值，对应的曲线位于图6的上方位置。
应理解，在图6中，501～504为一个擦写周期(或称编程周期)，505～508为另一个擦写周期，当然，还可以包括更多个擦写周期，这里仅以501～504为例进行说明。
在501中，向编程电极施加一个小于零的电压信号，源电极的有效尺寸逐渐增大，电容器的电容值也逐渐增大，对应图2所示的控制过程。
在502中，断开编程电极上的电压信号，源电极的尺寸由于弛豫过程小幅的收缩，此时电容器的电容值处于高容态211，对应图3所示的控制过程。
在503中，向编程电极施加一个大于零的电压信号，源电极的有效尺寸逐渐减小，电容器的电容值也逐渐减小，对应图4所示的控制过程。
在504中，断开编程电极上的电压信号，源电极的尺寸由于弛豫过程小幅的胀大，此时电容器的电容值处于低容态212，对应图5所示的控制过程。
因此，循环执行以上工作过程，可以实现忆容器中的数据“0”和“1”的反复擦写和读取。
应理解，图6所示的忆容器的工作时序仅为示例，本申请实施例也可以对上述工作过程进行调整实现连续写“0”，或者连续写“1”，或者先写“1”后写“0”等其他时序，这里不再赘述。
可选地，在本申请实施例中，该忆容器20还可以包括：
驱动模块，用于通过控制施加到所述编程电极的电压信号的电压参数，控制所述金属阳离子沿水平方向的迁移距离，从而控制所述电容器的有效电极面积。
作为示例而非限定，所述电压参数包括电压类型和/或对应的控制参数，所述电压类型为直流电压或脉冲电压，所述直流电压的控制参数包括电压幅度、加压时间和加压方式(例如，步进式加压或线性加压等)中的至少一种，所述脉冲电压的控制参数包括脉冲电压的数量、幅度和宽度中的至少一种。
也就是说，在本申请实施例中，电容器的不同容值状态对应忆容器的不同存储状态，通过控制向编程电极施加的电压信号的电压参数，例如，脉冲电压的数量、幅度或宽度等，使得该电容器呈现为不同的电容值，从而能够实现忆容器的对应的存储状态。
以下，结合图7，以四阶存储为例，说明该忆容器的多阶存储的工作原理。应理解，图7所示的示例是通过控制施加到编程电极上的脉冲电压信号的数量使得该电容器为不同的电容值，从而实现忆容器的多阶存储的，当然，也可以通过控制施加到编程电极上的其他电压参数实现上述过程，这里不作赘述。
具体地，在编程电极上未施加电压信号时，即编程电极和源电极不具有电压差时，电容器的初始电容值在600处，记为C1。
在编程电极上施加一个脉冲电压信号V，且V＜0时，电容器的电容值增大到601处，记为C2。或者，在编程电极上施加2个或3个脉冲电压信号V，且V＜0时，电容器的电容值分别增大到602处和603处，分别记为C3和C4。
应理解，当脉冲电压信号的数量大于一定阈值(例如10个)时，电容器的电容值降为零，这是由于电压过大导致金属阳离子移动至编程电极，使得编程电极和源电极导通。
类似地，当编程电极上施加一个脉冲电压信号V，且V＞0时，电容器的电容值从603回落到611处，记为C5。或者，在编程电极上施加2个或3个脉冲电压信号V，且V＞0时，电容器的电容值回落至612处和613处，分别记为C6和C7。
在该实施例中，上述电容值满足如下关系：C4＞C3≈C5＞C6≈C2＞C7≈C1。
可以理解为电容器具有四种电容值，或者说，具有四种容值状态，可以设置该四种电容值分别对应四种存储状态，例如，可以设置该对应关系为：
C4对应存储状态“11”；
C3和C5对应存储状态“10”；
C2和C6对应存储状态“01”；
C1和C7对应存储状态“00”。
因此，在本申请实施例中，电容器的不同的容值状态可以对应忆容器的不同的存储状态，从而通过控制该编程电压上施加的电压信号的电压参数，例如，脉冲电压的数量、幅度或宽度等，使得该电容器处于不同的容值状态，从而能够实现忆容器的多态存储。
需要说明的是，在本申请实施例中，该驱动模块还可以通过控制该电压信号的电压参数，以使金属阳离子在该第一绝缘介质层中的最大迁移距离小于距离阈值，以避免该金属阳离子移动至编程电极，导致源电极和编程电极导通，影响数据的存储。
可选地，该距离阈值为该第一绝缘介质层沿水平方向的尺寸的70％，即该金属阳离子在该第一绝缘介质层中最远移动至该第一绝缘介质层沿水平方向的尺寸的70％处。
应理解，在本申请实施例中，该第一绝缘介质层的厚度和该源电极的厚度相同，以避免该源电极中的金属阳离子发生迁移时，移出该第一绝缘介质层，影响对该源电极的有效面积的控制。
可选地，在本申请实施例中，该编程电极的厚度和该第一绝缘介质层的厚度可以相同，或者也可以不同，本申请实施例对此不作限定。
可选地，在本申请实施例中，该金属阳离子210在第一绝缘介质层202中的迁移率大于该金属阳离子210在第二绝缘介质层204和第三绝缘介质层205中的迁移率，可以理解为，该第一绝缘介质层202为该金属阳离子210的传输层(transportation layer)，该第二绝缘介质层204和第三绝缘介质层205为该金属阳离子210的限制层(confinement layer)。
在一具体实施例中，该金属阳离子210在第一绝缘介质层202中的迁移率与该金属阳离子210在第二绝缘介质层204和第三绝缘介质层205中的迁移率的比值大于10。
可选地，在本申请实施例中，该第二绝缘介质层204的下表面至少要覆盖该源电极201和第一绝缘介质层202的上表面，从而能够避免源电极201的金属阳离子210移动至读取电极204，在源电极201和读取电极207之间导通，影响忆容器中数据的读取。
可选地，在本申请实施例中，该第三绝缘介质层205的上表面至少要覆盖该源电极201和第一绝缘介质层202的下表面。
可选地，在一些实施例中，所述第一绝缘介质层202的厚度范围为所述金属阳离子210的半径的10倍至100倍。
作为示例而非限定，该源电极201可以为银，铜等金属材料，对应地，该金属阳离子可以为银离子(Ag+)，铜离子(Cu2+)等。
作为示例而非限定，该编程电极203可以为具有良好化学稳定性的贵金属材料，例如，铂(Pt)，钯(Pd)或金(Au)等。
作为示例而非限定，该读取电极207也可以为具有良好化学稳定性的贵金属材料，例如，铂(Pt)，钯(Pd)或金(Au)等。
作为示例而非限定，该导电通孔209可以为具有良好导电性能的金属或半导体材料，例如，钨(W)，铜(Cu)或多晶硅(Polysilicon)等。
作为示例而非限定，该第一绝缘介质层202的材料可以为二氧化硅(SiO2)或金属阳离子在其中具有较小的迁移率的其他半导体材料。
可选地，该第二绝缘介质层204和第三绝缘介质层205可以为同一材料，或者也可以为不同的材料，本申请实施例对此不作限定。
作为示例而非限定，该第二绝缘介质层204和第三绝缘介质层205可以为以下材料中的一种：氧化铝(Al2O3)，氧化锆(ZrO2)，氧化铪(HfO2)，氧化钽(Ta2O5)，氮化铝(AlN)等金属氧化物或金属氮化物材料。
因此，本申请实施例的忆容器可以通过改变电容器的有效电极面积改变电容器的电容值的大小，并且该忆容器中的各个结构件的材料均为半导体工业领域常见的材料，能够解决现有的忆容器的制备工艺中对介质材料要求高，导致工艺复杂的问题。
图8和图9示出了图1所述的忆容器20的两种版图设计方案，应理解，图8和图9为该忆容器20沿源电极的水平方向的截面图。
如图8所示，从沿源电极的水平方向的截面来看，该忆容器中的源电极201、第一绝缘介质层202和编程电极203可以为由内而外的同心圆，即该源电极201为最内部的圆，该第一绝缘介质层202为包围该源电极201的圆环，该编程电极203为包围该第一绝缘介质层202的圆环。
如图9所示，从沿源电极的水平方向的截面来看，该源电极201、第一绝缘介质层202和编程电极203也可以是轴对称图形，具体地，该源电极可以为处于中间位置的矩形，该第一绝缘介质层202分为两部分对称分布在该源电极201的两侧，该编程电极203也分为两部分，对称分布在该第一绝缘介质层202的两部分的外侧。
需要说明的是，图8和图9所示的忆容器结构仅为根据本申请实施例的忆容器结构的可能的实现方式，或者说，优选的实现方式，根据本申请实施例的忆容器结构得出的其他实现方式同样落入本申请实施例的保护范围。
图10为根据本申请另一实施例的忆容器的结构示意图，在该忆容器20中，该编程电极203和读取电极207合并为同一电极，这样，该忆容器的端口数由原来的三个减少为二个，结构更加简单，有利于提高器件的集成度。
应理解，在图1所示的示例中，该忆容器的对外端口有源电极、编程电极和读取电极三个端口，图10所示的示例中，该忆容器的对外端口为源电极和编程电极和读取电极的合并电极两个端口。
需要说明的是，在本申请实施例中，在编程电压远大于读取电压(例如，编程电压和读取电压的比值大于或等于10)时，这样，在读取数据时，施加的读取电压不会对源电极的有效面积产生显著影响，因此可以将该读取电极和编程电极合并为同一个电极。
以上，结合图1至图10详细说明了根据本申请实施例的忆容器的结构和工作原理，以下，结合图11说明根据本申请的方法实施例，应理解，方法实施例和装置实施例相互对应，相似描述请参考装置实施例，这里不做赘述。
图11是根据本申请实施例的忆阻器的编程方法70的示意性流程图，该编程方法70可以应用于忆容器，所述忆容器包括：
源电极，为金属材料；
第一绝缘介质层，沿水平方向设置在所述源电极的外侧；
编程电极，沿水平方向设置在所述第一绝缘介质层的外侧；
第二绝缘介质层，设置在所述源电极和所述第一绝缘介质层的上表面；
读取电极，设置在所述第二绝缘介质层的上表面，其中，所述读取电极、所述第二绝缘介质层和所述源电极之间形成电容器；
如图11所示，该方法70可以包括：
S71，在所述源电极和所述编程电极之间施加电压差，以改变所述电容器的有效电极面积。
可选地，该忆容器可以为本申请实施例的忆容器20，具体结构可以参考前述实施例的相关描述，这里不作赘述。
可选地，在一些实施例中，S71具体包括：
通过控制施加到所述编程电极的电压信号的电压参数，控制所述源电极中的金属阳离子沿水平方向的迁移距离，从而控制所述电容器的有效电极面积，其中，电容器为不同的电容值对应所述忆容器的不同的存储状态。
可选地，在一些实施例中，所述电压参数包括电压类型和/或对应的控制参数，所述电压类型为直流电压或脉冲电压，所述直流电压的控制参数包括电压幅度、加压时间和加压方式中的至少一种，所述脉冲电压的控制参数包括脉冲电压的数量、幅度和宽度中的至少一种。
可选地，所述通过控制施加到所述编程电极的电压信号的电压参数，控制所述源电极中的金属阳离子沿水平方向的迁移距离，包括：
在第一时间段，向所述编程电极输入第一电压信号，所述第一电压信号的电压值小于零，所述源电极接地，所述源电极中的金属阳离子沿水平方向向外迁移，所述源电极沿水平方向的尺寸由第一尺寸增大为第二尺寸；
在第二时间段，断开所述第一电压信号，所述源电极中的金属阳离子停止迁移，所述源电极沿水平方向的尺寸由所述第二尺寸减小为第二有效尺寸，其中，所述源电极沿水平方向的尺寸为所述第二有效尺寸时，所述电容器的电容值对应所述忆容器的至少两种存储状态中的第一存储状态；或者
在第三时间段，向所述编程电极输入第二电压信号，所述第二电压信号的电压值大于零，所述源电极接地，所述源电极中的金属阳离子沿水平方向向内迁移，所述源电极沿水平方向的尺寸由第三尺寸减小为第四尺寸；
在第四时间段，断开所述第二电压信号，所述源电极中的金属阳离子停止迁移，所述源电极沿水平方向的尺寸由第四尺寸增大为第四有效尺寸，其中，所述源电极沿水平方向的尺寸为所述第四有效尺寸时，所述电容器的电容值对应所述忆容器的至少两种存储状态中的第二存储状态。可选地，在一些实施例中，所述至少两种存储状态包括存储状态0和存储状态1，所述第一存储状态为存储状态1，所述第二存储状态为存储状态0。
可选地，所述通过控制施加到所述编程电极的电压信号的电压参数，控制所述源电极中的金属阳离子沿水平方向的迁移距离，包括：
通过控制输入至所述编程电极的电压信号的电压参数，控制所述金属阳离子在所述第一绝缘介质层中的最大迁移距离不超过所述第一绝缘介质层沿水平方向的尺寸的70％。
可选地，在一些实施例中，所述忆容器还包括：
第三绝缘介质层，设置在所述源电极和所述第一绝缘介质层的下表面；
导电通孔，设置在所述第三绝缘介质层中，且位于所述源电极的下方，用于将所述源电极连接至外部电压。
可选地，在一些实施例中，所述源电极中的金属阳离子在所述第一绝缘介质层中的迁移率大于所述金属阳离子在所述第二绝缘介质层中的迁移率，且所述金属阳离子在所述第一绝缘介质层中的迁移率大于所述金属阳离子在所述第三绝缘介质层中的迁移率。
可选地，在一些实施例中，所述金属阳离子在所述第一绝缘介质层中的迁移率与所述金属阳离子在所述第二绝缘介质层中的迁移率的比值大于或等于10，且所述金属阳离子在所述第一绝缘介质层中的迁移率与所述金属阳离子在所述第三绝缘介质层中的迁移率的比值大于或等于10。
可选地，在一些实施例中，所述读取电极和所述编程电极连接。
可选地，在一些实施例中，在编程电压和读取电压的比值大于或等于10的情况下，所述读取电极和所述编程电极连接为一个电极。
可选地，在一些实施例中，所述第一绝缘介质层环绕所述源电极，所述编程电极环绕所述第一绝缘介质层。
可选地，在一些实施例中，所述第一绝缘介质层和所述源电极的厚度相同，且所述编程电极和所述源电极的厚度也相同。
本申请实施例还提供了一种容变式存储器CRAM，如图12所示，该容变式存储器80包括忆容器阵列81，该忆容器阵列81可以为本申请实施例的若干个忆容器20所构成的阵列，该忆容器阵列81中的每个忆容器单元可以采用图11所示的编程方法70进行数据的存储。
本申请实施例还提出了一种计算机可读存储介质，该计算机可读存储介质存储一个或多个程序，该一个或多个程序包括指令，该指令当被包括多个应用程序的便携式电子设备执行时，能够使该便携式电子设备执行图11所示实施例的方法。
本申请实施例还提出了一种计算机程序，该计算机程序包括指令，当该计算机程序被计算机执行时，使得计算机可以执行图11所示实施例的方法。
本申请实施例还提供了一种芯片，该芯片包括输入输出接口、至少一个处理器、至少一个存储器和总线，该至少一个存储器用于存储指令，该至少一个处理器用于调用该至少一个存储器中的指令，以执行图11所示实施例的方法。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应所述理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者所述技术方案的部分可以以软件产品的形式体现出来，所述计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

Claims (29)

1.一种忆容器，其特征在于，包括：
源电极，为金属材料；
第一绝缘介质层，沿水平方向设置在所述源电极的外侧；
编程电极，沿水平方向设置在所述第一绝缘介质层的外侧；
第二绝缘介质层，设置在所述源电极和所述第一绝缘介质层的上表面；
读取电极，设置在所述第二绝缘介质层的上表面，所述读取电极、所述第二绝缘介质层和所述源电极之间形成电容器；
所述忆容器还包括：
第三绝缘介质层，设置在所述源电极和所述第一绝缘介质层的下表面；
导电通孔，设置在所述第三绝缘介质层中，且位于所述源电极的下方，用于将所述源电极连接至外部电压。
2.根据权利要求1所述的忆容器，其特征在于，所述第三绝缘介质层至少覆盖所述源电极和所述第一绝缘介质层的下表面。
3.根据权利要求1所述的忆容器，其特征在于，所述源电极中的金属阳离子在所述第一绝缘介质层中的迁移率大于所述金属阳离子在所述第二绝缘介质层中的迁移率，且所述金属阳离子在所述第一绝缘介质层中的迁移率大于所述金属阳离子在所述第三绝缘介质层中的迁移率。
4.根据权利要求3所述的忆容器，其特征在于，所述金属阳离子在所述第一绝缘介质层中的迁移率与所述金属阳离子在所述第二绝缘介质层中的迁移率的比值大于或等于10，且所述金属阳离子在所述第一绝缘介质层中的迁移率与所述金属阳离子在所述第三绝缘介质层中的迁移率的比值大于或等于10。
5.根据权利要求1所述的忆容器，其特征在于，所述第二绝缘介质层至少覆盖所述源电极和所述第一绝缘介质层的上表面。
6.根据权利要求1所述的忆容器，其特征在于，在所述源电极和所述编程电极之间没有电压差的情况下，所述读取电极的下表面面积大于所述源电极的上表面面积的2倍。
7.根据权利要求1所述的忆容器，其特征在于，所述第一绝缘介质层的厚度范围为所述源电极中的金属阳离子的半径的10倍至100倍。
8.根据权利要求1所述的忆容器，其特征在于，所述忆容器还包括：
驱动模块，用于通过向所述编程电极施加电压信号，控制所述源电极中的金属阳离子沿水平方向迁移，从而改变所述电容器的有效电极面积，其中，所述电容器为不同的电容值对应所述忆容器的不同的存储状态。
9.根据权利要求8所述的忆容器，其特征在于，所述驱动模块具体用于：
通过控制施加到所述编程电极的电压信号的电压参数，控制所述金属阳离子沿水平方向的迁移距离，从而控制所述电容器的有效电极面积。
10.根据权利要求9所述的忆容器，其特征在于，所述电压参数包括电压类型和/或对应的控制参数，所述电压类型为直流电压或脉冲电压，所述直流电压的控制参数包括电压幅度、加压时间和加压方式中的至少一种，所述脉冲电压的控制参数包括脉冲电压的数量、幅度和宽度中的至少一种。
11.根据权利要求8所述的忆容器，其特征在于，所述驱动模块具体用于：
在第一时间段，向所述编程电极输入第一电压信号，所述第一电压信号的电压值小于零，所述源电极接地，所述源电极中的金属阳离子沿水平方向向外迁移，所述源电极沿水平方向的尺寸由第一尺寸增大为第二尺寸；
在第二时间段，断开所述第一电压信号，所述源电极中的金属阳离子停止迁移，所述源电极沿水平方向的尺寸由所述第二尺寸减小为第二有效尺寸，其中，所述源电极沿水平方向的尺寸为所述第二有效尺寸时，所述电容器的电容值对应所述忆容器的至少两种存储状态中的第一存储状态；或者
在第三时间段，向所述编程电极输入第二电压信号，所述第二电压信号的电压值大于零，所述源电极接地，所述源电极中的金属阳离子沿水平方向向内迁移，所述源电极沿水平方向的尺寸由第三尺寸减小为第四尺寸；
在第四时间段，断开所述第二电压信号，所述源电极中的金属阳离子停止迁移，所述源电极沿水平方向的尺寸由第四尺寸增大为第四有效尺寸，其中，所述源电极沿水平方向的尺寸为所述第四有效尺寸时，所述电容器的电容值对应所述忆容器的至少两种存储状态中的第二存储状态。
12.根据权利要求11所述的忆容器，其特征在于，所述至少两种存储状态包括存储状态0和存储状态1，所述第一存储状态为存储状态1，所述第二存储状态为存储状态0。
13.根据权利要求1所述的忆容器，其特征在于，所述读取电极和所述编程电极连接。
14.根据权利要求13所述的忆容器，其特征在于，在编程电压和读取电压的比值大于或等于10的情况下，所述读取电极和所述编程电极连接为一个电极。
15.根据权利要求1至所述的忆容器，其特征在于，所述第一绝缘介质层环绕所述源电极，所述编程电极环绕所述第一绝缘介质层。
16.根据权利要求1至15中任一项所述的忆容器，其特征在于，所述第一绝缘介质层和所述源电极的厚度相同，且所述编程电极和所述源电极的厚度也相同。
17.一种忆容器的编程方法，其特征在于，所述忆容器包括：
源电极，为金属材料；
第一绝缘介质层，沿水平方向设置在所述源电极的外侧；
编程电极，沿水平方向设置在所述第一绝缘介质层的外侧；
第二绝缘介质层，设置在所述源电极和所述第一绝缘介质层的上表面；
读取电极，设置在所述第二绝缘介质层的上表面，其中，所述读取电极、所述第二绝缘介质层和所述源电极之间形成电容器；
所述方法包括：
在所述源电极和所述编程电极之间施加电压差，以改变所述电容器的有效电极面积；
所述忆容器还包括：
第三绝缘介质层，设置在所述源电极和所述第一绝缘介质层的下表面；
导电通孔，设置在所述第三绝缘介质层中，且位于所述源电极的下方，用于将所述源电极连接至外部电压。
18.根据权利要求17所述的编程方法，其特征在于，所述在所述源电极和所述编程电极之间施加电压差，以改变所述电容器的有效电极面积，包括：
通过控制施加到所述编程电极的电压信号的电压参数，控制所述源电极中的金属阳离子沿水平方向的迁移距离，从而控制所述电容器的有效电极面积，其中，电容器为不同的电容值对应所述忆容器的不同的存储状态。
19.根据权利要求18所述的编程方法，其特征在于，所述电压参数包括电压类型和/或对应的控制参数，所述电压类型为直流电压或脉冲电压，所述直流电压的控制参数包括电压幅度、加压时间和加压方式中的至少一种，所述脉冲电压的控制参数包括脉冲电压的数量、幅度和宽度中的至少一种。
20.根据权利要求18所述的编程方法，其特征在于，所述通过控制施加到所述编程电极的电压信号的电压参数，控制所述源电极中的金属阳离子沿水平方向的迁移距离，包括：
在第一时间段，向所述编程电极输入第一电压信号，所述第一电压信号的电压值小于零，所述源电极接地，所述源电极中的金属阳离子沿水平方向向外迁移，所述源电极沿水平方向的尺寸由第一尺寸增大为第二尺寸；
在第二时间段，断开所述第一电压信号，所述源电极中的金属阳离子停止迁移，所述源电极沿水平方向的尺寸由所述第二尺寸减小为第二有效尺寸，其中，所述源电极沿水平方向的尺寸为所述第二有效尺寸时，所述电容器的电容值对应所述忆容器的至少两种存储状态中的第一存储状态；
在第三时间段，向所述编程电极输入第二电压信号，所述第二电压信号的电压值大于零，所述源电极接地，所述源电极中的金属阳离子沿水平方向向内迁移，所述源电极沿水平方向的尺寸由第三尺寸减小为第四尺寸；
在第四时间段，断开所述第二电压信号，所述源电极中的金属阳离子停止迁移，所述源电极沿水平方向的尺寸由第四尺寸增大为第四有效尺寸，其中，所述源电极沿水平方向的尺寸为所述第四有效尺寸时，所述电容器的电容值对应所述忆容器的至少两种存储状态中的第二存储状态。
21.根据权利要求20所述的编程方法，其特征在于，所述至少两种存储状态包括存储状态0和存储状态1，所述第一存储状态为存储状态1，所述第二存储状态为存储状态0。
22.根据权利要求18所述的编程方法，其特征在于，所述通过控制施加到所述编程电极的电压信号的电压参数，控制所述源电极中的金属阳离子沿水平方向的迁移距离，包括：
通过控制输入至所述编程电极的电压信号的电压参数，控制所述金属阳离子在所述第一绝缘介质层中的最大迁移距离不超过所述第一绝缘介质层沿水平方向的尺寸的70％。
23.根据权利要求17所述的编程方法，其特征在于，所述源电极中的金属阳离子在所述第一绝缘介质层中的迁移率大于所述金属阳离子在所述第二绝缘介质层中的迁移率，且所述金属阳离子在所述第一绝缘介质层中的迁移率大于所述金属阳离子在所述第三绝缘介质层中的迁移率。
24.根据权利要求23所述的编程方法，其特征在于，所述金属阳离子在所述第一绝缘介质层中的迁移率与所述金属阳离子在所述第二绝缘介质层中的迁移率的比值大于或等于10，且所述金属阳离子在所述第一绝缘介质层中的迁移率与所述金属阳离子在所述第三绝缘介质层中的迁移率的比值大于或等于10。
25.根据权利要求17所述的编程方法，其特征在于，所述读取电极和所述编程电极连接。
26.根据权利要求17所述的编程方法，其特征在于，在编程电压和读取电压的比值大于或等于10的情况下，所述读取电极和所述编程电极连接为一个电极。
27.根据权利要求17所述的编程方法，其特征在于，所述第一绝缘介质层环绕所述源电极，所述编程电极环绕所述第一绝缘介质层。
28.根据权利要求17所述的编程方法，其特征在于，所述第一绝缘介质层和所述源电极的厚度相同，且所述编程电极和所述源电极的厚度也相同。
29.一种容变式存储器，其特征在于，包括：
忆容器阵列，所述忆容器阵列为多个如权利要求1至16中任一项所述的忆容器构成的阵列。
CN201880002043.XA 2018-11-05 2018-11-05 忆容器、忆容器的编程方法和容变式存储器 Active CN111480201B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/113978 WO2020093199A1 (zh) 2018-11-05 2018-11-05 忆容器、忆容器的编程方法和容变式存储器

Publications (2)

Publication Number Publication Date
CN111480201A CN111480201A (zh) 2020-07-31
CN111480201B true CN111480201B (zh) 2023-10-17

Family

ID=70458912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880002043.XA Active CN111480201B (zh) 2018-11-05 2018-11-05 忆容器、忆容器的编程方法和容变式存储器

Country Status (4)

Country Link
US (1) US10885965B2 (zh)
EP (1) EP3680906B1 (zh)
CN (1) CN111480201B (zh)
WO (1) WO2020093199A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0939957B1 (en) * 1996-05-30 2005-08-17 Axon Technologies Corporation Programmable metallization cell structure and method of making same
KR20180106868A (ko) * 2017-03-20 2018-10-01 광주과학기술원 멤리스터 및 멤커패시터 다기능 전자소자 및 그 제조방법
KR20180115995A (ko) * 2017-04-14 2018-10-24 명지대학교 산학협력단 멤캐패시터를 이용한 트랜지스터 소자 및 그 제조방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984555B2 (en) * 2003-11-03 2006-01-10 Infineon Technologies Ag Device and method for inhibiting oxidation of contact plugs in ferroelectric capacitor devices
US20080273370A1 (en) * 2007-05-02 2008-11-06 Jan Keller Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module
US8605488B2 (en) * 2009-06-12 2013-12-10 Hewlett-Packard Development Company, L.P. Capacitive crossbar arrays
WO2010147588A1 (en) * 2009-06-18 2010-12-23 Hewlett-Packard Development Company, L.P. Memcapacitor
US8779848B2 (en) * 2009-08-28 2014-07-15 Hewlett-Packard Development Company, L.P. Two terminal memcapacitor device
US8416609B2 (en) * 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8437174B2 (en) * 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
JP2013114731A (ja) * 2011-11-30 2013-06-10 Toshiba Corp 半導体記憶装置
US8767438B2 (en) * 2012-03-19 2014-07-01 Hewlett-Packard Development Company, L.P. Memelectronic device
KR20150006825A (ko) * 2012-04-26 2015-01-19 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 맞춤식 비선형 전기 장치
US8799848B1 (en) * 2013-01-15 2014-08-05 International Business Machines Corporation Methods for modeling of FinFET width quantization
US8835272B1 (en) * 2013-02-28 2014-09-16 Sandia Corporation Passive electrically switchable circuit element having improved tunability and method for its manufacture
WO2015167351A1 (en) * 2014-04-30 2015-11-05 Nokia Technologies Oy Memristor and method of production thereof
JP6311076B2 (ja) * 2014-10-28 2018-04-11 ヒューレット パッカード エンタープライズ デベロップメント エル ピーＨｅｗｌｅｔｔ Ｐａｃｋａｒｄ Ｅｎｔｅｒｐｒｉｓｅ Ｄｅｖｅｌｏｐｍｅｎｔ ＬＰ ドット積を求めるためのメムキャパシティブクロスバーアレイ
US9990580B2 (en) * 2015-03-13 2018-06-05 International Business Machines Corporation Neuromorphic synapses
US10162263B2 (en) * 2015-04-27 2018-12-25 Hewlett-Packard Development Company, L.P. Dynamic logic memcap
CN105679840B (zh) 2016-04-11 2018-07-13 南京大学 一种新型贴片式忆容器及其制备方法
JP6602279B2 (ja) * 2016-09-20 2019-11-06 株式会社東芝 メムキャパシタ、ニューロ素子およびニューラルネットワーク装置
EP3549232A1 (en) * 2016-12-02 2019-10-09 Carver Scientific, Inc. Memory device and capacitive energy storage device
US10636552B2 (en) * 2017-03-20 2020-04-28 Gwangju Institute Of Science And Technology Multi-function electronic device having memristor and memcapacitor and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0939957B1 (en) * 1996-05-30 2005-08-17 Axon Technologies Corporation Programmable metallization cell structure and method of making same
KR20180106868A (ko) * 2017-03-20 2018-10-01 광주과학기술원 멤리스터 및 멤커패시터 다기능 전자소자 및 그 제조방법
KR20180115995A (ko) * 2017-04-14 2018-10-24 명지대학교 산학협력단 멤캐패시터를 이용한 트랜지스터 소자 및 그 제조방법

Also Published As

Publication number Publication date
WO2020093199A1 (zh) 2020-05-14
CN111480201A (zh) 2020-07-31
EP3680906A1 (en) 2020-07-15
US10885965B2 (en) 2021-01-05
EP3680906A4 (en) 2020-09-02
EP3680906B1 (en) 2022-08-31
US20200143864A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
US9768234B2 (en) Resistive memory architecture and devices
US11380696B2 (en) Plate node configurations and operations for a memory array
US9530493B2 (en) Resistive random-access memory cells
US9362340B2 (en) Memory devices having low permittivity layers and methods of fabricating the same
JP5121864B2 (ja) 不揮発性半導体記憶装置
US7233515B2 (en) Integrated memory arrangement based on resistive memory cells and production method
WO2011097008A2 (en) Resistive memory and methods of processing resistive memory
CN102054529A (zh) 存储装置和用于制造存储装置的方法
CN103715197A (zh) 具有单位单元作为单一器件的存储器件及其制造方法
CN101796640A (zh) 非易失性存储元件、非易失性存储装置、以及其制造方法
KR20160102642A (ko) 전자 장치
US10516108B2 (en) Tunable resistive element
CN111480201B (zh) 忆容器、忆容器的编程方法和容变式存储器
US8004874B2 (en) Multi-terminal resistance device
JP2019057582A (ja) メモリデバイス及び可変抵抗素子
KR102246248B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
CN103208481A (zh) 半导体存储器件、存储芯片、存储模块、存储系统及其制造方法
US11568927B2 (en) Two-terminal non-volatile memory cell for decoupled read and write operations
US11569444B2 (en) Three-dimensional confined memory cell with decoupled read-write
US20230140134A1 (en) Resistive random access memory device
CN116507133A (zh) 电阻式存储器装置及电阻式存储器装置的制造方法
CN116507132A (zh) 电阻存储器装置和该电阻存储器装置的制造方法
KR20230165598A (ko) 저항 메모리 장치 및 이의 제조 방법
KR20210052413A (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR20140079087A (ko) 저항변화 메모리 소자, 이를 포함하는 메모리 장치 및 데이터 처리 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant